CN102116818B - 电性连接瑕疵侦测***及方法 - Google Patents

Abstract

本发明是有关一种电性连接瑕疵侦测***及方法。该电性连接瑕疵侦测***，用以侦测待测元件的测试接脚及电路板的信号线间的电性连接是否正常，电性连接瑕疵侦测***包含：信号供应器、侦测模块、电极板以及多个接地路径。信号供应器藉信号线提供测试信号至测试接脚。电极板电性连接于侦测模块，其侦测面接触待测元件相对测试接脚的待测元件表面，与测试接脚间隔距离，以于信号供应器提供测试信号至测试接脚，且测试接脚与信号线连接正常时，使侦测模块侦测到感应电容。接地路径分别对应待测元件的多个非测试接脚群组其中之一，以使其接地。一种电性连接瑕疵侦测方法亦在此被揭露。

Description

电性连接瑕疵侦测***及方法

技术领域

本发明涉及一种电气侦测装置，特别是涉及一种电性连接瑕疵侦测***及方法。

背景技术

电子装置在现代人的生活提供了许多的便利性，使资讯的交流与处理上，有更便捷快速的管道。通常电子装置中具有许多不同的芯片或是连接器(connector)，分别处理或传送不同的资料，并在置于电路板上后，借由芯片接脚及电路板上的信号线来对资料进行处理及交换，以达到使用者的需求。

然而，上述的模块中的接脚及电路板上的信号线常常会因焊接工艺的不良而导致电性连接的不正常，因而使电子装置无法正常运作。故此，往往需要借由侦测装置来侦测电性连接是否具有瑕疵。通常，侦测的方式是以探针提供测试的信号至信号线再传递到待测物的测试接脚，并借由一与侦测模块连接的电极板放置于芯片上检测是否可以根据测试的信号产生感应的电容。而其他未测试的接脚则需要经过接地，以避免影响测试接脚的侦测结果。请参照图1，是现有***面14。上述的侦测装置(未绘示)即用以侦测待测芯片10的接脚(绘示为待测芯片10下方的半圆形)以及电路板上的信号线120是否电性连接正常。在图1中，如果所绘示的信号线120所连接的接脚为测试的接脚，则接地平面14将提供其他非测试接脚一个共同的接地路径，以避免对测试的接脚造成干扰。

如此的设计，在芯片接脚数目小的时候，较无明显的影响，但是接脚数目在愈趋复杂的芯片设计下愈来愈大，以同一接地路径的接地方式将使许多等效电容、电阻的效应产生。举例来说，接地平面14的等效电阻可能逼近信号线120与电压供应端Vcc间的电阻R1的大小，将使因此而产生的等效电容与电极板产生的感应电容耦合，影响量测结果的正确性。并且，当测试的信号由于耦合效应而通过电压供应端Vcc传送到待测物的电源接脚(标示Vcc处)时，则其所产生的感应电容亦会被量测到而影响量测结果。

因此，如何设计一个新的电性连接瑕疵侦测***，避免上述的效应影响测试结果，乃为此一业界亟待解决的问题。

发明内容

本发明的目的在于，提供一种新的电性连接瑕疵侦测***及方法，所要解决的技术问题是使其减小接地路径过长的电阻效应以及与电源供应端的耦合效应。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电性连接瑕疵侦测***，用以侦测待测元件的测试接脚及电路板的信号线间的电性连接是否正常，电性连接瑕疵侦测***包含：信号供应器、侦测模块、电极板以及多个接地路径。信号供应器借由信号线提供测试信号至测试接脚。电极板电性连接于侦测模块，包含侦测面，用以接触待测元件相对测试接脚的待测元件表面，并与测试接脚间隔距离，以于信号供应器提供测试信号至测试接脚，且测试接脚与信号线连接正常时，使侦测模块侦测到感应电容是大于一临界值。接地路径分别对应待测元件的多个非测试接脚群组其中之一，以使对应的非测试接脚群组接地。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电性连接瑕疵侦测***，其中接地路径还连接至接地开关，并借由接地开关关闭时接地。

前述的电性连接瑕疵侦测***，其中电性连接瑕疵侦测***还包含供电模块，且非测试接脚群组各包含一非测试接脚，供电模块是借由各接地路径提供接地电位至各非测试接脚。

前述的电性连接瑕疵侦测***，其中信号供应器包含探针以及信号供应源，以使探针接触信号线，进一步借由信号供应源提供测试信号至测试接脚。

前述的电性连接瑕疵侦测***，其中当信号供应器提供测试信号至测试接脚，且测试接脚与信号线连接不正常时，侦测模块侦测到感应电容是小于临界值。

前述的电性连接瑕疵侦测***，其中侦测模块还用以侦测根据感应电容产生之电流及电压。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电性连接瑕疵侦测方法，用以侦测待测元件的测试接脚及电路板的信号线间的电性连接是否正常，电性连接瑕疵侦测方法包含下列步骤：区分待测元件的多个非测试接脚为多个非测试接脚群组；使非测试接脚群组分别借由接地路径接地；借由信号线提供测试信号至测试接脚；使电极板的侦测面接触待测元件相对测试接脚的待测元件表面，并与测试接脚间隔一距离；以及当测试接脚与信号线连接正常时，侦测到感应电容是大于一临界值。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的电性连接瑕疵侦测方法，其中接地路径还连接至接地开关，并借由接地开关关闭时接地。

前述的电性连接瑕疵侦测方法，其还包含供电模块，且非测试接脚群组各包含一非测试接脚，供电模块系借由各接地路径提供接地电位至各非测试接脚。

前述的电性连接瑕疵侦测方法，其中测试信号是借由信号供应器的探针提供至测试接脚。

前述的电性连接瑕疵侦测方法，其中当测试接脚与信号线连接不正常时，侦测到感应电容是小于临界值。

借由上述技术方案，本发明电性连接瑕疵侦测***及方法至少具有下列优点及有益效果：本发明借由将未测试接脚分为多个群组，以分别由不同的接地路径，减小接地路径过长的电阻效应，而轻易地达到上述的目的。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是现有习知技术中，待测***的侧视图。

图2是本发明电性连接瑕疵侦测***一实施例的侧视图。

图3A是本发明电性连接瑕疵侦测***另一实施例中，各接地路径在并联后连接至接地开关的侧视图。

图3B是本发明电性连接瑕疵侦测***另一实施例中，接地路径在并联后连接至供电模块的侧视图。

图4是本发明电性连接瑕疵侦测方法一实施例的流程图。

1：待测***                    12：电路板

14：接地平面                   20：待测元件

210、212、214、216：接地路径   23：接地开关

25：供电模块                   260：放大器

280：探针                      282：信号供应源

10：待测芯片                   120：信号线

2：电性连接瑕疵侦测***        200：待测元件表面

22：电路板                     220：信号线

24：侦测模块                   26：电极板

262：正负侦测端                281：测试信号

401-407：步骤

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电性连接瑕疵侦测***及方法其具体实施方式、结构、步骤、特征及其功效，详细说明如后。

请参照图2所示，是本发明电性连接瑕疵侦测***一实施例的侧视图。本发明一实施例的电性连接瑕疵侦测***2是用以侦测待测元件20的待测接脚及电路板22的信号线220间的电性连接是否正常。待测元件20可为电路板22上的芯片或连接器，以多数接脚(在图2中是以位于待测元件20及电路板22间的多个半圆形绘示)与电路板22的信号线220做电性连接。

在将待测元件20与电路板22做电性连接时，常需以焊接的方式将接脚与信号线220做连接。然而，焊接工艺的不良将会导致电性连接的不正常，因而使二者间无法正常运作。故此，往往需要借由侦测的装置来侦测电性连接是否具有瑕疵。

本发明一实施例的电性连接瑕疵侦测***2包括：信号供应器、侦测模块24以及电极板26。信号供应器实质上包含探针280以及信号供应源282。信号供应源282是用以提供测试信号281，并且借由探针280接触信号线220后，将测试信号281通过信号线220传送至待测的接脚，而其他的接脚实质上则将接地以避免影响正在测量的待测接脚的侦测结果。

电极板26电性连接于侦测模块24。电极板26在一实施例中还包含放大器260及正负侦测端262。电极板26的侦测面是与待测元件20相对于待测接脚的待测元件表面200接触，并与待测接脚间隔一距离。正负侦测端262在一实施例中还用以分别电性连接一供应电压及一接地电位(未绘示)至电极板26。一般而言，供应电压将提供至侦测面，而接地电位将提供至相对于侦测面的另一平面上。然而于其他实施例中亦可能视情况采用其他的实施方式。

电极板26因此可借着探针280所传送至待测接脚的测试信号281，于待测接脚及信号线220间的电性连接正常时，由正负侦测端262侦测到根据待测接脚、电路板22以及电极板26所产生的感应电容、电流及电压，并经由放大器260放大信号后传送到侦测模块24。侦测模块24是可侦测到根据待测接脚、电路板22以及电极板26所产生的感应电容大于一临界值，而判断出其电性连接是正常。另一方面，如待测接脚及信号线220间的电性连接不正常时，则测试信号281将无法传到待测接脚。此时，待测元件20及电极板26间的感应电容并不会变化，然而电路板22与电极板26间的感应电容，却将因为信号线220的连接不正常，而大幅地降低。因此侦测模块24将侦测到感应电容低于一临界值，电流或电压亦随之降低。因此可借由上述的方式侦测出电路板22及待测元件20间的电性连接是否正常。

在图2中，探针280是接触信号线220，因此信号线220所连接的接脚是测试接脚，其他的则为非测试接脚。非测试接脚是区分为多个非测试接脚群组。其中各非测试接脚群组均对应至一个接地路径210、212、214及216，以借由此对应的接地路径来接地。

在一实施例中，如图3A所示，各接地路径是可在并联后，更连接至一个接地开关23，来借由在接地开关23关闭时接地。因此，并联这些接地路径的方式，不但不会增加其电阻的效应，反而使这些个别的接地路径的等效电阻在并联后更下降，而大幅地降低其对电极板26的影响。需注意的是，接地路径及对应的非测试接脚群组的数目，是可视不同的情况进行调整，而不为图2或图3A所绘示的实施方式所限。

在另一实施例中，如图3B所示，电性连接瑕疵侦测***2还包含供电模块25。实质上，供电模块25通常用以于执行上电测试时使用，以提供所有的接脚电源或是接地电位。在本实施例中，各个非测试接脚本身即为一个非测试接脚群组，各非测试接脚与供电模块25间的连接即为一个接地路径。因此，供电模块25借由各接地路径，对所有的非测试接脚提供接地电位，即可达到分别接地的效果，避免只借由一条接地路径接地所造成的等效电阻影响。

请参照图4，是本发明电性连接瑕疵侦测方法一实施例的流程图。本发明实施例的电性连接瑕疵侦测方法，可应用于如图2所绘示的电性连接瑕疵侦测***2，以侦测待测元件20的测试接脚及电路板22的信号线220间的电性连接是否正常。本发明实施例的电性连接瑕疵侦测方法包含下列步骤：在步骤401，区分待测元件20的多个非测试接脚为多个非测试接脚群组。在步骤402，使非测试接脚群组分别借由接地路径210、212、214及216接地。接着在步骤403，借由信号线220提供测试信号281至测试接脚。在步骤404，使电极板26的侦测面接触待测元件20相对测试接脚的待测元件表面200，并与测试接脚间隔一距离。以及在步骤405，侦测模块24判断是否侦测到感应电容大于一临界值。当侦测到感应电容大于临界值时，进行步骤406，确认测试接脚与信号线220连接正常。当侦测到感应电容小于临界值时，进行步骤407，确认测试接脚与信号线220连接不正常。

表1是一实施例中，利用接地平面进行单一路径的接地方式与利用本发明提供多重接地路径的接地方式间，测试接脚与信号线连接正常与不正常时，电容的量侧值的比较。其中，CLK代表接地平面等效电容，CDUT代表电极板26与测试接脚间的感应电容，CDUT+CLK则代表侦测模块24所侦测到的电容值。

表1

CDUT+CLK

CLK

差距

侦测结果

	(连接正常)	(连接不正常)
					单一路径	408fF	320fF	-22.6％	通过
多重路径	125fF	40fF	-68％	未通过

在本实施例中，是以与一标准值的-40％的差距做为连接正常判断的准则。一般在正常的侦测情况下，如果测试接脚与信号线连接不正常，电极板26将不会与接脚产生感应电容，而仅会侦测到可忽略不计的极小电容值。但由表1可知，单一路径的接地方式在受到等效电阻的影响下，使得等效电阻造成的等效电容与电源供应端的耦合效应产生的感应电容，在测试接脚与信号线连接不正常时，仍然使得量测到的电容值偏高许多而落于标准值的-22.6％，侦测结果将判断成测试接脚与信号线的连接是正常的而通过测试。但是在本发明的使用多重路径来接地的时候，连接不正常时所量测到的电容数值将落于标准值的-68％，远小于前者，而将被判断为无法通过测试，成功地侦测出具有缺陷的接脚。

由上述的实施例及实验数据可知，应用本揭示内容的优点在于借由将未测试接脚分为多个群组，以分别由不同的接地路径，减小接地路径过长的电阻效应以及与电源供应端的耦合效应。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种电性连接瑕疵侦测***，用以侦测一待测元件的一测试接脚及一电路板的一信号线间的电性连接是否正常，其中该待测元件的多个非测试接脚区分为多个非测试接脚群组，其特征在于该电性连接瑕疵侦测***包含：

一信号供应器，借由该信号线提供一测试信号至该测试接脚；

一侦测模块；

一电极板，电性连接于该侦测模块，包含一侦测面，用以接触该待测元件相对该测试接脚的一待测元件表面，与该测试接脚间隔一距离，以于该信号供应器提供该测试信号至该测试接脚，且该测试接脚与该信号线连接正常时，使该侦测模块侦测到一感应电容大于一临界值；以及

多个接地路径，分别一一对应该待测元件的多个非测试接脚群组，以使该对应的非测试接脚群组接地。

2.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其中所述的多个接地路径还连接至一接地开关，借由该接地开关关闭时接地。

3.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其还包含一供电模块，且该些非测试接脚群组各包含一非测试接脚，该供电模块借由各该些接地路径提供一接地电位至各该非测试接脚。

4.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其中所述的信号供应器包含一探针以及一信号供应源，以使该探针接触该信号线，进一步借由该信号供应源提供该测试信号至该测试接脚。

5.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其中所述的信号供应器提供该测试信号至该测试接脚，且该测试接脚与该信号线连接不正常时，该侦测模块侦测到该感应电容小于该临界值。

6.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电流。

7.根据权利要求1所述的电性连接瑕疵侦测***，其特征在于其中所述的侦测模块还用以侦测根据该感应电容产生的一电压。

8.一种电性连接瑕疵侦测方法，用以侦测一待测元件的一测试接脚及一电路板的一信号线间的电性连接是否正常，其特征在于该电性连接瑕疵侦测方法包含下列步骤：

区分该待测元件的多个非测试接脚为多个非测试接脚群组；

提供多个接地路径，使该些非测试接脚群组分别借由不同的接地路径接地；

借由该信号线提供一测试信号至该测试接脚；

使一电极板的一侦测面接触该待测元件相对该测试接脚的一待测元件表面，并与该测试接脚间隔一距离；以及

当该测试接脚与该信号线连接正常时，侦测到一感应电容大于一临界值。

9.根据权利要求8所述的电性连接瑕疵侦测方法，其特征在于其中所述的接地路径还连接至一接地开关，借由该接地开关关闭时接地。

10.根据权利要求8所述的电性连接瑕疵侦测方法，其特征在于其中所述的非测试接脚群组各包含一非测试接脚，各该些接地路径是连接至一供电模块，该供电模块借由各该些接地路径提供一接地电位至各该非测试接脚。

11.根据权利要求8所述的电性连接瑕疵侦测方法，其特征在于其中所述的测试信号借由一信号供应器的一探针提供至该测试接脚。

12.根据权利要求8所述的电性连接瑕疵侦测方法，其特征在于其中所述的测试接脚与该信号线连接不正常时，是侦测到该感应电容小于该临界值。

Images