CN102110474B - 在存储集成电路上进行擦除操作的装置与方法 - Google Patents
在存储集成电路上进行擦除操作的装置与方法 Download PDFInfo
- Publication number
- CN102110474B CN102110474B CN 200910265614 CN200910265614A CN102110474B CN 102110474 B CN102110474 B CN 102110474B CN 200910265614 CN200910265614 CN 200910265614 CN 200910265614 A CN200910265614 A CN 200910265614A CN 102110474 B CN102110474 B CN 102110474B
- Authority
- CN
- China
- Prior art keywords
- group
- outside
- word lines
- word line
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种在非易失存储集成电路上进行擦除操作的装置及方法,包括对一擦除操作时的擦除验证及擦除子操作的擦除群组的边缘字线及中央字线的改良分组。在另一种方案中,改变边缘字线的电压阶级以解决此擦除群组的过度擦除问题,且也可以改善其擦除时间表现。其它的解决方案使用假位线。
Description
技术领域
本发明是关于存储集成电路技术领域,特别是关于一种在非易失存储集成电路上进行擦除操作的装置及方法。
背景技术
改善擦除操作中的过度擦除效应已经变成一个十分重要的课题。因为越来越高的存储阵列密度,浮动栅极耦合效应就变得越来越重要了。
然而,目前处理非易失存储单元擦除操作的方案并不够有效。举例而言,在图1到图5中所示的擦除操作会导致存储单元的过度擦除。在另一个范例中,如美国专利申请公开号第20080175069,因为擦除验证的错误发生而在一擦除区段中随意地划分为两个群组,之后再将其进一步划分成更多的群组,如此会导致相对复杂地擦除操作。而在另一个范例中,如美国专利号第7417895,大量地使用假字线及假存储单元会浪费了许多可用的存储单元。
发明内容
本发明的实施例是解决与边缘字线浮动栅极耦合效应相关的过度擦除问题。此处所讨论的方案甚至可以在不需要增加阵列尺寸的情况下使用,改善的存储单元持久性及擦除时间表现可以由解决擦除操作时的过度擦除而产生。
此处所讨论的不同方案包括对一擦除操作时的擦除验证及擦除子操作的擦除群组的边缘字线及中央字线的改良分组。在另一种方案中,改变边缘字线的电压阶级以解决此擦除群组的过度擦除问题,且也可以改善其擦除时间表现。其它的解决方案使用假位线。
本发明的一目的为提供一种装置,包含:一存储集成电路,其包含多个存储单元,多条字线存取该多个存储单元,以及控制电路。
这些字线分割成多个擦除群组,如此响应自该多个擦除群组中选取一擦除群组的一擦除命令,控制电路对该擦除群组的字线所存取的存储单元进行一擦除操作。这些擦除群组通常称为区段或区块。该擦除群组的该些字线包括外侧字线(例如:边缘字线,第一和最后字线),存取该擦除群组的外侧存储单元,以及内侧字线(例如:介于第一和最后字线之间的中央字线),存取该擦除群组的内侧存储单元。该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开。
该控制电路具有由该控制电路为了响应而选取该擦除群组的该擦除命令进行该擦除操作,该擦除操作包括于该擦除群组的该些外侧字线上执行的一第二擦除验证子操作的前,在该擦除群组的该些内侧字线上执行的一第一擦除验证子操作。
在某些实施例中,该第一擦除验证子操作是以一群组的方式施加于该些内侧字线。
在某些实施例中,该第二擦除验证子操作是以一群组的方式施加于该些外侧字线。
在某些实施例中,该控制电路所执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。
在某些实施例中,该擦除操作包括一擦除子操作。为了响应该控制电路的该第二擦除验证子操作的一失败结果,而进行该擦除子操作于该擦除群组的该些字线,并施加一非擦除调整偏压至该些内侧字线。
在另一实施例中,该控制电路所执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行一第二擦除验证子操作于该些外侧字线的该第一外侧群组。为了响应该控制电路的该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的该第二外侧群组。
而在另一实施例中,该控制电路所执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。由该控制电路所执行的该擦除操作包括于执行该第二外侧群组的该些外侧字线的一第三擦除验证子操作的前,执行一第二擦除验证子操作于该些外侧字线的该第一外侧群组。为了响应该控制电路的该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的该第二外侧群组及该些内侧字线。
而在又一个实施例中,该控制电路所执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行一第二擦除验证子操作于该些外侧字线的该第一外侧群组。为了响应该控制电路的该第三擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的第三外侧群组。
而在又一实施例中,该控制电路所执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行一第二擦除验证子操作于该些外侧字线的该第一外侧群组。为了响应该控制电路的该第三擦除验证子操作的-失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的第三外侧群组及该些内侧字线。
本发明的另一目的为提供包含以下步骤的方法:
于一具有分割成多个擦除群组的多条字线的存储集成电路执行选取一擦除群组的一擦除命令,包括:
于该擦除群组的外侧字线上执行的一第二擦除验证子操作的前,在该擦除群组的内侧字线上执行的一第一擦除验证子操作,且其中该些内侧字线,存取该擦除群组的内侧存储单元,该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开。
许多其它不同的实施例讨论如下。
本发明的又一目的为提供一种装置,包含:一存储集成电路,其包含多个存储单元,多条字线存取该多个存储单元,以及控制电路。
该多条字线分割成多个擦除群组,如此以响应自该多个擦除群组中选取一擦除群组的一擦除命令,控制电路对该擦除群组的字线所存取的存储单元进行一擦除操作。
该擦除群组的该些字线包括外侧字线,存取该擦除群组的外侧存储单元。该些外侧存储单元于该存储集成电路正常操作时用来储存数据(不是只有假单元)。该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开。
该控制电路具有由该控制电路为了响应选取该擦除群组的该擦除命令进行该擦除操作,该擦除操作包括施加于该擦除群组的该些内侧字线上的一第一擦除调整偏压及施加于该擦除群组的该些外侧字线上的一第二擦除调整偏压,该第一擦除调整偏压与该第二擦除调整偏压不同。
在某些实施例中,该控制电路所施加的该第一擦除调整偏压包括一第一字线电压至该些内侧字线的至少一者,该控制电路所施加的该第二擦除调整偏压包括一第二字线电压至该些外侧字线的至少一者,且该第一擦除调整偏压是比该第二擦除调整偏压更小绝对值的负电压。
在某些实施例中,该多条字线更包括多条假字线,以及该些外侧字线包括一第一外侧字线与一假字线邻接。
在某些实施例中,该多条字线更包括多条假字线,及该些外侧字线包括一第一外侧字线与一假字线邻接,及一第二外侧字线与一未被选取擦除群组的未被选取字线邻接。该控制电路所施加的该第二擦除调整偏压包括一第一字线电压至该第一外侧字线,及一第二字线电压至该第二外侧字线,且该第一字线电压是比该第二字线电压更小绝对值的负电压。
在某些实施例中,该控制电路施加正电压至该多个擦除群组中未被选取擦除群组的未被选取字线,及施加负电压至被该擦除命令所选取的该擦除群组中的字线。
本发明的再一目的为提供包含以下步骤的方法:
于一具有分割成多个擦除群组的多条字线的存储集成电路执行选取一擦除群组的一擦除命令,包括:
施加于该擦除群组的该些内侧字线上的一第一擦除调整偏压及施加于该擦除群组的该些外侧字线上的一第二擦除调整偏压,该第一擦除调整偏压与该第二擦除调整偏压不同,且其中该些外侧字线存取该擦除群组的外侧存储单元,其中该些内侧字线存取该擦除群组的内侧存储单元,如此该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开,且该些外侧存储单元于该存储集成电路正常操作时用来储存数据(不是只有假单元)。
许多其它不同的实施例讨论如下。
附图说明
本发明是由权利要求范围所界定。这些和其它目的,特征,和实施例,会在下列实施方式的章节中搭配图式被描述,其中:
图1显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中显示介于相邻擦除群组之间的浮动栅极耦合效应。
图2和图3显示浮动栅极耦合效应,其通过施加至相邻字线不同的调整偏压来做比较,图2显示相邻字线接收相同的负电压,而图3显示相邻字线接收不同的电压,包括一负电压施加至被选取进行擦除族群的字线及一正电压施加至未被选取进行擦除族群的字线。
图4显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式,及利用此方程式来显示图2和图3中不同的调整偏压所产生的浮动栅极耦合效应。
图5显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示于此擦除群组的一边缘字线的擦除确认子操作依赖性、以进行此擦除群组的所有字线的擦除子操作,结果是此擦除群组的中央字线的过度擦除。
图6显示一具有多重擦除群组的存储阵列一部分的方块示意图,其将一擦除群组分割多个群组,包括边缘字线群、介于边缘字线群之间的中央字线群,如此边缘字线群会将中央字线群与其它擦除群组的字线区隔开。
图7显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示于此擦除群组的中央字线群组的擦除确认子操作依赖性、以进行此擦除群组的所有字线的擦除子操作,之后再于此擦除群组的边缘字线群组的擦除确认子操作依赖性、以进行此擦除群组的边缘字线群组的擦除子操作,结果是此擦除群组的中央字线并没有过度擦除。
图8显示进行一擦除操作的流程图,其分割成许多的子操作,如此边缘字线多重群组被分别处理。
图9显示进行一擦除操作的流程图,其分割成许多的子操作,如此边缘字线多重群组被一起处理。
图10显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中显示介于相邻擦除群组之间的浮动栅极耦合效应,及分割一擦除群组的字线为许多群组,包含边缘字线群组,及一组中央字线的这些字线,是介于边缘字线群组之间,如此边缘字线群会将中央字线群与其它擦除群组的字线区隔开,其可以通过施加不同的调整偏压至中央字线群组与边缘字线群组,以解决浮动栅极耦合效应。
图11和图12显示浮动栅极耦合效应,其通过施加至相邻字线不同的调整偏压来做比较,图11显示相邻字线接收相同的负电压施加至一被选取擦除群组中的中央字线,而图12显示相邻字线接收不同的电压,包括一正电压施加至未被选取进行擦除族群的字线及一负电压施加至被选取进行擦除族群的边缘字线,如此被选取进行擦除族群的边缘字线较此被选取进行擦除族群的中央字线接收更大绝对值的负电压。
图13显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式,及利用此方程式来显示图11和图12中施加不同的调整偏压于中央字线群组与边缘字线群组以解决浮动栅极耦合效应。
图14显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中包含假字线于不同擦除群组之间以解决浮动栅极耦合效应。
图15显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示包含假字线于不同擦除群组之间,结果是此擦除群组的中央字线并没有过度擦除。
图16是可应用本发明具有所描述的任一改良式擦除操作的存储阵列的集成电路的方块示意图。
【主要元件符号说明】
102:时序电路
104:阶级切换电路
106:栓锁电路
108:回授信号
110:时钟信号
112:阶级切换参考值
114:时序电路参考值
116:产生具有讯号温度补偿阶级切换参考值及时序电路参考值的电路
118:选择性地与噪声耦接的电路
202A、202B、302A、302B、802A、802B、1102A、1102B、1602A、1602B:时序电路
204A、204B:反相电路
206、306、806、1106、1606:栓锁电路
304A、304B、804A、804B、1104A、1104B、1604A、1604B:阶级切换电路
422、522:电源调节器
816A、816B:阶级切换参考电路
1116A、1116B、1616A、1616B:频率电源及阶级切换参考值产生器
1236:电源
1246、1301:频率电源
1248、1302:阶级切换参考值
1303:电源及参考值
1620A、1620B、1620A、1620B:切换开关
1650 集成电路
1600 非易失存储器阵列
1601 列译码器及字线驱动器
1602 字线
1603 行译码器
1604 位线
1605、1607总线
1606 感应放大器与数据输入结构
1611 数据输入线
1615 数据输出线
1608 偏压调整供应电压
1609 编程、擦除及读取偏压调整状态机构
具体实施方式
图1显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中显示介于相邻擦除群组之间的浮动栅极耦合效应。一擦除群组的共同范例包含一擦除区段及擦除区块,其包含可以存取被一起擦除存储单元的字线,响应一指定一特定擦除区块或区段即将要擦除的擦除命令。
特别是,图1显示相邻存储单元会在相邻存储单元由不同电压阶级的字线WLs存取时具有耦合效应。因此,一擦除群组边缘的字线于一擦除操作时会有浮动栅极耦合效应。此效应会由假字线或是一相邻擦除群组的边缘字线而影响了擦除操作后的阈值电压一致性。
图2和图3显示浮动栅极耦合效应,其通过施加至相邻字线不同的调整偏压来做比较,图2显示相邻字线接收相同的负电压,而图3显示相邻字线接收不同的电压,包括一负电压施加至被选取进行擦除族群的字线及一正电压施加至未被选取进行擦除族群的字线。在图2和图3中,VFG是一存储单元的浮动栅极电压,而CFF则是此存储单元的寄生电容。
图4显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式,及利用此方程式来显示图2和图3中不同的调整偏压所产生的浮动栅极耦合效应。
此变量α的值代表浮动栅极与一相邻节点间的耦合。更特别的是,α1是CFW(字线)的耦合值、α2是CFF(相邻浮动栅极)的耦合值、α3是CFB(本体)的耦合值、而α4是CFD(漏极)的耦合值。Q是储存于个别浮动栅极中的电荷,而CT则是浮动栅极中的电容值。当WL1的电压与WL31的电压相同时,WL32的电压也会与WL2的电压相同,则当电压VFG1与电压VFG31相同时,CFG(耦合电容值,QT=CFG*VFG)不会改变。但是,WL32的电压比WL2的电压还大,所以电压VFG1会比电压VFG31还小。
图5显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示于此擦除群组的一边缘字线的擦除确认子操作依赖性,对此擦除群组的所有字线进行的擦除子操作,结果是此擦除群组的中央字线的过度擦除。
在510,图中所示的此擦除群组的中央字线的这些字线是介于此擦除群组的边缘字线之间。在520,显示中央字线及边缘字线的阈值电压分布。在530,对所有字线进行n次擦除操作。在540所显示中央字线及边缘字线的阈值电压分布中,此擦除群组的中央字线通过擦除验证,但是边缘字线因为浮动栅极耦合效应的关系却无法通过擦除验证。在550,对所有字线进行m次擦除操作。在560所显示中央字线及边缘字线的阈值电压分布中,虽然边缘字线通过了擦除验证,但是中央字线区域却过度擦除。因此,浮动栅极耦合效应造成了阈值电压分布对中央字线区域的过度擦除。
图6显示一具有多重擦除群组的存储阵列一部分的方块示意图,其将一擦除群组分割多个群组,包括边缘字线群组、介于边缘字线群组之间的中央字线群组,如此边缘字线群组会将中央字线群组与其它擦除群组的字线区隔开。
图6显示在一擦除操作时将边缘字线群组分成群组A和群组C,而中央字线群组则是群组B。这些群组会在擦除操作时分别地验证。
图7显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示于此擦除群组的中央字线群组的擦除确认子操作依赖性,对此擦除群组的所有字线进行的擦除子操作,之后再于此擦除群组的边缘字线群组的擦除确认子操作依赖性、以对此擦除群组的边缘字线群组进行的擦除子操作,结果是此擦除群组的中央字线并没有过度擦除。
在710,图中所示的此擦除群组的中央字线的这些字线是介于此擦除群组的边缘字线之间。在720,显示中央字线及边缘字线的阈值电压分布。在730,对所有字线进行n次擦除操作,但仅对中央字线进行擦除验证。在740所显示中央字线及边缘字线的阈值电压分布中,此擦除群组的中央字线通过擦除验证,但是边缘字线尚未进行擦除验证。在750,对边缘字线进行m次擦除操作。在760所显示中央字线及边缘字线的阈值电压分布中,此擦除群组的边缘字线通过擦除验证,且中央字线区域并未被过度擦除。因此,浮动栅极耦合效应并未造成了阈值电压分布对中央字线区域的过度擦除。
用另一种描述方式,对中央字线群组B进行的擦除验证,且在失败时,对所有的字线群组进行擦除。当中央字线群组通过擦除验证,则之后对边缘字线群组A和C进行擦除验证及擦除。
图8显示进行一擦除操作的流程图,其分割成许多的子操作,如此边缘字线多重群组被分别处理。
在此流程图中,边缘字线群组A和C是分别进行擦除验证及擦除。于预编程之后,第一群组B进行的擦除验证。假如擦除验证失败,则对所有的字线群组进行擦除。当群组B通过擦除验证,则之后对边缘字线群组A进行擦除验证。假如擦除验证失败,则仅对群组A进行擦除;之后将群组B和C标示为擦除抑制群组,如此于擦除子操作时,施加抑制字线阶级的2V至这些擦除抑制区域(即使是在被选取擦除群组中)。当群组A通过擦除验证,然后对群组C进行擦除验证。假如擦除验证失败,则仅对群组C进行擦除;之后将群组A和B标示为擦除抑制群组,如此于擦除子操作时,施加抑制字线阶级的2V至这些擦除抑制区域(即使是在被选取擦除群组中)。最后,软编程结束此擦除操作。
图9显示进行一擦除操作的流程图,其分割成许多的子操作,如此边缘字线多重群组被一起处理。
在此流程图中,边缘字线群组是合并处理的。虽然与图8中的流程图类似,边缘字线群组A和C是一起进行擦除验证。当群组B通过擦除验证之后,则仅有将群组B标示为擦除抑制群组。
图10显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中显示介于相邻擦除群组之间的浮动栅极耦合效应,及分割一擦除群组的字线为许多群组,包含边缘字线群组,及一组中央字线的这些字线,是介于边缘字线群组之间,如此边缘字线群会将中央字线群与其它擦除群组的字线区隔开,其可以通过施加不同的调整偏压至中央字线群组与边缘字线群组,以解决浮动栅极耦合效应。
因为一擦除群组的边缘字线的浮动栅极耦合效应的关系,其|VFG|压降会减少。因此,边缘字线的负电压大小会增加以补偿相邻字线间VFG的变动。
图11和图12显示浮动栅极耦合效应,其通过施加至相邻字线不同的调整偏压来做比较,图11显示相邻字线接收相同的负电压施加至一被选取擦除群组中的中央字线,而图12显示相邻字线接收不同的电压,包括一正电压施加至未被选取进行擦除族群的字线及一负电压施加至被选取进行擦除族群的边缘字线,如此被选取进行擦除族群的边缘字线较此被选取进行擦除族群的中央字线接收更大绝对值的负电压。
图13显示考虑浮动栅极耦合效应后的浮动栅极电压的方程式,及利用此方程式来显示图11和图12中施加不同的调整偏压于中央字线群组与边缘字线群组以解决浮动栅极耦合效应。
电压VFG31与边缘字线WL32耦接。于改变WL31电压阶级以补偿此VFG耦合效应,此(α1*VWL1+α1α2*VWL2)值会与(α1*VWL31+α1α2*VWL32)值相等。所以VFG1会与VFG31相等。因此边缘字线的电压阶级改变可以消除擦除操作中的浮动栅极耦合效应。
图14显示一具有多重擦除群组的存储阵列一部分的方块示意图,在其中包含假字线于不同擦除群组之间以解决浮动栅极耦合效应。
假字线消除浮动栅极耦合效应。在擦除操作中,假字线的电压阶级与一边缘字线的电压阶级相同,所以边缘字线并不会受到耦合效应的影响。
图15显示一具有擦除和擦除确认子操作的一擦除操作的多重步骤,以显示包含假字线于不同擦除群组之间,结果是此擦除群组的中央字线并没有过度擦除。
在1510,图中所示的此擦除群组的中央字线的这些字线是介于此擦除群组的边缘字线之间。在1520,显示中央字线及边缘字线的阈值电压分布。在1530,对所有字线进行n次擦除操作。在1540所显示中央字线及边缘字线的阈值电压分布中,此擦除群组的所有字线皆未通过擦除验证,且因为没有浮动栅极耦合效应而具有相同的阈值电压阶级。在1550,对所有字线进行m次擦除操作。在1560所显示中央字线及边缘字线的阈值电压分布中,虽然此擦除群组的边缘字线通过擦除验证,但中央字线区域也并未被过度擦除。因此,此阈值电压分布并未过度擦除。
因为边缘字线的电压阶级改变及假自元线,阈值电压分布并未过度擦除。因为边缘字线的浮动栅极耦合效应被消除了,所有的字线可以被验证及擦除,而除去了过度擦除效应。
图16是可应用本发明具有所描述的任一改良式集成电路的方块示意图。
图16是包含一存储器阵列1600的集成电路1660的简要方块示意图。一字线(或列)及区块选取译码器1601耦接至,且与其有着电性沟通,多条字线1602及字符串选择线,其间是沿着存储器阵列1600的列方向排列。一位线(行)译码器及驱动器1603被耦接至多条沿着存储器阵列1600的行排列的位线1604,且与其有着电性沟通,以自读取数据,或是写入数据至,存储单元阵列1600的存储单元中。地址是透过总线1605提供至字线译码器及驱动器1601及位线译码器1603。方块1606中的感应放大器与数据输入结构,包含作为读取、编程和擦除模式的电流源,是透过总线1607耦接至位线译码器1003。数据是由集成电路1650上的输入/输出端口透过数据输入线1611传送至方块1606的数据输入结构。数据是由方块1606中的感应放大器,透过数据输出线1615,传送至集成电路1650上的输入/输出端或其它集成电路1650内或外的数据目的地。状态机构及改良时钟电路是于电路1609中以控制偏压调整供应电压1608。
虽然本发明已参照实施例来加以描述,然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议,且其它替换方式及修改样式将为本领域技术人员所思及。特别是,所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者,皆不脱离本发明的精神范畴。因此,所有此等替换方式及修改样式是意欲落在本发明于权利要求范围及其均等物所界定的范畴之中。
Claims (20)
1.一种在非易失存储集成电路上进行擦除操作的装置,其特征在于,包含:
多个存储单元;
多条字线存取该多个存储单元,该多条字线分割成多个擦除群组,如此响应自该多个擦除群组中选取一擦除群组的一擦除命令,该擦除群组的该些字线包括:
外侧字线,存取该擦除群组的外侧存储单元;以及
内侧字线,存取该擦除群组的内侧存储单元,该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开;其中该外侧字线中的至少一条字线邻接于该未选取擦除群组中的一条字线,该外侧字线中的至少一条字线用于存取在该存储集成电路正常操作时储存数据的存储单元;
控制电路对该擦除群组的字线所存取的存储单元进行一擦除操作,其中该擦除操作包括于该擦除群组的该些外侧字线上执行一第二擦除验证子操作的前,在该擦除群组的该些内侧字线上执行一第一擦除验证子操作。
2.根据权利要求1所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该擦除操作包括一擦除子操作,其中响应该控制电路的该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线进行该擦除子操作,并施加一非擦除调整偏压至该些内侧字线。
3.根据权利要求1所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该擦除操作包括一擦除子操作,
其中由该控制电路执行于该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧,
其中由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行该第二擦除验证子操作于该些外侧字线的该第一外侧群组,以及
其中,响应该控制电路的该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第一外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的该第二外侧群组及该些内侧字线。
4.根据权利要求1所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该擦除操作施加一第一擦除调整偏压至该擦除群组的该些内侧字线及一第二擦除调整偏压至该擦除群组的该些外侧字线,该第一擦除调整偏压与该第二擦除调整偏压不同,该些外侧字线于该存储装置的正常操作时用来储存数据。
5.根据权利要求4所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该控制电路所施加的该第一擦除调整偏压包括一第一字线电压至该些内侧字线的至少一者,该控制电路所施加的该第二擦除调整偏压包括一第二字线电压至该些外侧字线的至少一者,且该第一擦除调整偏压是比该第二擦除调整偏压更小绝对值的负电压。
6.根据权利要求4所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该多条字线更包括多条假字线,及其中该些外侧字线包括一第一外侧字线与一假字线邻接。
7.根据权利要求4所述的在非易失存储集成电路上进行擦除操作的装置,其特征在于,该多条字线更包括多条假字线,及
其中该些外侧字线包括一第一外侧字线与一假字线邻接,以及一第二外侧字线与一未被选取擦除群组的未被选取字线邻接,及
其中该控制电路所施加的该第二擦除调整偏压包括一第一字线电压至该第一外侧字线,及一第二字线电压至该第二外侧字线,及
其中该第一字线电压是比该第二字线电压更小绝对值的负电压。
8.一种在非易失存储集成电路上进行擦除操作的方法,其特征在于,包含下列步骤:
于一具有分割成多个擦除群组的多条字线的存储集成电路执行选取一擦除群组的一擦除命令,包括:
于该擦除群组的外侧字线上执行一第二擦除验证子操作的前,在该擦除群组的内侧字线上执行一第一擦除验证子操作,其中该些外侧字线存取该擦除群组的外侧存储单元,且其中该些内侧字线存取该擦除群组的内侧存储单元,如此该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开;其中该外侧字线中的至少一条字线邻接于该未选取擦除群组中的一条字线,该外侧字线中的至少一条字线用于存取在该存储集成电路正常操作时储存数据的存储单元。
9.根据权利要求8所述的方法,其特征在于,该第一擦除验证子操作是以一群组的方式施加于该些内侧字线。
10.根据权利要求8所述的方法,其特征在于,该第二擦除验证子操作是以一群组的方式施加于该些外侧字线。
11.根据权利要求8所述的方法,其特征在于,执行该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧。
12.根据权利要求8所述的方法,其特征在于,该擦除操作包括一擦除子操作,以及
其中,响应该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线进行该擦除子操作,并施加一非擦除调整偏压至该些内侧字线。
13.根据权利要求8所述的方法,其特征在于,该擦除操作包括一擦除子操作,
其中执行该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧,
其中由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行该第二擦除验证子操作于该些外侧字线的该第一外侧群组,以及
其中,响应该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第一外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的该第二外侧群组。
14.根据权利要求8所述的方法,其特征在于,该擦除操作包括一擦除子操作,
其中执行该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧,
其中该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行该第二擦除验证子操作于该些外侧字线的该第一外侧群组,以及
其中,响应该第二擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第一外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的该第二外侧群组及该些内侧字线。
15.根据权利要求8所述的方法,其特征在于,该擦除操作包括一擦除子操作,
其中执行该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧,
其中由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行该第二擦除验证子操作于该些外侧字线的该第一外侧群组,以及
其中,响应该第三擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的一第三外侧群组。
16.根据权利要求8所述的方法,其特征在于,该擦除操作包括一擦除子操作,
其中执行该些外侧字线的擦除验证是以多重群组的方式进行,包括一第一外侧群组于该擦除群组的一第一侧,及一第二外侧群组于该擦除群组的一第二侧,
其中由该控制电路所执行的该擦除操作包括于执行该些外侧字线的该第二外侧群组的一第三擦除验证子操作的前,执行该第二擦除验证子操作于该些外侧字线的该第一外侧群组,以及
其中,响应该控制电路的该第三擦除验证子操作的一失败结果,而于该擦除群组的该些外侧字线的该第二外侧群组进行该擦除子操作,并施加一非擦除调整偏压至该些外侧字线的一第三外侧群组及该些内侧字线。
17.一种在非易失存储集成电路上进行擦除操作的方法,其特征在于,包含下列步骤:
于一具有分割成多个擦除群组的多条字线的存储集成电路执行选取一擦除群组的一擦除命令,包括:
施加于该擦除群组的内侧字线上的一第一擦除调整偏压及施加于该擦除群组的外侧字线上的一第二擦除调整偏压,该第一擦除调整偏压与该第二擦除调整偏压不同,其中该外侧字线存取该擦除群组的外侧存储单元,且其中该内侧字线存取该擦除群组的内侧存储单元,如此该些内侧存储单元由该些外侧存储单元所围住,与该多个擦除群组中的未选取擦除群组的字线所存取的存储单元分开,且该外侧字线用于存取在该存储集成电路正常操作时储存数据的外侧存储单元,其中该外侧字线中的至少一条字线邻接于该未选取擦除群组中的一条字线,该外侧字线中的至少一条字线用于存取在该存储集成电路正常操作时储存数据的存储单元。
18.根据权利要求17所述的方法,其特征在于,施加该第一擦除调整偏压包括一第一字线电压至该些内侧字线的至少一者,该控制电路所施加的该第二擦除调整偏压包括一第二字线电压至该些外侧字线的至少一者,且该第一擦除调整偏压是比该第二擦除调整偏压更小绝对值的负电压。
19.根据权利要求17所述的方法,其特征在于,该多条字线更包括多条假字线,及其中该些外侧字线包括一第一外侧字线与一假字线邻接。
20.根据权利要求17所述的方法,其特征在于,该多条字线更包括多条假字线,及
其中该些外侧字线包括一第一外侧字线与一假字线邻接,以及一第二外侧字线与一未被选取擦除群组的未被选取字线邻接,及
其中施加该第二擦除调整偏压包括一第一字线电压至该第一外侧字线,及一第二字线电压至该第二外侧字线,及
其中该第一字线电压是比该第二字线电压更小绝对值的负电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910265614 CN102110474B (zh) | 2009-12-28 | 2009-12-28 | 在存储集成电路上进行擦除操作的装置与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910265614 CN102110474B (zh) | 2009-12-28 | 2009-12-28 | 在存储集成电路上进行擦除操作的装置与方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102110474A CN102110474A (zh) | 2011-06-29 |
CN102110474B true CN102110474B (zh) | 2013-12-25 |
Family
ID=44174602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910265614 Active CN102110474B (zh) | 2009-12-28 | 2009-12-28 | 在存储集成电路上进行擦除操作的装置与方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102110474B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI642060B (zh) * | 2017-11-07 | 2018-11-21 | 旺宏電子股份有限公司 | 用於三維記憶體的抹除驗證方法以及記憶體系統 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103198853B (zh) * | 2012-01-10 | 2016-06-22 | 宜扬科技股份有限公司 | 半导体装置及其加速抹除验证程序的方法 |
CN105825887B (zh) * | 2015-01-04 | 2019-06-14 | 旺宏电子股份有限公司 | 存储器阵列及其操作方法 |
CN108206039B (zh) * | 2016-12-19 | 2020-09-11 | 旺宏电子股份有限公司 | 存储器装置与其相关的控制方法 |
CN111951861A (zh) * | 2019-05-14 | 2020-11-17 | 北京兆易创新科技股份有限公司 | 一种控制擦除性能的方法和装置 |
CN112116935B (zh) * | 2019-06-21 | 2023-08-25 | 晶豪科技股份有限公司 | 半导体存储器装置及字线启用方法 |
-
2009
- 2009-12-28 CN CN 200910265614 patent/CN102110474B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI642060B (zh) * | 2017-11-07 | 2018-11-21 | 旺宏電子股份有限公司 | 用於三維記憶體的抹除驗證方法以及記憶體系統 |
Also Published As
Publication number | Publication date |
---|---|
CN102110474A (zh) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI427636B (zh) | 於一記憶積體電路上進行抹除操作之方法與裝置 | |
CN102110474B (zh) | 在存储集成电路上进行擦除操作的装置与方法 | |
CN103137192B (zh) | 非易失性半导体存储器及其数据的读取方法 | |
CN100479063C (zh) | 利用升压衬底/槽的存储器件及运作该器件的方法和*** | |
CN103794250A (zh) | 一种存储单元的操作方法及具有该存储单元的集成电路 | |
US7466591B2 (en) | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits | |
CN101000802B (zh) | 存储器的操作方法及存储装置 | |
US6771543B2 (en) | Precharging scheme for reading a memory cell | |
CN101256832A (zh) | 设计具有个别vss的静态随机存取存储器 | |
CN105229745A (zh) | 在存储器中共享支持电路 | |
CN110543937B (zh) | 神经网络及操作方法、神经网络信息处理*** | |
CN103903650B (zh) | 存储器阵列及其控制方法和闪存 | |
CN101986389A (zh) | 闪存单元、闪存装置及其编程方法 | |
CN103177758A (zh) | 半导体存储装置 | |
CN102376367B (zh) | 于一存储集成电路上进行擦除操作的方法与装置 | |
KR0140349B1 (ko) | 반도체 기억 장치 및 그 데이타 기입 방법 | |
CN109427393B (zh) | 具有受限尺寸的非易失性存储器 | |
CN102855930A (zh) | 存储器、存储阵列的编程控制方法及装置 | |
US20110317493A1 (en) | Method and Apparatus of Performing An Erase Operation on a Memory Integrated Circuit | |
CN102446555B (zh) | 一种存储器及其使用方法 | |
JP5261003B2 (ja) | 半導体記憶装置 | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
CN103426476A (zh) | 通过部分预编程来减少存储器擦除时间的方法与装置 | |
CN107086052A (zh) | 闪速存储器 | |
CN101853700B (zh) | 或非快闪存储器及其字线驱动器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |