CN102104386A - 电压加法器电路和d/a转换电路 - Google Patents

电压加法器电路和d/a转换电路 Download PDF

Info

Publication number
CN102104386A
CN102104386A CN201010598127XA CN201010598127A CN102104386A CN 102104386 A CN102104386 A CN 102104386A CN 201010598127X A CN201010598127X A CN 201010598127XA CN 201010598127 A CN201010598127 A CN 201010598127A CN 102104386 A CN102104386 A CN 102104386A
Authority
CN
China
Prior art keywords
operational amplifier
voltage
circuit
output
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010598127XA
Other languages
English (en)
Other versions
CN102104386B (zh
Inventor
辻信昭
前岛利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN102104386A publication Critical patent/CN102104386A/zh
Application granted granted Critical
Publication of CN102104386B publication Critical patent/CN102104386B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种电压加法器电路和D/A转换电路。该电压加法器电路包括：具有第一运算放大器的放大器电路，第一电压被输入到第一运算放大器中；向放大器电路提供输出电流的电路；以及电流提供部，其检测该电路的输出电流，并提供大小等于所述电路的输出电流的输出电流，从而避免所述电路的输出电流输入到第一运算放大器的输出端或通过第一运算放大器的输出端从第一运算放大器输出。第二电压被输入到所述电路中。

Description

电压加法器电路和D/A转换电路
技术领域
本发明涉及将多个输入电压进行加权加法的电压加法器电路和设有电压加法器电路的D/A转换电路。
背景技术
在一些D/A转换电路中，将作为转换对象的输入数据分为高阶位和低阶位，将高阶位和低阶位分别进行D/A转换。将D/A转换的各个结果做进一步的加权加法，从而得到D/A转换的最终结果。在例如JP-A-2001-156640中描述了该类型的D/A转换电路。该D/A转换电路具有两个D/A转换器和一个电压加法器电路。两个D/A转换器对8位输入数据中的高阶4位和低阶4位的位反转结果(即，低阶4位的一的补码(one’scomplement))执行D/A转换。电压加法器电路对从两个D/A转换器输出的电压Va和电压Vb进行加权加法。如图3A所示，在JP-A-2001-156640中描述的D/A转换电路使用包括两个运算放大器OP 1和OP2以及两个电阻器ra和rb的电压加法器电路，来作为对电压Va和Vb执行加权加法的电压加法器电路。在电压加法器电路中，电阻器ra和rb***在运算放大器OP1的输出端OUT和运算放大器OP2的输出端OUT之间。运算放大器OP1的输出端OUT通过电阻器ra连接到运算放大器OP1的反相输入端IN-，并且运算放大器OP2的输出端OUT通过绕过电阻器而连接到运算放大器OP2的反相输入端IN-。在该构造中，将电阻器ra与电阻器rb的电阻比值取为1比(2n-1)，电压Va被输入到运算放大器OP1的正相输入端IN+，并且电压Vb被输入到运算放大器OP2的正相输入端IN+。从运算放大器OP1的输出端OUT输出与由下列等式表示的加权加法运算结果相等的电压Vo。理想情况是，电压Vo变为响应于最初8位输入数据而线性变化的电压。
Vo＝(2n/(2n-1))Va-(1/(2n-1))Vb...(1)
然而，在具有该构造的电压加法器电路中，当在运算放大器OP1的输出端OUT的电压和运算放大器OP2的输出端OUT的电压之间出现差异时，输出端OUT之间有电流流动。因此，在运算放大器OP1的正相输入端IN+和反相输入端IN-之间以及在运算放大器OP2的正相输入端IN+和反相输入端IN-之间出现输入偏移电压。具体而言，如等式(1)表示的，运算放大器OP1的输入电压Va乘以大加权系数(2n/(2n-1))。运算放大器OP1中出现的输入偏移对从运算放大器OP1的输出端OUT获得的电压Vo造成不利影响，这进而在实际获得电压值Vo和等式(1)表示的理想电压值Vo之间引入了误差。在下文中对于在运算放大器OP1中为何出现输入偏移作出解释。
图3B示出了在图3A所示的电压加法器电路中使用的运算放大器OP1和运算放大器OP2的示例构造。在图3B中，N沟道场效应晶体管(以下简称为“晶体管”)N1的栅极作用为运算放大器OP1(OP2)的正相输入端IN+。N沟道晶体管N2的栅极作用为运算放大器OP1(OP2)的反相输入端IN-。各N沟道晶体管N1和N2的源极连接在一起，从而形成放大正相输入端IN+和反相输入端IN-之间电位差的差分对。N沟道晶体管N3的漏极连接到N沟道晶体管N1和N2的源极之间的公共节点，并且N沟道晶体管N3的源极接地。具有给定基准电平的基准电平电压Vref被施加到N沟道晶体管N3的栅极，并作用为提供具有给定电流值Iref的恒定电流的恒流源。P沟道晶体管P1的漏极连接到N沟道晶体管N1的漏极，而P沟道晶体管P2的漏极连接到N沟道晶体管N2的漏极。P沟道晶体管P1和P2的源极连接到电源VDD，而P沟道晶体管P1和P2的各自栅极连接到N沟道晶体管N2的漏极，从而作用为各个N沟道晶体管N1和N2的负载。
P沟道晶体管P3的源极连接到电源VDD，而P沟道晶体管P3的栅极连接到N沟道晶体管N1的漏极和P沟道晶体管P1的漏极之间的节点。N沟道晶体管N4的源极接地，而N沟道晶体管N4的漏极连接到P沟道晶体管P3的漏极。N沟道晶体管N4的栅极上施加了基准电平电压Vref。N沟道晶体管N4作用为恒流源，其使给定电流Iref流过。P沟道晶体管P3的漏极和N沟道晶体管N4的漏极之间的节点作用为运算放大器OP1(OP2)的输出端OUT。
在图3A所示的构造中，当运算放大器OP1的输出端OUT的电压和运算放大器OP2的输出端OUT的电压之一变得高于另一个时，电流从具有较高电压的输出端OUT流向具有较低电压的输出端OUT。
例如，假定具有特定大小的电流ΔI从运算放大器OP1流向运算放大器OP2。在该情形中，为了从图3B所示的运算放大器OP1的输出端OUT输出电流ΔI，流入P沟道晶体管P3的漏极电流必须变得比用作恒流源的N沟道晶体管N4的电流值Iref大ΔI的量。因此，假定将P沟道晶体管P3的跨导取为gm，则与电流ΔI没有从输出端OUT输出的情形相比，必须使P沟道晶体管P3的栅极电压Vg降低ΔI/gm。为了使P沟道晶体管P3的栅极电压Vg降低ΔI/gm，则与电流ΔI没有从输出端OUT输出的情形相比，必须使N沟道晶体管N1的漏极电位降低ΔI/gm，并且N沟道晶体管N2的漏极电位必须相应增加。出于这些原因，在将负反馈通过电阻器ra从输出端OUT发送到反相输入端IN-的状态中，运算放大器OP1的反相输入端IN-的输入电压(反馈电压)不与正相输入端IN+的输入电压精确地匹配，并且变为比正相输入端IN+的输入电压低等于ΔI/gm的偏移电压的电压。相反，当具有特定大小的电流ΔI从运算放大器OP2流向运算放大器OP1时，运算放大器OP1的反相输入端IN-的输入电压(反馈电压)变为比正相输入端IN+的输入电压高等于电流ΔI的偏移电压的电压。
如上所述，从运算放大器OP1的输出端OUT获得的电压Vo变为如下的电压，其包括与由等式(1)表示的且呈现理想的线性性的电压Vo之间差异。该问题不限于在诸如JP-A-2001-156640中描述的D/A转换电路中使用的电压加法器电路，其甚至也会出现在除D/A转换电路之外的电路中使用的电压加法器电路之中。
发明内容
针对该背景技术构思了本发明，并且其目的在于使得由在其中两个运算放大器的输出端经过两个电阻器而连接在一起的电压加法器电路所提供的计算结果之间的差异变小。
本发明提供了一种电压加法器电路，包括：
具有第一运算放大器的放大器电路，第一电压被输入到第一运算放大器中；
向放大器电路提供输出电流的电路，其中，第二电压被输入到所述电路中；以及
电流提供部，其检测该电路的输出电流，并提供大小等于所述电路的输出电流的输出电流，从而避免所述电路的输出电流输入到第一运算放大器的输出端或通过第一运算放大器的输出端从第一运算放大器输出。
优选地，所述电路包括第二运算放大器；第一电压被施加到第一运算放大器的正相输入端；第二电压被施加到第二运算放大器的正相输入端；第一电阻器和第二电阻器串联连接，并且被***在第一运算放大器和第二运算放大器的输出端之间；第一运算放大器的反相输入端连接到第一电阻器和第二电阻器之间的公共节点；第二运算放大器的输出端连接到第二运算放大器的反相输入端；并且从第一运算放大器的输出端输出作为第一电压和第二电压加权加法的结果的电压。
优选地，电流提供部包括具有栅极、源极、和漏极的第一晶体管，第一晶体管的栅极连接到设在所述电路的输出级上的第二晶体管的栅极，第一晶体管的源极连接到电源，并且第一晶体管的漏极提供在大小上与所述电路的第二晶体管的输出电流相等的电流。
根据本发明，还提供了一种D/A转换电路，包括：
上述的电压加法器电路；以及
D/A转换器，其执行对输入数据的高n位的D/A转换，以及对输入数据的低n位的一的补码的D/A转换，以将D/A转换的结果分别作为第一电压和第二电压而提供给第一运算放大器和第二运算放大器的正相输入端，
其中，第一电阻器与第二电阻器的电阻比值是1比(2n-1)。
根据本发明，即使当因为在第一运算放大器和第二运算放大器的输出端之间出现电压差异而导致在运算放大器之间有电流流动时，电流提供部也可以向第一运算放大器的输出端提供用于抵消该电流的电流。因此，在第一运算放大器的正相输入端和反相输入端之间不会出现由于第一运算放大器和第二运算放大器之间流动电流所导致的输入偏移。因此，可以减少运算结果之间的差异。
附图说明
通过参考附图来详细描述本发明的优选实施例，本发明的上述目的和优点将变得更加明显，其中：
图1是示出根据本发明实施例的电压加法器电路的构造的视图；
图2是示出设有电压加法器电路的D/A转换电路的构造的视图；以及
图3A和3B是示出相关的电压加法器电路和包括在电压加法器电路中的运算放大器的内部构造的视图。
具体实施方式
以下将参照附图来描述本发明的实施例。
图1是示出根据本发明实施例的电压加法器电路50的构造的视图。电压加法器电路50将对由前一级电路提供的电压Va和Vb进行用等式(1)表示的加权加法，并输出作为加权加法结果的电压Vo。电压加法器电路50包括两个运算放大器OP1和OP2、两个电阻器ra和rb、以及电流提供部51。
在电压加法器电路50中，电压Va输入到运算放大器OP1的正相输入端IN+，而电压Vb输入到运算放大器OP2的正相输入端IN+。运算放大器OP1的输出端OUT和运算放大器OP2的输出端OUT通过电阻器ra和rb连接。电阻器ra与电阻器rb的电阻比值是1比(2n-1)。运算放大器OP1的输出端OUT通过电阻器ra连接到运算放大器OP1的反相输入端IN-。运算放大器OP2的输出端OUT不通过电阻器而连接到运算放大器OP2的反相输入端IN-。运算放大器OP1和OP2的内部构造与相关电压加法器电路中的运算放大器(见图3B)的相同。
电流提供部51产生电流，并将电流提供给运算放大器OP1的输出端OUT，其中，所述电流的大小与从运算放大器OP2输出的电流相同但是电极性相反。电流提供部51具有P沟道晶体管P11、N沟道晶体管N11和N12、以及恒流源52。P沟道晶体管P11的尺寸(沟道宽度/沟道长度)与运算放大器OP2中的P沟道晶体管P3的相同，并且N沟道晶体管N11和N12的尺寸相同。
P沟道晶体管P11的源极连接到电源VDD。P沟道晶体管P11的栅极连接到运算放大器OP2中的P沟道晶体管P3的栅极。因此，与运算放大器OP2中的P沟道晶体管P3的漏极电流大小相同的漏极电流流入P沟道晶体管P11。N沟道晶体管N12的源极接地。N沟道晶体管N12的漏极和栅极连接到P沟道晶体管P11的漏极。P沟道晶体管P11的漏极电流流入N沟道晶体管N12。N沟道晶体管N11的源极接地，并且向N沟道晶体管N11的栅极提供的栅极电压的大小与施加到N沟道晶体管N12的栅极的栅极电压相同。具体而言，N沟道晶体管N11和N沟道晶体管N12构成电流镜。恒流源52***在N沟道晶体管N11的漏极和电源VDD之间。恒流源52流出电流Iref，其大小与在运算放大器OP2中作为恒流源工作的N沟道晶体管N4的漏极电流的相同。恒流源52和N沟道晶体管N11的漏极之间的节点连接到运算放大器OP1的输出端OUT。
例如，假定运算放大器OP2的输出电压大于运算放大器OP1的输出电压，并且电流ΔI通过电阻器rb和ra从运算放大器OP2流向运算放大器OP1。在该情形中，在运算放大器OP2中，P沟道晶体管P3的漏极电流变得比流过N沟道晶体管N4的电流Iref大等于ΔI的量。该差异，即电流ΔI，从P沟道晶体管P3的漏极和N沟道晶体管N4的漏极之间的节点，通过运算放大器OP2的输出端OUT，向外流向运算放大器OP1。同时，电流提供部51中的P沟道晶体管P11和运算放大器OP2中的P沟道晶体管P3构成电流镜。因此，漏极电流Iref+ΔI流入P沟道晶体管P11，并且漏极电流Iref+ΔI流入N沟道晶体管N12。结果是，与N沟道晶体管N12一起构成电流镜的N沟道晶体管N11也作用为使漏极电流Iref+ΔI流过的恒流源。然而，连接到N沟道晶体管N11的漏极的恒流源52是使电流Iref流过的恒流源。因此，不足的电流Iref+ΔI-Iref＝ΔI从运算放大器OP1的输出端OUT流入N沟道晶体管N11。
电流ΔI通过电阻器rb和ra从运算放大器OP2的输出端OUT流到运算放大器OP1的输出端OUT。与此同时，相同的电流ΔI从运算放大器OP1的输出端OUT流到电流提供部51的N沟道晶体管N11。因此，电流ΔI不流入运算放大器OP1的N沟道晶体管N4，从而在运算放大器OP1中不出现输入偏移。
相反，假设从运算放大器OP2输出的电压小于从运算放大器OP1输出的电压，并且假设电流ΔI通过电阻器ra和rb从运算放大器OP1流到运算放大器OP2。在这种情况下，在运算放大器OP2中，P沟道晶体管P3的漏极电流比流过N沟道晶体管N4的电流Iref小ΔI。作为P沟道晶体管P3的漏极电流Iref-ΔI和从运算放大器OP1提供的电流ΔI的组合的电流Iref-ΔI+ΔI＝Iref流入作为恒流源的N沟道晶体管N4。另一方面，在电流提供部51中的P沟道晶体管P11与运算放大器OP1中的P沟道晶体管P3形成电流镜。因此，漏极电流Iref-ΔI流入到P沟道晶体管P11中，并且漏极电流Iref-ΔI流入到N沟道晶体管N12中。因此，与N沟道晶体管N12一起构成电流镜的N沟道晶体管N11也作用为使漏极电流Iref-ΔI流过的恒流源。然而，连接到N沟道晶体管N11的漏极的恒流源52是使电流Iref流过的恒流源。因此，超过的电流Iref-(Iref-ΔI)＝ΔI从电流提供部51流到运算放大器OP1的输出端OUT。
电流ΔI通过电阻器ra和rb从运算放大器OP 1的输出端OUT流出到运算放大器OP2的输出端OUT。与此同时，相同的电流ΔI从电流提供部51流到运算放大器OP1的输出端OUT。因此，电流ΔI不从运算放大器OP1的P沟道晶体管P3流出，从而在运算放大器OP1中不出现输入偏移。
如上所述，根据本实施例，在运算放大器OP1和OP2的输出电压彼此不同的情形下，电流ΔI通过电阻器rb和ra在运算放大器OP1和OP2之间流动时，具有相同大小和相反电极性的电流-ΔI从电流提供部51提供给运算放大器OP1的输出端OUT。因此，避免了在运算放大器OP1中出现可能由于电流ΔI而导致的输入偏移。此外，可以避免出现可能由输入偏移造成的在输出电压Vo中的差异，其中，Vo从运算放大器OP1获得，并对应于加权加法的结果。
以上是电压加法器电路50的具体构造。现在将参考图2描述使用实施例的电压加法器电路50的D/A转换电路的实施例。如图2所示，电压加法器电路50和D/A转换器10构成D/A转换电路1。D/A转换器10在将数据分为高8位和低8位时执行对2n(例如n＝8)位输入数据的D/A转换。在图2所示的示例构造中，D/A转换电路10执行对输入数据的高8位的D/A转换和对低8位一的补码的D/A转换，并将各转换结果作为电压Va和Vb提供给电压加法器电路50。在示例构造中，将电压加法器电路50中的电阻器ra与电阻器rb的电阻比值取为1比(28-1＝255)。电压加法器电路50对D/A转换电路10提供的电压Va和Vb进行用等式(1)(其中n＝8)表示的加权加法。
在图2中，将施加到输入端DI的输入数据的高8位施加到解码器12，将低8位施加到反相器电路13。反相器电路13对输入低8位中的每一位进行反相，并将反相结果输出给解码器14。
附图标记r0至r255指代串联连接且具有相同电阻值的电阻器。在电阻器r0至r255中，电阻器r255的一端连接到高电位侧电源VH，电阻器r0的一端连接到低电位侧电源VL。附图标记TRU-0至TRU-255是N沟道晶体管，其导通-截止控制由解码器12的输出执行。各个N沟道晶体管TRU-0至TRU-255的源极被连接到电阻器r0至r255的节点，各个N沟道晶体管TRU-0至TRU-255的漏极共同连接在一起。N沟道晶体管TRU-0至TRU-255的各个漏极的公共节点被连接到运算放大器OP1的正相输入端IN+。
晶体管TRL-0至TRL-255是N沟道晶体管，其导通-截止控制由解码器14的输出执行。各个N沟道晶体管TRL-0至TRL-255的源极连接到电阻器r0至r255的各自节点，N沟道晶体管的各个漏极共同连接在一起。N沟道晶体管TRL-0至TRL-255的漏极的公共节点被连接到运算放大器OP2的正相输入端IN+。
在该构造中，当输入数据是例如“0000000000000000”时，对输入数据的高8位进行解码的解码器12使得N沟道晶体管TRU-0导通。将低电位侧电源VL的电压VL提供给运算放大器OP1的正相输入端IN+。同时，对输入数据低8位进行解码的解码器14使得N沟道晶体管TRL-255导通。将电阻器r255和电阻器r254之间的节点的电压(VL+255v)(v：各个电阻器r0至r255的压降)输入给运算放大器OP2的正相输入端IN+。在该情形中，电压Va和Vb定义如下。
Va＝VL
Vb＝VL+255v。
将这些值代入等式(1)(其中n＝8)
Vo＝(256/255)VL-(1/255)(VL+255v)
＝VL-v
产生运算结果Vo。从运算放大器OP1的输出端OUT将运算结果Vo提供给输出端DO。同样，当输入数据是“0000000000000001”至“1111111111111111”时，产生诸如在下表中提供的内容的运算结果Vo。
  输入数据   Va   Vb   Vo
  0000000000000001   VL   VL+254v   VL-(254/255)v
  0000000000000010   VL   VL+253v   VL-(253/255)v
  .   .   .   .
  .   .   .   .
  1111111111111110   VL+255v   VL+v   VH-(1/255)v
  1111111111111111   VL+255v   VL   VH
如上所述，在本实施例中，即使当由于在电压加法器电路50中的运算放大器OP1和OP2的输出端OUT之间出现的电压差异而导致在运算放大器OP1和OP2之间有电流流过时，在运算放大器OP1和OP2的正相输入端IN+和反相输入端IN-之间也均不会出现输入偏移电压。因此，可以减少电压加法器电路50的运算结果的差异。
<其他实施例>
尽管已描述了本发明的实施例，但是本发明的其他实施例也是可以想到的。例如，在本实施例中，电压加法器电路50通过使用电阻器串型D/A转换电路10来构成D/A转换电路1。然而，电压加法器电路50也可以使用其他类型的D/A转换器构成D/A转换电路，诸如梯形电阻型D/A转换器，电流输出型D/A转换器、和Δ∑型D/A转换器。
而且，实施例的电流提供部51可以设在电音量电路中。在该情况下，电流提供部51检测电音量电路的前一级的输出电流(其流入电音量电路或从电音量电路流出)，并且进行控制以提供大小等于前一级的输出电流的电流，从而避免前一级的输出电流输入到电音量电路中的运算放大器或从其输出。
通过该构造，输入偏移电压不会出现在电音量电路中的运算放大器中。因此，电音量电路能够以高分辨率充分衰减。
作为特定示例，提供了一种电压加法器电路，其与实施例的电压加法器电路50的不同之处在于，由梯形电阻器代替电阻器ra、rb，并且添加了解码器电路。该解码器电路通过选择梯形电阻器电路中的多个电阻器抽头中任何一个来控制电压加法器电路的衰减。电音量电路由梯形电阻器电路、解码器电路和运算放大器OP1构成。运算放大器OP2被构造为电音量电路的前一级电路(缓冲器电路)。而且，电流提供部51被应用到电压加法器电路50，输入信号被输入到运算放大器OP2的正相输入端IN+，并且输入到运算放大器OP1的正相输入端IN+的输入信号是接地的或者被固定到基准电压。
尽管已就特定优选实施例说明和描述了本发明，但是显而易见的是，对于本领域的技术人员来说，基于本发明的教导，可以作出各种改变和修改。显然，这类变化和修改处于由所附权利要求限定的本发明的精神、范围和意图之内。
本申请基于2009年12月16日提交的No.2009-285063日本专利申请，通过引用，将其内容合并于此。

Claims (4)

1.一种电压加法器电路，包括：
具有第一运算放大器的放大器电路，第一电压被输入到所述第一运算放大器中；
向所述放大器电路提供输出电流的电路，其中第二电压被输入到所述电路中；以及
电流提供部，所述电流提供部检测所述电路的输出电流，并提供大小等于所述电路的输出电流的输出电流，从而避免所述电路的输出电流输入到所述第一运算放大器的输出端或通过所述第一运算放大器的输出端从所述第一运算放大器输出。
2.如权利要求1所述的电压加法器电路，其中，所述电路包括第二运算放大器；
其中，所述第一电压被施加到所述第一运算放大器的正相输入端；
其中，所述第二电压被施加到所述第二运算放大器的正相输入端；
其中，第一电阻器和第二电阻器被串联连接，并***在所述第一运算放大器和所述第二运算放大器的输出端之间；
其中，所述第一运算放大器的反相输入端连接到所述第一电阻器和所述第二电阻器之间的公共节点；
其中，所述第二运算放大器的输出端连接到所述第二运算放大器的反相输入端；并且
其中，从所述第一运算放大器的输出端输出作为所述第一电压和所述第二电压的加权加法的结果的电压。
3.如权利要求1所述的电压加法器电路，其中，所述电流提供部包括具有栅极、源极和漏极的第一晶体管；
其中，所述第一晶体管的栅极连接到设在所述电路的输出级上的第二晶体管的栅极；
其中，所述第一晶体管的源极连接到电源；并且
其中，所述第一晶体管的漏极提供在大小上等于所述电路的所述第二晶体管的输出电流的电流。
4.一种D/A转换电路，包括：
如权利要求2所述的电压加法器电路；以及
D/A转换器，所述D/A转换器执行对输入数据的高n位的D/A转换以及对所述输入数据的低n位的一的补码的D/A转换，以将所述D/A转换的结果分别作为所述第一电压和所述第二电压提供给所述第一运算放大器和所述第二运算放大器的正相输入端，
其中，所述第一电阻器与所述第二电阻器的电阻比值是1比(2n-1)。
CN201010598127.XA 2009-12-16 2010-12-16 电压加法器电路和d/a转换电路 Expired - Fee Related CN102104386B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-285063 2009-12-16
JP2009285063A JP5440143B2 (ja) 2009-12-16 2009-12-16 電圧加算回路およびｄ／ａ変換回路

Publications (2)

Publication Number Publication Date
CN102104386A true CN102104386A (zh) 2011-06-22
CN102104386B CN102104386B (zh) 2015-07-22

Family

ID=44142319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010598127.XA Expired - Fee Related CN102104386B (zh) 2009-12-16 2010-12-16 电压加法器电路和d/a转换电路

Country Status (3)

Country Link
US (1) US8232832B2 (zh)
JP (1) JP5440143B2 (zh)
CN (1) CN102104386B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788397A (zh) * 2017-02-16 2017-05-31 苏州英诺迅科技股份有限公司 一种信号加减电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020065694A1 (ja) * 2018-09-25 2020-04-02 サンケン電気株式会社 アナログデジタル変換器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061326B2 (en) * 2003-06-04 2006-06-13 Alps Electric Co., Ltd. Transmission circuit capable of efficiently operating a power amplifier
JP2006166076A (ja) * 2004-12-08 2006-06-22 Fuji Electric Holdings Co Ltd 演算増幅回路および積分器
CN101359898A (zh) * 2007-07-31 2009-02-04 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296857A (en) * 1992-02-28 1994-03-22 Sgs-Thomson Microelectronics, Inc. Digital to analog converter with precise linear output for both positive and negative digital input values
JP2001156640A (ja) * 1999-11-30 2001-06-08 Yamaha Corp ディジタル／アナログ変換器
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
US6348818B1 (en) * 2000-08-14 2002-02-19 Ledi-Lite Ltd. Voltage-adder LED driver
EP1258983B1 (en) * 2001-05-18 2010-09-08 Alcatel Lucent Offset control of an operational amplifier
JP2003258571A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 非反転アンプオフセット補正回路
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP4811157B2 (ja) * 2006-07-07 2011-11-09 ヤマハ株式会社 増幅器
US7859894B2 (en) * 2006-09-20 2010-12-28 Qimonda Ag Energy adjusted write pulses in phase-change memory cells
JP4959485B2 (ja) * 2007-09-19 2012-06-20 ルネサスエレクトロニクス株式会社 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061326B2 (en) * 2003-06-04 2006-06-13 Alps Electric Co., Ltd. Transmission circuit capable of efficiently operating a power amplifier
JP2006166076A (ja) * 2004-12-08 2006-06-22 Fuji Electric Holdings Co Ltd 演算増幅回路および積分器
CN101359898A (zh) * 2007-07-31 2009-02-04 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788397A (zh) * 2017-02-16 2017-05-31 苏州英诺迅科技股份有限公司 一种信号加减电路
CN106788397B (zh) * 2017-02-16 2023-09-19 苏州英诺迅科技股份有限公司 一种信号加减电路

Also Published As

Publication number Publication date
US20110140941A1 (en) 2011-06-16
JP5440143B2 (ja) 2014-03-12
CN102104386B (zh) 2015-07-22
JP2011130067A (ja) 2011-06-30
US8232832B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
CN101867373B (zh) 模拟到数字转换器
CN108958345B (zh) 差分参考电压缓冲器
CN104808734A (zh) 一种宽耐压范围的自适应低压差线性稳压器及其芯片
CN106209098B (zh) 一种数模转换器
JP5715531B2 (ja) シングル差動変換回路
JP2012015927A (ja) 差動増幅回路およびシリーズレギュレータ
CN102158070A (zh) 具有增强的电源供应抑制的电子电路
CN109388173B (zh) 电流补偿电路
JP2017533666A (ja) 超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路
CN107425845B (zh) 一种叠加运算电路及浮动电压数模转换电路
JP5596200B2 (ja) 可変電源の温度補償電源電圧の出力回路及びその方法
CN115016594A (zh) 低压差线性稳压器
TW201621509A (zh) 能隙參考電路
JP6700550B2 (ja) レギュレータ
CN102104386B (zh) 电压加法器电路和d/a转换电路
JP2013089038A (ja) 基準電圧回路
CN202713239U (zh) 电容放大电路
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
CN103166582B (zh) 改进型电容放大电路
US20190131996A1 (en) Digital-to-analog converters having a resistive ladder network
CN102545907B (zh) 数模转换器
CN115729296A (zh) 一种负载开关中保持功率管导通阻抗恒定的电路
US20130257484A1 (en) Voltage-to-current converter
JP5788739B2 (ja) 電圧可変利得増幅回路
CN103296975B (zh) 多重电源域运算放大器及使用其的电压产生器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

Termination date: 20201216