CN106209098B - 一种数模转换器 - Google Patents

一种数模转换器 Download PDF

Info

Publication number
CN106209098B
CN106209098B CN201610512520.XA CN201610512520A CN106209098B CN 106209098 B CN106209098 B CN 106209098B CN 201610512520 A CN201610512520 A CN 201610512520A CN 106209098 B CN106209098 B CN 106209098B
Authority
CN
China
Prior art keywords
current
resistor
electrode
operational amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610512520.XA
Other languages
English (en)
Other versions
CN106209098A (zh
Inventor
黄勤劲
于峰崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN201610512520.XA priority Critical patent/CN106209098B/zh
Publication of CN106209098A publication Critical patent/CN106209098A/zh
Application granted granted Critical
Publication of CN106209098B publication Critical patent/CN106209098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种数模转换器，包括译码器、电流舵模块、电流源、第一运放、第一电阻；所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端；所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。本发明能够消除偏置电压对输出电压摆幅的影响，降低输出电压的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。

Description

一种数模转换器
技术领域
本发明涉及电子电路技术领域，尤其涉及一种数模转换器。
背景技术
在电池供电便携式设备中，单端电压输出的数模转换器是极其重要的模块之一。电流舵型数模转换器(Current Steering Digital toAnalog Converter)匹配精度高，响应速度高，应用广泛。采用缓冲放大器将电流转换为电压，是实现电流舵型数模转换器单端电压输出的一种主要技术。
图1为现有技术的一种单端电压输出的基于电流舵的数模转换器。电流舵模块中有若干个开关电流单元。输出运放被用来把电流转换为输出电压，提高驱动负载的能力。反馈电阻Rfb和电流控制开关连接在输出运放的负输入端。输出运放的正输入端接偏置电压Vp，Vp具有一个最小值，当Vp低于最小值时，开关电流单元不能正常工作。
由于运算放大器的虚短和虚断的关系，流经反馈电阻Rfb的电流即为流入所述电流源阵列的总电流Io，则可以计算得到输出电压等于
Vout＝Io×Rfb+Vp (1)
由于Io的值取决于数字逻辑信号，并且Io的最小值为0，则Vout的最小值为Vp。对于采用两个晶体管的共源共栅结构的开关电流单元，偏置电压Vp的最小值是两个过驱动电压。如果采用180nm工艺，则偏置电压Vp最小值通常为0.4V。也就是说，单端输出的电流舵型数模转换器的最小输出电压是0.4V。低压低功耗应用会采用1.2V甚至更低电源电压，上述0.4V的最小输出电压占1.2V电源电压的三分之一，使得单端输出的电流舵型数模转换器无法应用到在低压低功耗的产品中。
发明内容
本发明实施例提出一种数模转换器，能够消除偏置电压对输出电压摆幅的影响，降低输出电压的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。
本发明实施例的数模转换器包括译码器、电流舵模块、电流源、第一运放、第一电阻；
所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；
所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端，用于将输入的数字逻辑信号转换为控制信号，控制相应的开关电流单元导通或截止；
所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。
作为更优选地，所述电流源为电压控制型电流源。
在一种实施方式中，所述电流源包括第二运放、第一NMOS管、第一PMOS管、第二PMOS管以及第二电阻；
所述第二运放的正相输入端与控制电压连接；所述第二运放的输出端与所述第一NMOS管的栅极连接；所述第二运放的负相输入端与所述第一NMOS管的源极连接，并通过所述第二电阻接地；
所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，并与所述第一PMOS管的栅极、所述第二PMOS管的栅极连接；所述第一PMOS管的源极与所述第二PMOS管的源极连接到电源电压；第二PMOS管的漏极与所述电流源的电流输出端连接。
作为更优选地，所述电流源还包括第三PMOS管、第三电阻以及第四电阻；
所述第二PMOS管的漏极与所述电流源的电流输出端连接，具体为：
所述第二PMOS管的漏极与所述第三PMOS管的源极连接；所述第三PMOS管的漏极与所述电流源的电流输出端连接；所述第三PMOS管的栅极通过所述第三电阻与所述电源电压连接；所述第三PMOS管的栅极通过所述第四电阻接地。
作为更优选地，所述偏置电压等于所述控制电压。
在另一种实施方式中，所述电流源包括第二运放、第一PMOS管、第一NMOS管、第二NMOS管以及第二电阻；
所述第二运放的正相输入端与控制电压连接；所述第二运放的输出端与所述第一PMOS管的栅极连接；所述第二运放的负相输入端与所述第一PMOS管的源极连接，并通过所述第二电阻与电源电压连接；
所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，并与所述第一NMOS管的栅极、所述第二NMOS管的栅极连接；所述第一NMOS管的源极与所述第二NMOS管的源极接地；第二NMOS管的漏极与所述电流源的电流输出端连接。
作为更优选地，所述电流源还包括第三NMOS管、第三电阻以及第四电阻；
所述第二NMOS管的漏极与所述电流源的电流输出端连接，具体为：
所述第二NMOS管的漏极与所述第三NMOS管的源极连接；所述第三NMOS管的漏极与所述电流源的电流输出端连接；所述第三NMOS管的栅极通过所述第三电阻与所述电源电压连接；所述第三NMOS管的栅极通过所述第四电阻接地。
作为更优选地，所述偏置电压等于所述控制电压。
作为更优选地，所述开关电流单元包括子电流源以及开关；所述子电流源通过所述开关连接到所述总电流节点；所述开关的控制端连接到所述译码器相对应的一个信号输出端。
作为更优选地，所述开关为第一晶体管；所述第一晶体管的第一连接极与所述总电流节点连接，所述第一晶体管的第二连接极与所述子电流源的输出端连接；所述第一晶体管的控制极与所述译码器相对应的一个信号输出端连接。
作为更优选地，所述开关电流单元还包括限流电阻以及第二晶体管；所述第二晶体管的第一连接极通过限流电阻接地或接电源；所述第二晶体管的第二连接极与所述子电流源的输出端连接；所述第二晶体管的控制极与所述第一晶体管的控制极的反相信号连接。
作为更优选地，所述数字逻辑信号为N位，所述电流舵模块包括2N-1个所述开关电流单元，且每个所述开关电流单元的导通电流均为Iu；
则流经所述总电流节点的电流Io＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)
其中，bN-1,bN-2...b1,b0为所述数字逻辑信号的N个具体值。
作为更优选地，所述数模转换器还包括输入寄存器；所述输入寄存器与所述译码器的输入端连接，用于对待输入到所述译码器的数字逻辑信号进行锁存相比于现有技术，本发明实施例的有益效果在于：本发明提供了一种数模转换器，包括译码器、电流舵模块、电流源、第一运放、第一电阻；所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端，用于将输入的数字逻辑信号转换为控制信号，控制相应的开关电流单元导通或截止；所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。本发明采用一种电流源来产生一个偏置电流Ib，这个偏置电流注入到输出运放的负输入端，流过第一电阻R1产生压降Ib×R1，这个压降Ib×R1和偏置电压Vp的差值是数模转换器输出电压的最小值。当它们大小匹配时，数模转换器的输出电压最小值能到电源地，从而可以实现轨到轨输出电压。本发明能够消除偏置电压对输出电压摆幅的影响，降低输出电压的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。
附图说明
图1为现有技术的一种单端电压输出的基于电流舵的数模转换器；
图2是本发明实施例提供的一种数模转换器的结构框图；
图3是本发明实施例中的电流源3的一种实施方式的电路图；
图4是本发明实施例中的电流源3的另一种实施方式的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，其是本发明实施例提供的一种数模转换器的结构框图。
所述数模转换器包括译码器1、电流舵模块2、电流源3、第一运放A1、第一电阻R1；
所述电流舵模块2具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块2的总电流节点；
所述译码器1具有与所述若干个开关电流单元一一对应连接的若干个信号输出端，用于将输入的数字逻辑信号转换为控制信号，控制相应的开关电流单元导通或截止；
所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。
由于所述第一运放A1“虚短”，可以得到流经所述总电流节点的电流Io等于所述电流源3的输出电流Ib与流经所述第一电阻R1的反馈电流Ic之和，则所述数模转换器的输出电压
Vout＝(Io-Ib)×R1+Vp＝Io×R1+Vp-Ib×R1 (2)
与现有技术的方案相比，本发明实施例引入了与总电流节点相连的电流源3，在计算数模转换器的输出电压Vout时，式(2)比式(1)增加了“-Ib×R1”这一项，从而能够消除偏置电压Vp对输出电压Vout摆幅的影响，减小了Vout的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。
作为更优选地，当Vp-Ib×R1＝0时，Vout的最小值为0，可以实现轨到轨的目标。
作为更优选地，数模转换器还包括输入寄存器4；所述输入寄存器4与所述译码器1的输入端连接，用于对待输入到所述译码器1的数字逻辑信号进行锁存。
具体地，所述开关电流单元包括子电流源以及开关；所述子电流源通过所述开关连接到所述总电流节点；所述开关的控制端连接到所述译码器1相对应的一个信号输出端。
在本实施例中，所述开关为第一晶体管；所述第一晶体管的第一连接极与所述总电流节点连接，所述第一晶体管的第二连接极与所述子电流源的输出端连接；所述第一晶体管的控制极与所述译码器1相对应的一个信号输出端连接。
作为更优选地，所述开关电流单元还包括限流电阻以及第二晶体管；所述第二晶体管的第一连接极通过限流电阻接地或接电源；所述第二晶体管的第二连接极与所述子电流源的输出端连接；所述第二晶体管的控制极与所述第一晶体管的控制极的反相信号连接。由于第一晶体管和所述第二晶体管互补，因此两者必然有且只有一个是导通的，使得所述子电流源可以一直保持导通的状态，减少了所述子电流源因为开关而产生的响应时间，提高了整个数模转换器的响应速度。
在本实施例中，所述数字逻辑信号为N位，所述电流舵模块2包括2N-1个所述开关电流单元，且每个所述开关电流单元的导通电流均为Iu；则流经所述总电流节点的电流
Io＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0) (3)
其中，bN-1,bN-2...b1,b0为所述数字逻辑信号的N个具体值，由所述数字逻辑信号来决定多少个电流支路是导通的。
结合式(2)和式(3)可以得到数模转换器的输出电压
Vout＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)×R1+Vp-Ib×R1 (4)
例如，取N＝3，则所述电流舵模块2中有7个开关电流单元；输入到译码器1的3位数字逻辑信号从高位到低位分别为(1，0，1)，则需要控制5个开关电流单元导通。译码器1接收到(1，0，1)的数字逻辑信号后，生成用于使5个开关电流单元导通的控制信号(0，0，1，1，1，1，1)；其中，控制信号中的每一位对应于所述电流舵模块2的一个开关，当控制信号为0时，对应的开关关断使得相应的开关电流单元截止，当控制信号为1时，对应的开关闭合使得相应的开关电流导通。需要说明的是控制信号中的“1”出现的位置可以是随机的，也可以是优先从低位分配，只要满足有5个“1”使得5个开关电流单元导通的方案都属于本发明的保护范围内。
本发明的电流舵模块2不限于上述的结构，还可以是包括N个所述开关电流单元，并且第1个开关电流单元的导通电流为Iu，第i+1个开关电流单元的导通电流为第i个开关电流单元的导通电流的两倍，则流经所述总电流节点的电流Io＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)
其中，bN-1,bN-2...b1,b0为所述数字逻辑信号的N个具体值，由所述数字逻辑信号来决定哪些电流支路是导通的。
作为更优选地，所述电流源3为电压控制型电流源。
如图3所示，其是本发明实施例中的电流源3的一种实施方式的电路图。
在所述一种实施方式中，所述电流源3包括第二运放A2、第一NMOS管Mn1、第一PMOS管Mp1、第二PMOS管Mp2以及第二电阻R2；
所述第二运放A2的正相输入端与控制电压Vc连接；所述第二运放A2的输出端与所述第一NMOS管Mn1的栅极连接；所述第二运放A2的负相输入端与所述第一NMOS管Mn1的源极连接，并通过所述第二电阻R2接地；
所述第一NMOS管Mn1的漏极与所述第一PMOS管Mp1的漏极连接，并与所述第一PMOS管Mp1的栅极、所述第二PMOS管Mp2的栅极连接；所述第一PMOS管Mp1的源极与所述第二PMOS管Mp2的源极连接到电源电压Vdd；第二PMOS管Mp2的漏极与所述电流源3的电流输出端连接。
其中，所述第二运放A2、所述第一NMOS管Mn1以及所述第二电阻R2用于产生电流Ib0，Ib0＝Vc/R2。所述第一PMOS管Mp1与所述第二PMOS管Mp2用于产生Ib0的镜像电流，即所述电流源3的输出电流Ib，Ib＝Ib0＝Vc/R2。
则结合式(4)可以得到数模转换器的输出电压
Vout＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)×R1+Vp-Vc×R1/R2 (5)
作为更优选地，所述电流源3还包括第三PMOS管Mp3、第三电阻R3以及第四电阻R4；
所述第二PMOS管Mp2的漏极与所述电流源3的电流输出端连接，具体为：
所述第二PMOS管Mp2的漏极与所述第三PMOS管Mp3的源极连接；所述第三PMOS管Mp3的漏极与所述电流源3的电流输出端连接；所述第三PMOS管Mp3的栅极通过所述第三电阻R3与所述电源电压Vdd连接；所述第三PMOS管Mp3的栅极通过所述第四电阻R4接地。
由于存在短沟道调制效应，如果没有第三PMOS管PMp3，第一运放A1的负相输入端的电压波动会直接影响第二PMOS管Mp2的源漏电压从而影响Ib，Ib的偏差会导致数模转换器输出电压错误；存在第三PMOS管Mp3部分时，由于第三PMOS管Mp3是共源共栅连接方式，第二PMOS管Mp2的源漏电压主要由Mp3和R3、R4决定，所以Mp3能隔离第一运放A1的负相输入端的电压波动对Mp2的影响，从而使输出电流Ib更稳定。
作为更优选地，所述控制电压Vc等于所述偏置电压Vp。例如，可以将第一运放A1的正相输入端与第二运放A2的正相输入端同时连接到同一电压源。当所述偏置电压Vp等于所述第一直流电压时，式(5)可以变形得到
Vout＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)×R1+Vp(1-R1/R2) (6)
此时通过调节R1和R2的比值即可调节Vout的最小值，并且当R1等于R2时，Vout的最小值等于0，达到最大的摆幅，实现轨到轨的目的。通过设计第一电阻R1与第二电阻R2的匹配比值来决定数模转换器输出电压的最小值大小，使得输出电压的最小值对电源电压Vdd、工艺和温度的变化显得更稳健。
需要说明的是，采用本实施方式的电流源3时，所述电流舵模块2应当为输入Io的状态。
如图4所示，其是本发明实施例中的电流源3的另一种实施方式的电路图。
在所述另一种实施方式中，所述电流源3包括第二运放A2、第一PMOS管Mp1、第一NMOS管Mn1、第二NMOS管Mn2以及第二电阻R2；
所述第二运放A2的正相输入端与控制电压Vc连接；所述第二运放A2的输出端与所述第一PMOS管Mp1的栅极连接；所述第二运放A2的负相输入端与所述第一PMOS管Mp1的源极连接，并通过所述第二电阻R2与电源电压Vdd连接；
所述第一PMOS管Mp1的漏极与所述第一NMOS管Mn1的漏极连接，并与所述第一NMOS管Mn1的栅极、所述第二NMOS管Mn2的栅极连接；所述第一NMOS管Mn1的源极与所述第二NMOS管Mn2的源极接地；第二NMOS管Mn2的漏极与所述电流源3的电流输出端连接。
作为更优选地，所述电流源3还包括第三NMOS管Mn3、第三电阻R3以及第四电阻R4；
所述第二NMOS管Mn2的漏极与所述电流源3的电流输出端连接，具体为：
所述第二NMOS管Mn2的漏极与所述第三NMOS管Mn3的源极连接；所述第三NMOS管Mn3的漏极与所述电流源3的电流输出端连接；所述第三NMOS管Mn3的栅极通过所述第三电阻R3与所述电源电压Vdd连接；所述第三NMOS管Mn3的栅极通过所述第三电阻R3接地。
作为更优选地，所述控制电压Vc等于所述偏置电压Vp。
需要说明的是，采用本实施方式的电流源3时，所述电流舵模块2应当为输出Io的状态。
需要说明的是，图4所示的电流源3的实施方式与图3所示的电流源3的实施方式的区别仅在于所采用的MOS管的类型不同以及相应的电路连接不同，两者实施的原理以及有益效果是基本相同的，因而不再赘述。
相比于现有技术，本发明实施例的有益效果在于：本发明提供了一种数模转换器，包括译码器、电流舵模块、电流源、第一运放、第一电阻；所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端，用于将输入的数字逻辑信号转换为控制信号，控制相应的开关电流单元导通或截止；所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点。本发明采用一种电流源来产生一个偏置电流Ib，这个偏置电流注入到输出运放的负输入端，流过第一电阻R1产生压降Ib×R1，这个压降Ib×R1和偏置电压Vp的差值是数模转换器输出电压的最小值。当它们大小匹配时，数模转换器的输出电压最小值能到电源地，从而可以实现轨到轨输出电压。本发明能够消除偏置电压对输出电压摆幅的影响，降低输出电压的最小值，使得单端输出的电流舵型数模转换器能够应用在低压低功耗的产品中。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种数模转换器，其特征在于，包括译码器、电流舵模块、电流源、第一运放、第一电阻；
所述电流舵模块具有若干个开关电流单元，每个开关电流单元的输出端连接到所述电流舵模块的总电流节点；
所述译码器具有与所述若干个开关电流单元一一对应连接的若干个信号输出端，用于将输入的数字逻辑信号转换为控制信号，控制相应的开关电流单元导通或截止；
所述第一运放的正相输入端与偏置电压连接；所述第一运放的输出端为数模转换器的电压输出端，并通过所述第一电阻连接到所述第一运放的负相输入端；所述电流源的电流输出端以及所述第一运放的负相输入端连接到所述总电流节点，所述电流源为电压控制型电流源，所述电流源包括第二运放、第一NMOS管、第一PMOS管、第二PMOS管以及第二电阻；所述第二运放的正相输入端与控制电压连接；所述第二运放的输出端与所述第一NMOS管的栅极连接；所述第二运放的负相输入端与所述第一NMOS管的源极连接，并通过所述第二电阻接地；所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，并与所述第一PMOS管的栅极、所述第二PMOS管的栅极连接；所述第一PMOS管的源极与所述第二PMOS管的源极连接到电源电压；第二PMOS管的漏极与所述电流源的电流输出端连接，所述第二运放、所述第一NMOS管以及所述第二电阻用于产生第一电流，所述第一PMOS管和所述第二PMOS管用于产生第二电流，所述第二电流和所述第一电流的大小保持一致，且所述第二电流和所述第一电流的大小为Vc/R2，其中，Vc为控制电压的大小，R2为第二电阻的阻值大小；所述偏置电压等于所述控制电压，所述第一运放的正相输入端与所述第二运放的正相输入端同时连接到同一电压源，当R1＝R2时，所述数模转换器的输出电压具有最小值，所述最小值等于0，以实现轨到轨的目的，其中，R1为第一电阻的阻值大小。
2.如权利要求1所述的数模转换器，其特征在于，所述电流源还包括第三PMOS管、第三电阻以及第四电阻；
所述第二PMOS管的漏极与所述电流源的电流输出端连接，具体为：
所述第二PMOS管的漏极与所述第三PMOS管的源极连接；所述第三PMOS管的漏极与所述电流源的电流输出端连接；所述第三PMOS管的栅极通过所述第三电阻与所述电源电压连接；所述第三PMOS管的栅极通过所述第四电阻接地。
3.如权利要求1所述的数模转换器，其特征在于，所述电流源包括第二运放、第一PMOS管、第一NMOS管、第二NMOS管以及第二电阻；
所述第二运放的正相输入端与控制电压连接；所述第二运放的输出端与所述第一PMOS管的栅极连接；所述第二运放的负相输入端与所述第一PMOS管的源极连接，并通过所述第二电阻与电源电压连接；
所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，并与所述第一NMOS管的栅极、所述第二NMOS管的栅极连接；所述第一NMOS管的源极与所述第二NMOS管的源极接地；第二NMOS管的漏极与所述电流源的电流输出端连接。
4.如权利要求3所述的数模转换器，其特征在于，所述电流源还包括第三NMOS管、第三电阻以及第四电阻；
所述第二NMOS管的漏极与所述电流源的电流输出端连接，具体为：
所述第二NMOS管的漏极与所述第三NMOS管的源极连接；所述第三NMOS管的漏极与所述电流源的电流输出端连接；所述第三NMOS管的栅极通过所述第三电阻与所述电源电压连接；所述第三NMOS管的栅极通过所述第四电阻接地。
5.如权利要求3或4所述的数模转换器，其特征在于，所述偏置电压等于所述控制电压。
6.如权利要求1所述的数模转换器，所述开关电流单元包括子电流源以及开关；所述子电流源通过所述开关连接到所述总电流节点；所述开关的控制端连接到所述译码器相对应的一个信号输出端。
7.如权利要求6所述的数模转换器，所述开关为第一晶体管；所述第一晶体管的第一连接极与所述总电流节点连接，所述第一晶体管的第二连接极与所述子电流源的输出端连接；所述第一晶体管的控制极与所述译码器相对应的一个信号输出端连接。
8.如权利要求7所述的数模转换器，所述开关电流单元还包括限流电阻以及第二晶体管；所述第二晶体管的第一连接极通过限流电阻接地或接电源电压；所述第二晶体管的第二连接极与所述子电流源的输出端连接；所述第二晶体管的控制极与所述第一晶体管的控制极的反相信号连接。
9.如权利要求1或6所述的数模转换器，其特征在于，所述数字逻辑信号为N位，所述电流舵模块包括2N-1个所述开关电流单元，且每个所述开关电流单元的导通电流均为Iu；
则流经所述总电流节点的电流Io＝Iu×(2N-1×bN-1+2N-2×bN-2+...+2×b1+b0)
其中，bN-1,bN-2...b1,b0为所述数字逻辑信号的N个具体值。
10.如权利要求1所述的数模转换器，所述数模转换器还包括输入寄存器；所述输入寄存器与所述译码器的输入端连接，用于对待输入到所述译码器的数字逻辑信号进行锁存。
CN201610512520.XA 2016-06-30 2016-06-30 一种数模转换器 Active CN106209098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610512520.XA CN106209098B (zh) 2016-06-30 2016-06-30 一种数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610512520.XA CN106209098B (zh) 2016-06-30 2016-06-30 一种数模转换器

Publications (2)

Publication Number Publication Date
CN106209098A CN106209098A (zh) 2016-12-07
CN106209098B true CN106209098B (zh) 2019-12-20

Family

ID=57463240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512520.XA Active CN106209098B (zh) 2016-06-30 2016-06-30 一种数模转换器

Country Status (1)

Country Link
CN (1) CN106209098B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108418586B (zh) * 2017-02-10 2021-09-14 中芯国际集成电路制造(上海)有限公司 单端输出的电流舵数模转换电路
CN107104673A (zh) * 2017-04-01 2017-08-29 唯捷创芯(天津)电子技术股份有限公司 一种低增益误差电流舵型数模转换器、芯片及通信终端
CN108696278B (zh) * 2017-04-12 2020-10-27 华为技术有限公司 一种数模转换器
CN109309498B (zh) * 2018-11-08 2022-05-20 东南大学 一种基于温度计码的电流舵型数模转换器
CN112787671B (zh) * 2019-10-23 2024-02-06 华润微集成电路(无锡)有限公司 一种电流舵dac电路
CN112039526B (zh) * 2020-08-19 2022-07-12 北京无线电测量研究所 一种应用于数模转换器的数控开关驱动电路
CN114337664B (zh) * 2022-03-09 2022-06-03 华南理工大学 一种可校准多档位的电流舵数模转换器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400220B1 (en) * 2000-11-20 2002-06-04 Macronix International Co., Ltd. Autotracking feedback circuit and high speed A/D converter using same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101237238B (zh) * 2007-12-29 2011-05-18 湖南大学 基于开关电流技术的cmos电流舵da转换器
US8723712B1 (en) * 2013-01-16 2014-05-13 Freescale Semiconductor, Inc. Digital to analog converter with current steering source for reduced glitch energy error
CN104811181B (zh) * 2015-04-29 2017-09-15 南京磐能电力科技股份有限公司 一种带有输入偏置和有源滤波的电流电压转换电路及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400220B1 (en) * 2000-11-20 2002-06-04 Macronix International Co., Ltd. Autotracking feedback circuit and high speed A/D converter using same

Also Published As

Publication number Publication date
CN106209098A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106209098B (zh) 一种数模转换器
CN101060320B (zh) 一种具有史密特触发迟滞特性的比较器电路及其方法
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
US8749275B2 (en) Differential circuit
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
US7038502B2 (en) LVDS driver circuit and driver circuit
US9628076B2 (en) Transmission circuit and semiconductor integrated circuit
CN108664077B (zh) 电流传送器电路、对应的设备、装置和方法
US7541844B2 (en) Current weighted voltage interpolation buffer
US7321326B2 (en) Current source cell and D/A converter using the same
CN102354241A (zh) 电压/电流转换电路
Megha et al. Implementation of low power flash ADC by reducing comparators
JP2000040965A (ja) Ｄａ変換器
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US7336780B2 (en) Differential signaling transmission circuit
CN113141164B (zh) 声频驱动电路及其方法
CN101483425B (zh) 低功率差动信号传输装置
CN110119179B (zh) 应用于多高压源的浮动高压选择电路
US10326418B2 (en) Large input swing circuit, corresponding device and method
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
CN112039526B (zh) 一种应用于数模转换器的数控开关驱动电路
CN113556103B (zh) 具迟滞功能的比较电路与比较模块
CN210518233U (zh) 一种恒定跨导的轨至轨输入级电路
KR20180071702A (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant