CN114937557A - 电容阵列模组 - Google Patents
电容阵列模组 Download PDFInfo
- Publication number
- CN114937557A CN114937557A CN202210582226.1A CN202210582226A CN114937557A CN 114937557 A CN114937557 A CN 114937557A CN 202210582226 A CN202210582226 A CN 202210582226A CN 114937557 A CN114937557 A CN 114937557A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- unit
- module
- array
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 298
- 239000000463 material Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 7
- 229910021645 metal ion Inorganic materials 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000004590 computer program Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开一种电容阵列模组,涉及集成电路技术领域。本申请的模组包括:第一区域及第二区域;其中,所述第一区域用于设置电容阵列;所述第一区域位于所述电容阵列模组的中心部分;所述第二区域位于所述电容阵列模组内的边缘部分,且位于所述第一区域四周。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种电容阵列模组。
背景技术
随着集成电路技术的逐步发展,电子设备中数模转换器、基带滤波器等电子器件的使用也逐步增多。在使用这些电子器件的过程中,往往需要使用电容阵列参与门电路的开关控制过程。因此,电容阵列的优劣将直接影响到这些电子器件的稳定性,从而影响整个电子设备的使用。
目前,现有的电容阵列在设计的过程中,一般是按照不同的电容容值需求,将每个部分的电容子阵列按照比例进行设置,再由工厂按照版图设计进行生产,从而得到所需的电容阵列。然而,在实际应用中,由于工厂生产过程中的工艺特点,电容阵列中每个基础电容之间多多少少都存在误差,这就使得得到的电容阵列会因其内部中每个基础电容的误差,使子阵列之间的比例失配,从而影响整个电容阵列模组的功能的正常运作。
发明内容
本申请实施例提供一种电容阵列模组,主要目的在于实现一种能够解决因基础电容受工艺生产时的误差导致的整个电容阵列模组的功能受到影响的问题。
为解决上述技术问题,本申请实施例提供如下技术方案:
本申请提供了一种电容阵列模组,所述模组包括:
第一区域及第二区域;
其中,所述第一区域用于设置电容阵列;所述第一区域位于所述电容阵列模组的中心部分;
所述第二区域位于所述电容阵列模组内的边缘部分,且位于所述第一区域四周。
可选的,所述电容阵列为差分双通道电容阵列;
所述差分双通道电容阵列包括:第一电容阵列和第二电容阵列;
其中,所述第一电容阵列、第二电容阵列均包括多个电容单元,所述多个电容单元中每两个电容单元具有等比例容值、且所述多个电容单元的排布方式呈镜像相同。
可选的,所述第一电容阵列中包括:第一电容单元,第二电容单元、第三电容单元、第四电容单元以及第五电容单元;
其中,所述第一电容单元,所述第二电容单元、所述第三电容单元、所述第四电容单元以及所述第五电容单元的电容值依次倍增。
可选的,所述第一电容阵列中的每个所述电容单元均由电容模块构成;
其中,所述第一电容单元包括一个电容模块;
所述第二电容单元包括两个电容模块,所述两个电容模块呈一列排布;
所述第三电容单元包括四个电容模块,所述四个电容模块呈一列排布;
所述第四电容单元包括八个电容模块,所述八个电容模块呈一列排布;
所述第五电容单元包括十六个电容模块,所述十六个电容模块分为两列排布,每列设置八个所述电容模块。
可选的,所述第一电容单元、第二电容单元及第三电容单元设置于所述第一电容阵列的第一列;
所述第四电容单元设置于所述第一电容阵列的第二列;
所述第五电容单元设置于所述第二电容阵列的第三列;
其中,所述第一列、所述第二列及所述第三列从所述电容阵列模组的中心到边缘依次排列。
可选的,所述第二电容单元设置于所述第一电容单元及所述第三电容单元之间。
可选的,所述第一电容阵列还包括:第六电容单元;
其中,所述第六电容单元包括八个电容模块;所述八个所述电容模块呈一列排布;所述第六电容单元设置于所述第五电容单元的外侧,所述外侧为相对于所述第五电容单元靠近所述电容阵列模组边缘的一侧。
可选的,所述电容模块在俯视条件下为正方形。
可选的,所述电容阵列模组设置于N阱材料;
所述第二区域中设置有多个虚设电容,所述虚设电容按照相同间距排布,以包围所述第一区域,所述虚设电容的连接端连接于N阱衬底保护环,所述N阱衬底保护环用于连接高电平。
可选的,所述电容模块设置有基于金属离子叠加形成的金属连接端;所述金属连接端设置有通孔。
借由上述技术方案,本申请提供的技术方案至少具有下列优点:
本申请提供一种电容阵列模组,在本申请中,该模组包括第一区域及第二区域;其中,所述第一区域用于设置电容阵列;所述第一区域位于所述电容阵列模组的中心部分;所述第二区域位于所述电容阵列模组内的边缘部分,且位于所述第一区域四周。在本申请中,由于现有的电容阵列生产工艺生产时越趋向边缘部分,其生产的基础电容的劣化程度越高,因此本申请的电容阵列模组,通过在中心部分的第一区域设置电容阵列,而并非是在周围的第二区域设置,这就可以使得后续生产过程中受到生产工艺影响的程度降低,避免***部分布设电容阵列时基础电容的劣化从而导致电容阵列的容值比例间失配的问题,继而避免了因设计缺陷导致生产的电容阵列模组的正常功能受到影响的问题,提高了电容阵列模组的精确性。
上述说明仅是本申请技术方案的概述,为了能够更清楚了解本申请的技术手段,而可依照说明书的内容予以实施,并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
通过参考附图阅读下文的详细描述,本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本申请的若干实施方式,相同或对应的标号表示相同或对应的部分,其中:
图1示出了本申请实施例提供的一种电容阵列模组的组成框图;
图2示出了本申请实施例提供的另一种电容阵列模组的组成框图;
图3示出了本申请实施例提供的又一种电容阵列模组的组成框图;
图4示出了本申请实施例提供的再一种电容阵列模组的组成框图;
图5示出了本申请实施例提供的又一种电容阵列模组的组成框图;
图6示出了本申请实施例提供的另一种电容阵列模组的组成框图。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
本申请实施例提供了电容阵列模组,如图1所示,该模组包括:
第一区域11及第二区域12;
其中,第一区域11可以用于设置电容阵列;第一区域11设置于电容阵列模组的中心部分;
第二区域12位于所述电容阵列模组内的边缘部分,位于第一区域11四周。
由于在实际应用中,生产工厂在基于版图设计进行电容阵列模组的生产过程是基于刻蚀工艺进行的,也就是在半导体材料加工电容阵列模组,因此基于加工工艺的特点,中心部分的生产的电容相对于边缘区域的电容的刻蚀效果更好,也就是说边缘区域的电容会因为劣化导致不同电容的容值可能相同,即容值出现偏差,而电容阵列的特点就是将多个电容按照区域进行划分,形成不同的电容子阵列,这样在边缘区域的电容子阵列就会因其所在区域的基础电容的容值偏差影响各个电容子阵列之间的容值比例,继而影响整个电容阵列模组的准确性。
有鉴于此,在本实施例中,由于边缘区域,也就是第二区域并不设置电容阵列,而仅仅是将中间的第一区域设置电容阵列,这就使得在当前的生产工艺在刻蚀的过程中,即便周围区域会产生较大的容值偏差,但因该部分区域并不设置电容阵列,因此不会对电容阵列模组造成影响,而中心所在的第一区域中的电容阵列受工艺特点产生偏差的可能性较小,从而使后续生产出的电容阵列模组整体上不会因生产工艺问题使整体的精度受到影响,从而提高了电容阵列模组的精确性。
需要说明的是,在本实施例中图1所示的第一区域和第二区域的范围仅是示意性的,实际应用过程中第一区域和第二区域的大小可以根据实际应用情况而设定,例如,第一区域的范围可以大于第二区域。
在一个实施例中,如图2所示,其中,在本实施例中电容阵列具体为差分双通道电容阵列;
本实施例的差分双通道电容阵列可以包括:第一电容阵列21和第二电容阵列22;
其中,该第一电容阵列21、第二电容阵列22均由多个电容单元组合,其中,这些电容单元彼此之间具有等比例容值;另外,第一电容阵列21与第二电容阵列22中的多个电容单元的排布方式呈镜像相同。
由于第一电容阵列21和第二电容阵列22均由等比例容值的多个电容单元按照镜像方式排布,也就是说在第一区域中的两个电容阵列在基于生产工艺影响时,影响效果趋于相同,从而避免了第一电容阵列21与第二电容阵列22因工艺导致二者受到影响不同而产生不同的容值偏差的问题,也就是使差分双通道电容阵列中两个通道具有相同的参数,整体上提高了电容阵列模组的精确性。
在一个实施例中,如图3所示,前述实施例中的第一电容阵列21中可以包括:第一电容单元211,第二电容单元212、第三电容单元213、第四电容单元214以及第五电容单元215;
其中,从第一电容单元211、第二电容单元212、第三电容单元213、第四电容单元214至第五电容单元215的电容值依次倍增。
在本实施例中,第一电容阵列中包含的五个电容单元之间的容值成倍增加,也就是说当第一电容单元为1F时,则第二电容单元的容值为2F、第三电容单元为4F、第四电容单元为8F、第五电容单元为16F。
在一个实施例中,如图3所示,第一电容阵列21中的每个电容单元均由电容模块2111构成;
其中,第一电容单元211包括一个电容模块2111;
第二电容单元212包括两个电容模块2111,这两个电容模块2111呈一列排布;
第三电容单元213包括四个电容模块2111,这四个电容模块2111呈一列排布;
第四电容单元214包括八个电容模块2111,这八个电容模块2111呈一列排布;
第五电容单元215包括十六个电容模块2111,这十六个电容模块2111分为两列排布,其中每列设置八个电容模块2111。
在本实施例中,由于这几个电容单元均由电容模块构成,且电容模块具有相同的容值,这就确保了多个电容单元能够以倍数个数的电容模块构成,也就是前述实施例中该的基础电容,由于这些电容模块是在同样生产工艺方式生成的,那么就确保每个电容模块均由相同的电容值,且均位于电容阵列模组中心所在的第一区域,这就可以确保每个电容模块之间的容值趋于相同,从而确保生成的电容单元能够具有不同比例的容值,继而形成差分双通道电容阵列。
在一个实施例中,如图3所示,第一电容单元211、第二电容单元212及第三电容单元213设置于第一电容阵列21第一列;
第四电容单元214设置于第一电容阵列21的第二列;
第五电容单元215设置于第二电容阵列22的第三列;
其中,第一列、第二列及第三列这三列是从电容阵列模组的中心到边缘方向依次排列。
由于在实际应用中,工厂生产工艺是越趋近于中心,刻蚀精度越高,也就是刻蚀效果越好,那么在本实施例中,由于第一电容、第二电容、第三电容相对的容值较小,在出现工艺误差的情况下,可能受到的影响也最大,例如100F和10F在均存在0.5F偏差的情况下,受影响的比例是不同的,也就是说容值越低越容易受到生产工艺的影响。因此,在本实施例中,将较小容值的电容单元设置于趋近中心的位置,而较大容值的电容单元,如第五电容单元设置于相对外侧的位置,有利于进一步减少生产工艺对整个电容阵列模组的影响,继而进一步提高电容阵列模组的精确性。
在一个实施例中,如图3所示,第二电容单元212设置于第一电容单元211及第三电容单元213之间。
基于前述实施例可知,第一电容单元、第二电容单元以及第三电容单元均设置于靠向中心位置的第一列,由于布设线路的需求,在本实施例中可以将第一电容单元设置于外侧,这样可以减少因将第一电容单元设置于第二电容单元与第三电容单元之间造成的布线问题,简化了布线工艺的复杂度。
在一个实施例中,如图4所示,第一电容阵列21还包括:第六电容单元216;
其中,第六电容单元包括八个电容模块2111;八个电容模块2111呈一列排布;第六电容单元216设置于第五电容单元215的外侧,本实施例中外侧可以理解为相对于第五电容单元,更为靠近所述电容阵列模组边缘的一侧。
在本实施例中第六电容单元为固定电容单元,由于该电容单元对于其内部的电容容值精度要求不高,因此,将第六电容单元设置在相对于第五电容单元更为靠近电容阵列模组的边缘的外侧能够避免占用较好的中心位置从而影响更为重要的第一电容单元至第五电容单元的精度的问题,继而可以进一步的提高电容阵列模组的精确性。
在一个实施例中,如图4所示,电容模块2111在俯视条件下为正方形。
基于前述实施例中的描述可知,由于电容阵列模组的生产过程中电容的精确度会受生产工艺的影响,即越靠近中心,误差越小,电容精度越高,同理,对于电容阵列模组中最基础的单位,电容模块也受工艺的影响,通过将电容模块设置为正方形,能够避免当将电容模块设置为其他形状时,不同方向趋向中心位置的距离不同而带来的影响,从而提高电容模块自身的精确性。
在一个实施例中,如图4及图5所示,电容阵列模组设置于N阱材料;
第二区域12中设置有多个虚设电容121,虚设电容121按照相同间距排布,以包围第一区域11,虚设电容的连接端连接于N阱衬底保护环,同时N阱衬底保护环可以用于连接高电平。
在本实施例中,电容阵列模组实际上是在半导体材料进行刻蚀工艺加工形成的,因此基于半导体材料的特性,在本实施例中需要将该电容阵列模组设置于半导体材料的N阱材料一侧,而衬底材料可以为P型材料,即P型衬底上扩散N型区,即N阱区。由于材料特性,通过设置虚设电容,即图中dummy,且虚设电容是按照相同间距围绕第一区域排布的,且虚设电容的连接端与连接了高电平的N阱衬底保护环(guardring)相连,这就能够确保整个虚设电容与N阱保护环形成一个围绕第一区域,也就是围绕电容阵列的“环”带区域,这就能够屏幕衬底与N阱之间空穴电荷的转移,从而有效的减少相邻器件对衬底产生的耦合影响。
在一个实施例中,如图6所示,电容模块2111设置有基于金属离子叠加形成的金属连接端;金属连接端设置有通孔。
在本实施例中,由于电容模块的连接端设置了通过金属离子叠加形成的加粗金属,且设置有通孔(VIA),从而可以确保多余的电荷不再累计,这不仅能够避免电容模块寄生电阻的产生,还能避免因寄生电阻对该电容模块的电容精度影响,避免了电容模块所在电容单元的电气特性的变化。
本申请实施例提供一种电容阵列模组,在本申请中,该模组包括第一区域及第二区域;其中,第一区域用于设置电容阵列;第一区域位于电容阵列模组的中心部分;第二区域位于电容阵列模组内的边缘部分,且位于第一区域四周。在本申请中,由于现有的电容阵列生产工艺生产时越趋向边缘部分,其生产的基础电容的劣化程度越高,因此本申请的电容阵列模组,通过在中心部分的第一区域设置电容阵列,而并非是在周围的第二区域设置,这就可以使得后续生产过程中受到生产工艺影响的程度降低,避免***部分布设电容阵列时基础电容的劣化从而导致电容阵列的容值比例间失配的问题,继而避免了因设计缺陷导致生产的电容阵列模组的正常功能受到影响的问题,提高了电容阵列模组的精确性。
本领域内的技术人员应明白,本申请的实施例可提供为方法、***、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的模组。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令模组的制造品,该指令模组实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、***或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种电容阵列模组,其特征在于,包括:
第一区域及第二区域;
其中,所述第一区域用于设置电容阵列;所述第一区域位于所述电容阵列模组的中心部分;
所述第二区域位于所述电容阵列模组内的边缘部分,且位于所述第一区域四周。
2.根据权利要求1所述的模组,其特征在于,所述电容阵列为差分双通道电容阵列;
所述差分双通道电容阵列包括:第一电容阵列和第二电容阵列;
其中,所述第一电容阵列、第二电容阵列均包括多个电容单元,所述多个电容单元中每两个电容单元具有等比例容值、且所述多个电容单元的排布方式呈镜像相同。
3.根据权利要求2所述的模组,其特征在于,所述第一电容阵列中包括:第一电容单元,第二电容单元、第三电容单元、第四电容单元以及第五电容单元;
其中,所述第一电容单元,所述第二电容单元、所述第三电容单元、所述第四电容单元以及所述第五电容单元的电容值依次倍增。
4.根据权利要求3所述的模组,其特征在于,所述第一电容阵列中的每个所述电容单元均由电容模块构成;
其中,所述第一电容单元包括一个电容模块;
所述第二电容单元包括两个电容模块,所述两个电容模块呈一列排布;
所述第三电容单元包括四个电容模块,所述四个电容模块呈一列排布;
所述第四电容单元包括八个电容模块,所述八个电容模块呈一列排布;
所述第五电容单元包括十六个电容模块,所述十六个电容模块分为两列排布,每列设置八个所述电容模块。
5.根据权利要求3或4所述的模组,其特征在于,
所述第一电容单元、所述第二电容单元及所述第三电容单元设置于所述第一电容阵列的第一列;
所述第四电容单元设置于所述第一电容阵列的第二列;
所述第五电容单元设置于所述第二电容阵列的第三列;
其中,所述第一列、所述第二列及所述第三列从所述电容阵列模组的中心到边缘依次排列。
6.根据权利要求3-5中任一项所述的模组,其特征在于,所述第二电容单元设置于所述第一电容单元及所述第三电容单元之间。
7.根据权利要求3-6中任一项所述的模组,其特征在于,所述第一电容阵列还包括:第六电容单元;
其中,所述第六电容单元包括八个电容模块;所述八个电容模块呈一列排布;所述第六电容单元设置于所述第五电容单元的外侧,所述外侧为相对于所述第五电容单元靠近所述电容阵列模组边缘的一侧。
8.根据权利要求7所述的模组,其特征在于,所述电容模块在俯视条件下为正方形。
9.根据权利要求8所述的模组,其特征在于,所述电容阵列模组设置于N阱材料;
所述第二区域中设置有多个虚设电容,所述虚设电容按照相同间距排布,以包围所述第一区域,所述虚设电容的连接端连接于N阱衬底保护环,所述N阱衬底保护环用于连接高电平。
10.根据权利要求9所述的模组,其特征在于,所述电容模块设置有基于金属离子叠加形成的金属连接端;所述金属连接端设置有通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210582226.1A CN114937557B (zh) | 2022-05-26 | 2022-05-26 | 电容阵列模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210582226.1A CN114937557B (zh) | 2022-05-26 | 2022-05-26 | 电容阵列模组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114937557A true CN114937557A (zh) | 2022-08-23 |
CN114937557B CN114937557B (zh) | 2024-06-11 |
Family
ID=82865088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210582226.1A Active CN114937557B (zh) | 2022-05-26 | 2022-05-26 | 电容阵列模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114937557B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1055436A (zh) * | 1990-04-03 | 1991-10-16 | 皮尔金顿微电子有限公司 | 用于模拟***的集成电路 |
JPH05235768A (ja) * | 1991-11-29 | 1993-09-10 | Nec Corp | 容量アレイを用いたa/d変換器 |
KR20000046474A (ko) * | 1998-12-31 | 2000-07-25 | 윤종용 | 면적변화 정전용량형 마이크로가속도계 및 그 제조방법 |
CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
DE102013103968A1 (de) * | 2012-04-30 | 2013-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout eines MOS-Array-Randes mit Glättung des Dichtegradienten |
CN103887301A (zh) * | 2012-12-20 | 2014-06-25 | 扬智科技股份有限公司 | 用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置 |
CN107204325A (zh) * | 2017-05-25 | 2017-09-26 | 成都线易科技有限责任公司 | 电容器阵列及制造方法 |
US20180152656A1 (en) * | 2016-11-29 | 2018-05-31 | Renesas Electronics Corporation | Solid-state imaging device |
CN112825319A (zh) * | 2019-11-21 | 2021-05-21 | 长鑫存储技术有限公司 | 电容阵列及其制备方法和半导体存储结构 |
CN113065258A (zh) * | 2021-04-09 | 2021-07-02 | 中国科学院半导体研究所 | 排布优化方法、排布优化装置、电子设备及可读存储介质 |
WO2021159671A1 (zh) * | 2020-02-14 | 2021-08-19 | 深圳市紫光同创电子有限公司 | 一种电容器及模拟数字转换器芯片 |
CN113949383A (zh) * | 2021-09-16 | 2022-01-18 | 西北工业大学 | 一种电荷型逐次逼近adc结构 |
CN114388508A (zh) * | 2022-01-13 | 2022-04-22 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
-
2022
- 2022-05-26 CN CN202210582226.1A patent/CN114937557B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1055436A (zh) * | 1990-04-03 | 1991-10-16 | 皮尔金顿微电子有限公司 | 用于模拟***的集成电路 |
JPH05235768A (ja) * | 1991-11-29 | 1993-09-10 | Nec Corp | 容量アレイを用いたa/d変換器 |
KR20000046474A (ko) * | 1998-12-31 | 2000-07-25 | 윤종용 | 면적변화 정전용량형 마이크로가속도계 및 그 제조방법 |
CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
DE102013103968A1 (de) * | 2012-04-30 | 2013-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout eines MOS-Array-Randes mit Glättung des Dichtegradienten |
CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
CN103887301A (zh) * | 2012-12-20 | 2014-06-25 | 扬智科技股份有限公司 | 用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置 |
US20180152656A1 (en) * | 2016-11-29 | 2018-05-31 | Renesas Electronics Corporation | Solid-state imaging device |
CN107204325A (zh) * | 2017-05-25 | 2017-09-26 | 成都线易科技有限责任公司 | 电容器阵列及制造方法 |
CN112825319A (zh) * | 2019-11-21 | 2021-05-21 | 长鑫存储技术有限公司 | 电容阵列及其制备方法和半导体存储结构 |
WO2021159671A1 (zh) * | 2020-02-14 | 2021-08-19 | 深圳市紫光同创电子有限公司 | 一种电容器及模拟数字转换器芯片 |
CN113065258A (zh) * | 2021-04-09 | 2021-07-02 | 中国科学院半导体研究所 | 排布优化方法、排布优化装置、电子设备及可读存储介质 |
CN113949383A (zh) * | 2021-09-16 | 2022-01-18 | 西北工业大学 | 一种电荷型逐次逼近adc结构 |
CN114388508A (zh) * | 2022-01-13 | 2022-04-22 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114937557B (zh) | 2024-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0096359B1 (en) | Semiconductor memory device | |
KR920006011B1 (ko) | 반도체기억장치의 동작모드선택회로 | |
JP2007053321A (ja) | 半導体記憶装置 | |
CN104979336A (zh) | 多层半导体器件 | |
JP2000114493A (ja) | 半導体メモリ・デバイス | |
US5801983A (en) | Semiconductor memory device having memory cells designed to offset bit line parasitic capacitance | |
CN114937557B (zh) | 电容阵列模组 | |
US5018074A (en) | Method of making gate array masks | |
US5142492A (en) | Semiconductor memory device | |
JPS6390096A (ja) | 半導体記憶装置 | |
CN109614730B (zh) | Sram单元设计方法 | |
US3735358A (en) | Specialized array logic | |
DE102022105953A1 (de) | Stromverteilung für gestapelte speicher | |
CA1231183A (en) | Semiconductor device with staggered chip elements | |
US7064443B2 (en) | Semiconductor device having a plurality of stacked semiconductor chips with positions of chip-selecting terminals being different from each other | |
US6097043A (en) | Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit | |
US4654823A (en) | Read/write memory and cell constituting same | |
US11825641B2 (en) | Pattern layout and the forming method thereof | |
US5475637A (en) | Active bit-line clamp circuit for flat cell structure of mask read-only memory | |
EP0296586B1 (en) | Semiconductor memory device with improved cell arrangement | |
CN114818590B (zh) | 一种内存管脚排布的方法、***、设备和存储介质 | |
US7136295B2 (en) | Semiconductor arrangement | |
CN115602205A (zh) | 延迟单元版图结构、延迟模块版图结构及延迟电路 | |
CN113451313A (zh) | 半导体存储器件的设计方法、装置、存储介质及制备方法 | |
CN118314936A (zh) | 存储器及访问方法、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |