CN102088037B - 齐纳二极管及其制造方法 - Google Patents
齐纳二极管及其制造方法 Download PDFInfo
- Publication number
- CN102088037B CN102088037B CN 200910188618 CN200910188618A CN102088037B CN 102088037 B CN102088037 B CN 102088037B CN 200910188618 CN200910188618 CN 200910188618 CN 200910188618 A CN200910188618 A CN 200910188618A CN 102088037 B CN102088037 B CN 102088037B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- zener diode
- injection
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种齐纳二极管,包括N型衬底,在N型衬底之上的表面氧化膜,在N型衬底内的阳极区,阴极区在阳极区之内,还包括阳极区之内的N型注入区,该N型较低漂移区围住阴极结弧面处。采用本发明的结构可以避免齐纳二极管在阴极结的弧面处击穿,可以较精确地决定齐纳击穿,提高击穿电压的稳定性。
Description
【技术领域】
本发明涉及一种齐纳二极管及其制造方法。
【背景技术】
图3是传统齐纳二极管的示意图,阳极区和阴极区组成PN,PN结相邻的阴极区与阳极区的杂质浓度决定了齐纳二极管的击穿电压。由于阴极区采用的是扩散和注入的方式形成的结面,阴极结容易在靠近底部形成弧面,由于阴极结的弧面AB两处的曲率半径较小,击穿容易发生在AB两处,影响了击穿电压的稳定性。
【发明内容】
有鉴于此,有必要针对上述齐纳二极管的击穿电压不稳定的问题提供一种击穿电压较稳定的齐纳二极管。
此外,还有必要提供一种击穿电压较稳定的齐纳二极管的制造方法。
一种齐纳二极管,包括N型衬底,在N型衬底之上的表面氧化膜,在N型衬底上的阳极区,阴极区在阳极区之内,其特征在于:还包括阳极区之内的N型注入区,该N型注入区位于阴极结弧面处。
优选地,所述N型注入区的注入区域与所述阳极区的注入区域相同。
优选地,所述N型注入区的注入峰值深度在阴极结三分之二结深处。
优选地,所述N型注入区的N型杂质为磷。
优选地,所述N型注入区的杂质浓度范围为1×1016~1×1018cm-3。
优选地,所述N型注入区的厚度范围为0.1um~0.15um。
优选地,所述阴极区的N型杂质为砷或是砷和磷的组合。
一种齐纳二极管的制造方法,包括如下步骤:
步骤一:准备N型衬底,在硅衬底上形成表面氧化膜,在光刻胶掩蔽膜掩蔽下,向N型衬底注入P型杂质,其注入峰值比阴极结深,同时注入N型杂质,以形成N型注入区,注入峰值深度在阴极结的弧面处。
步骤二:利用光刻胶掩蔽膜,注入N型离子,在阳极区中形成阴极区。
步骤三:利用光刻胶掩蔽膜,注入P型离子,退火形成阳极区的引出区。
步骤四:制造绝缘层覆盖N型衬底,分别做阴极区的布线和阳极区的布线。
优选地,所述N型注入区的注入峰值深度在阴极结三分之二结深处。
优选地,所述N型注入区的注入区域与所述P型杂质的注入区域相同。
优选地,所述步骤一的离子注入后不需要额外的退火。
优选地,N型注入区的厚度范围为0.1um~0.15um。
通过在阴极结弧面处形成N型注入区,使击穿发生在阴极结底面,可以提高较为精确地决定齐纳二极管的击穿电压,提高击穿电压的稳定性。
【附图说明】
图1是本发明实施例的齐纳二极管的示意图。
图2是本发明实施例的齐纳二极管的制造过程示意图。
图3是传统齐纳二极管的示意图。
【具体实施方式】
图1所示的齐纳二极管包括N型衬底1,在N型衬底1之上的表面氧化膜2,在N型衬底1上设置的阳极区5,在阳极区5之内的N型注入区6和阴极区9,该N型注入区6位于阴极结的弧面处。齐纳二极管的N型衬底1也可以是形成在硅衬底上的阱区。
阳极区5比阴极区9的阴极结深略深,使击穿电压易发生在阴极结的下表面。阳极区5采用P型杂质掺杂。
阴极区9置于阳极区5之内,重掺杂N型杂质,和阳极区5形成了一个PN结,通过向该PN结施加反向电压,使得齐纳二极管发生齐纳击穿。
N型注入区6置于阳极区5之内,其注入峰值大约在阴极结深的三分之二处,其掺杂类型为N型,可以是磷或是砷和磷的组合等N型杂质,但是掺杂浓度比阴极区9低,N型注入区6的杂质浓度范围大约为1×1016~1×1018cm-3,N型注入区6可以降低此处的P型杂质的浓度以提高此处的结击穿电压。N型注入区6的浓度控制到能使阴极结的弧面的击穿电压大于阴极结底面的击穿电压,则击穿就转移到阴极结的底面处,可以较为精确地决定击穿电压值,齐纳击穿的稳定性也可得到较好的控制。
上述结构的制造方法,如图2所示,包括四个步骤:
步骤一:如图2(a)所示,准备N型衬底1或者是在硅衬底上形成的N型阱区,在硅衬底上形成由氧化硅构成的表面氧化膜2,形成方法可以是热氧化法。然后,在光刻胶掩蔽膜3掩蔽下,向N型衬底1注入P型杂质4,形成阳极区5,其浓度决定了器件的击穿电压,其注入峰值比阴极结深,P型杂质4优选使用硼离子。同时注入N型杂质,以形成N型注入区6,N型注入区6的注入区域与阳极区5的注入区域相同,能量选择上比阴极结略浅一些,注入峰值在阴极结的弧面处,优选在阴极结三分之二结深处,N型注入区6的厚度范围大约在0.1um~0.15um。离子注入后,不需要额外的退火工序。
步骤二:如图2(b)所示,利用光刻胶掩蔽膜7,注入砷等N型离子8,在阳极区5中形成阴极区9。
步骤三:如图2(c)所示,利用光刻胶掩蔽膜10,注入P型离子11,优选使用二氟化硼,退火形成阳极区5的引出区12。
步骤四:如图2(d)所示,制造例如氧化硅构成的绝缘层覆盖N型衬底1,制造方式优选利用CVD(化学气相淀积),分别做阴极区的布线14和阳极区5的布线13。
采用上述步骤,减少了退火了工序,并且通过一次光刻就形成齐纳二极管的阳极区,减少了工艺成本。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种齐纳二极管,包括N型衬底,在N型衬底之上的表面氧化膜,在N型衬底上的P型阳极区,阴极区在阳极区之内,其特征在于:还包括阳极区之内的N型注入区,该N型注入区位于阴极结弧面处,所述N型注入区的注入峰值深度在阴极结三分之二结深处。
2.如权利要求1所述的齐纳二极管,其特征在于:所述N型注入区的注入区域与所述阳极区的注入区域相同。
3.如权利要求1所述的齐纳二极管,其特征在于:所述N型注入区的N型杂质为磷。
4.如权利要求1所述的齐纳二极管,其特征在于:所述N型注入区的杂质浓度范围为1×1016~1×1018cm-3。
5.如权利要求1所述的齐纳二极管,其特征在于:所述N型注入区的厚度范围为0.1微米~0.15微米。
6.如权利要求1所述的齐纳二极管,其特征在于:所述阴极区的N型杂质为砷或是砷和磷的组合。
7.一种齐纳二极管的制造方法,其特征在于:包括如下步骤:
步骤一:准备N型衬底,在所述N型衬底上形成表面氧化膜,在光刻胶掩蔽膜掩蔽下,向N型衬底注入P型杂质形成阳极区,其注入峰值比阴极结深,同时注入N型杂质,以形成N型注入区,该N型注入区形成于阴极结弧面处,注入峰值深度在阴极结三分之二结深处;
步骤二:利用光刻胶掩蔽膜,注入N型离子,在阳极区中形成阴极区;
步骤三:利用光刻胶掩蔽膜,注入P型离子,退火形成阳极区的引出区;
步骤四:制造绝缘层覆盖N型衬底,分别做阴极区的布线和阳极区的布线。
8.如权利要求7所述的齐纳二极管的制造方法,其特征在于:所述N型注入区的注入区域与所述P型杂质的注入区域相同。
9.如权利要求7所述的齐纳二极管的制造方法,其特征在于:所述步骤一的离子注入后不需要额外的退火。
10.如权利要求7所述的齐纳二极管的制造方法,其特征在于:N型注入区的厚度范围为0.1微米~0.15微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910188618 CN102088037B (zh) | 2009-12-04 | 2009-12-04 | 齐纳二极管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910188618 CN102088037B (zh) | 2009-12-04 | 2009-12-04 | 齐纳二极管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102088037A CN102088037A (zh) | 2011-06-08 |
CN102088037B true CN102088037B (zh) | 2013-04-17 |
Family
ID=44099745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910188618 Active CN102088037B (zh) | 2009-12-04 | 2009-12-04 | 齐纳二极管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102088037B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5927056B2 (ja) * | 2012-06-14 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106711235A (zh) * | 2016-08-31 | 2017-05-24 | 佛山芯光半导体有限公司 | 一种新型多晶硅薄膜齐纳二极管及制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1518130A (zh) * | 2003-01-09 | 2004-08-04 | 松下电器产业株式会社 | 半导体器件 |
-
2009
- 2009-12-04 CN CN 200910188618 patent/CN102088037B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1518130A (zh) * | 2003-01-09 | 2004-08-04 | 松下电器产业株式会社 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN102088037A (zh) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101383287B (zh) | 一种垂直双扩散金属氧化物半导体器件的制造方法 | |
CN101359664B (zh) | Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法 | |
CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
CN101916730B (zh) | 一种具有线性缓冲层的soi超结ldmos制作方法 | |
CN105074874A (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
CN101877358A (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
CN101916729A (zh) | 具有多层超结结构的soi ldmos器件制作方法 | |
CN102088037B (zh) | 齐纳二极管及其制造方法 | |
CN106653862A (zh) | 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法 | |
CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
CN103840008A (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
CN103426735B (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
CN102064094B (zh) | 大厚度氧化层场板结构及其制造方法 | |
CN103178109A (zh) | 高压隔离型的nldmos结构及其制作方法 | |
CN103123935A (zh) | Nldmos器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171009 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214000 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |