CN102081120B - 测试*** - Google Patents
测试*** Download PDFInfo
- Publication number
- CN102081120B CN102081120B CN2009103105470A CN200910310547A CN102081120B CN 102081120 B CN102081120 B CN 102081120B CN 2009103105470 A CN2009103105470 A CN 2009103105470A CN 200910310547 A CN200910310547 A CN 200910310547A CN 102081120 B CN102081120 B CN 102081120B
- Authority
- CN
- China
- Prior art keywords
- selector switch
- contact
- selector
- links
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
一种测试***包括一主选择器、两个转接口、两个次选择器及一处理器。主选择器包括n个第一选择开关、n个第一触点及n个第二触点,次选择器包括一第二选择开关及若干第三触点,处理器用于发出一第一测试指令控制主选择器的第一选择开关与一第一触点或第二触点相连及发出一第二测试指令控制次选择器的第二选择开关与一第三触点相连。该测试***可对多个具有多个待测端子的待测物进行测试。
Description
技术领域
本发明涉及一种测试***。
背景技术
现有的测试仪器,如一示波器,通常包括四个输入端,其可以同时对四个信号进行测试。然而,有时需要测试的信号会超过四个,此时当测试完四个信号后,则需要将测试仪器的四个输入端与其他未测试的信号引脚连接,特别是测试多台超过四个信号引脚的待测物时,比较麻烦。
发明内容
鉴于以上内容,有必要提供一种可对多个待测物进行测试的测试***。
一种测试***,包括:
一主选择器,包括n个第一选择开关、n个第一触点及n个第二触点,所述第一选择开关的第一端用于与一测试仪的输入端相连,第二端可选择性地与第一触点或第二触点相连;
第一及第二转接口,每一转接口包括n个输入端及n个与所述输入端对应相连的输出端,所述第一转接口的输出端对应与所述主选择器的第一触点相连,所述第二转接口的输出端对应与所述主选择器的第二触点相连,其中n为自然数;
第一及第二次选择器,每一次选择器均包括一第二选择开关及若干第三触点,第一次选择器的第二选择开关的第一端对应与第一转接口的一输入端相连,第一次选择器的第二选择开关的第二端可选择性地与一第三触点相连,第二次选择器的第二选择开关的第一端对应与第二转接口的一输入端相连,第二次选择器的第二选择开关的第二端可选择性地与一第三触点相连,所述第一及第二转接口的其它输入端及对应的次选择器的第三触点分别与一待测物的若干待测端子相连;及
一处理器,所述处理器与所述主选择器及第一、第二次选择器均相连,所述处理器用于发出一第一测试指令控制所述主选择器的第一选择开关与第一触点或第二触点相连同时选中相应的次选择器,所述处理器还用于发出一第二测试指令控制所述被选中的次选择器的第二选择开关与一第三触点相连。
本发明测试***包括多个转接口及选择器,通过所述处理器发出一第一测试指令控制所述主选择器的第一选择开关与一第一触点或第二触点相连,所述处理器发出一第二测试指令 控制所述次选择器的第二选择开关与一第三触点相连,依次控制触点与对应选择开关相连,从而实现对多个待测物进行测试。
附图说明
图1是本发明测试***的较佳实施方式的示意图。
图2是图1中主选择器与测试仪的连接示意图。
图3是图1中主选择器与第一转接口连接的示意图。
主要元件符号说明
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述:
请参考图1,本发明测试***的较佳实施方式包括一主选择器10、一第一转接口22、一第二转接口24、一第三转接口26、一第一次选择器32、一第二次选择器34、一第三次选择器36及一处理器40。所述测试***用于测试若干待测物的多个端子的信号,如多个待测的视频图形阵列(video graphics array,VGA)接口的红***信号端R、绿***信号端G、蓝***信号端B、水平同步信号端H及垂直同步信号端V的信号。
所述主选择器10与一测试仪60相连,所述第一转接口22、第二转接口24及第三转接口26均与所述主选择器10相连。
请继续参考图2,所述主选择器10包括四个第一选择开关K1及一控制端C,其中每一第一选择开关K1可选择性地与一触点P1、P2或P3相连。
所述测试仪60包括四个输入端C1、C2、C3及C4。所述四个第一选择开关K1的第一端分别与所述测试仪60的四个输入端C1、C2、C3及C4相连。所述四个第一选择开关K1的第二端可选择性地同时与所述四个触点P1相连、或同时与所述四个触点P2相连,或同时与所述四个触点P3相连。
请继续参考图3,所述第一转接口22、第二转接口24及第三转接口26均包括一第一输入端R1、一第二输入端R2、一第三输入端R3、一第四输入端R4及四个输出端Q1~Q4。所述第一输入端R1、第二输入端R2、第三输入端R3、第四输入端R4分别与所述四个输出端Q1~Q4对应电相连。
同时与所述四个第一选择开关K1的第二端相连的四个触点分别与一转接口的四个输出端Q1~Q4相连。比如,所述四个触点P1分别与第一转接口22的四个输出端Q1~Q4相连,所述四个触点P2分别与第二转接口24的四个输出端Q1~Q4相连。所述四个触点P3分别与第三转接口26的四个输出端Q1~Q4相连。图3中仅以第一转接口22与主选择器的触点P1相连为例进行说明。
所述第一次选择器32、第二次选择器34、第三次选择器36均包括一第二选择开关K2、一控制端C及两触点P4、P5。每一第二选择开关K2的第一端分别与一转接口的第四输入端R4相连。每一第二选择开关K2的第二端可选择性地与所述触点P4或P5相连。
所述处理器40与所述主选择器10、第一次选择器32、第二次选择器34以及第三次选择器 36的控制端C均相连。所述处理器40用于发出一第一测试指令给所述主选择器10、第一次选择器32、第二次选择器34以及第三次选择器36的控制端C,用以控制所述主选择器10的第一选择开关K1与对应的触点相连且选中对应的次选择器,并发送一第二测试指令控制对应的次选择器的第二选择开关K2与对应的触点相连。
测试时,所述第一转接口22、第二转接口24及第三转接口26的第一输入端R1分别与一第一待测VGA接口52、一第二待测VGA接口54及一第三待测VGA接口56的红***信号端R对应相连;所述第一待测VGA接口52、第二待测VGA接口54及第三待测VGA接口56的绿***信号端G分别与所述第一转接口22、第二转接口24及第三转接口26的第二输入端R2对应相连;所述第一待测VGA接口52、第二待测VGA接口54及第三待测VGA接口56的蓝***信号端B分别与所述第一转接口22、第二转接口24及第三转接口26的第三输入端R3对应相连;所述第一待测VGA接口52、第二待测VGA接口54及第三待测VGA接口56的水平同步信号端H分别与所述第一次选择器32、第二次选择器34、第三次选择器36的触点P4对应相连;所述第一待测VGA接口52、第二待测VGA接口54及第三待测VGA接口56的垂直同步信号端V分别与所述第一次选择器32、第二次选择器34、第三次选择器36的触点P5对应相连。
下面对本发明测试***的工作过程进行说明。
所述处理器40发出第一测试指令给所述主选择器10、第一次选择器32、第二次选择器34、第三次选择器36。所述处理器40发出的第一测试指令包含一个两位的二进制代码。如二进制代码为“00”时,所述主选择器10的四个第一选择开关K1同时与四个触点P1相连,且所述第一次选择器32被选中,此时,所述测试***则即选中所述第一待测VGA接口52进行测试。如此,使用者即可根据需要测试的待测VGA接口控制处理器40输出对应的测试指令。
所述处理器40再发出第二测试指令给所述第一次选择器32。所述第二测试指令包含一个一位的二进制代码。比如二进制代码为“0”时,所述第一次选择器32的第二选择开关K2与所述触点P4相连。此时所述第一待测VGA接口52的红***信号端R、绿***信号端G、蓝***信号端B依次通过所述第一转接口22及主选择器10与所述测试仪60的输入端C1、C2及C3对应电连接,且所述第一待测VGA接口52的水平同步信号端H依次通过所述第一次选择器32、第一转接口22及主选择器10与所述测试仪60的输入端C4相连。此时,所述测试仪60即可测试所述第一待测VGA接口52的红***信号端R、绿***信号端G、蓝***信号端B及水平同步信号端H的信号。
待上述测试完成之后,所述处理器40将第二测试指令中的二进制代码加“1”并将第二测试指令传给所述第一次选择器32。比如二进制代码由“0”变为“1”时,所述第一次选择 器32的第二选择开关K2则与所述触点P5相连。此时所述第一待测VGA接口52的垂直同步信号端V依次通过所述第一次选择器32、第一转接口22及主选择器10与所述测试仪60的输入端C4相连。此时,所述测试仪60即可测试所述第一待测VGA接口52的垂直同步信号端V信号。如此即完成对第一待测VGA接口52的所有信号端的测试。
所述测试仪60测试完所述第一待测VGA接口52的各个端子的信号后,所述处理器40将所述第一测试指令中的二进制代码加“1”并将第一测试指令传给所述主选择器10。比如二进制代码由“00”变为“01”时,所述主选择器10的四个第一选择开关K1同时与四个触点P2相连,且所述第二选择器34被选中,此时所述测试***测试所述第二待测VGA接口54的各个端子的信号。以此类推,二进制代码由“01”变为“10”时,所述主选择器10的四个第一选择开关K1同时与四个触点P3相连,且所述第三选择器36被选中,此时所述测试***测试所述第三待测VGA接口56的各个端子的信号。
本实施方式中以测试***包括三个转接口及三个次选择器为例进行说明,其他实施方式中,转接口及次选择器的数量可根据测试需要设置。
本发明测试***通过所述处理器40发出一第一测试指令控制所述主选择器10的第一选择开关K1与一触点相连,并选中对应的次选择器,所述处理器40发出第二测试指令控制被选中的次选择器的第二选择开关K2与不同触点依次相连,并重复执行上述步骤,从而实现对多个具有多个待测端子的待测物进行测试。
Claims (3)
1.一种测试***,包括:
一主选择器,包括n个第一选择开关、n个第一触点及n个第二触点,所述第一选择开关的第一端用于与一测试仪的输入端相连,第二端可选择性地与第一触点或第二触点相连;
第一及第二转接口,每一转接口包括n个输入端及n个与所述输入端对应相连的输出端,所述第一转接口的输出端对应与所述主选择器的第一触点相连,所述第二转接口的输出端对应与所述主选择器的第二触点相连,其中n为自然数;
第一及第二次选择器,每一次选择器均包括一第二选择开关及若干第三触点,第一次选择器的第二选择开关的第一端对应与第一转接口的一输入端相连,第一次选择器的第二选择开关的第二端可选择性地与一第三触点相连,第二次选择器的第二选择开关的第一端对应与第二转接口的一输入端相连,第二次选择器的第二选择开关的第二端可选择性地与一第三触点相连,所述第一及第二转接口的其它输入端及对应的次选择器的第三触点分别与一待测物的若干待测端子相连;及
一处理器,所述处理器与所述主选择器及第一、第二次选择器均相连,所述处理器用于发出一第一测试指令控制所述主选择器的第一选择开关与第一触点或第二触点相连同时选中相应的次选择器,所述处理器还用于发出一第二测试指令控制所述被选中的次选择器的第二选择开关与一第三触点相连。
2.如权利要求1所述的测试***,其特征在于:所述第二测试指令包括一个一位的二进制代码,若与所述次选择器电连接的待测端子没有完成测试,所述处理器则控制二进制代码加“1”并将二进制代码传给所述次选择器。
3.如权利要求1所述的测试***,其特征在于:所述第一测试指令包括一个两位的二进制代码,当与所述主选择器电连接的一待测物完成测试,尚有其他待测物未测试时,所述处理器则控制二进制代码加“1”并将二进制代码传给所述主选择器控制主选择器的第一选择开关的第二端连接一与未测试待测物相连接的触点。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009103105470A CN102081120B (zh) | 2009-11-27 | 2009-11-27 | 测试*** |
US12/766,999 US8271225B2 (en) | 2009-11-27 | 2010-04-26 | Test system for connectors with multi-input |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009103105470A CN102081120B (zh) | 2009-11-27 | 2009-11-27 | 测试*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102081120A CN102081120A (zh) | 2011-06-01 |
CN102081120B true CN102081120B (zh) | 2013-10-09 |
Family
ID=44069508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009103105470A Expired - Fee Related CN102081120B (zh) | 2009-11-27 | 2009-11-27 | 测试*** |
Country Status (2)
Country | Link |
---|---|
US (1) | US8271225B2 (zh) |
CN (1) | CN102081120B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201415124A (zh) * | 2012-10-11 | 2014-04-16 | Rich Ip Technology Inc | 具觸控功能之薄膜電晶體液晶顯示裝置 |
CN105720437B (zh) * | 2014-12-03 | 2018-06-08 | 国家电网公司 | 信号切换装置 |
CN114362785B (zh) * | 2021-12-29 | 2023-11-17 | 贸联电子(昆山)有限公司 | 一种高频讯号切换装置及具有其的测试仪、测试*** |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3180421B2 (ja) * | 1992-03-30 | 2001-06-25 | 日本電気株式会社 | テスト回路を内蔵したアナログ・ディジタル混在マスタ |
JPH06249919A (ja) * | 1993-03-01 | 1994-09-09 | Fujitsu Ltd | 半導体集積回路装置の端子間接続試験方法 |
JP2007027328A (ja) * | 2005-07-14 | 2007-02-01 | Toshiba Corp | 半導体集積装置およびそれを用いたノイズ試験方法 |
CN101342531B (zh) * | 2007-07-13 | 2012-09-05 | 鸿劲科技股份有限公司 | 记忆体ic检测分类机 |
CN101435853B (zh) * | 2007-11-16 | 2012-09-05 | 普诚科技股份有限公司 | 测试*** |
CN101650377A (zh) * | 2008-08-11 | 2010-02-17 | 鸿富锦精密工业(深圳)有限公司 | 信号测量***及方法 |
-
2009
- 2009-11-27 CN CN2009103105470A patent/CN102081120B/zh not_active Expired - Fee Related
-
2010
- 2010-04-26 US US12/766,999 patent/US8271225B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102081120A (zh) | 2011-06-01 |
US8271225B2 (en) | 2012-09-18 |
US20110130999A1 (en) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102169150B (zh) | 基于矩阵开关的并行测试*** | |
CN203054052U (zh) | 一种用于数据采集器校准的多路程控开关 | |
CN102081120B (zh) | 测试*** | |
JP2007507715A (ja) | スタブ長を低減させた効率的スイッチングアーキテクチャ | |
CN108267653B (zh) | 一种低频接口自动测试开关电路 | |
CN104486177B (zh) | 一种基于pxi总线的大规模可重构射频开关网络 | |
KR20100124399A (ko) | 분산 제어 방식 반도체 소자 테스트 장치 | |
CN201935972U (zh) | 基于矩阵开关的并行测试*** | |
CN109062099A (zh) | Dsp芯片选择电路及相关设备 | |
CN102064050B (zh) | 矩阵开关 | |
CN102035532A (zh) | 通信串口软件切换电路 | |
CN218445837U (zh) | 老化板及芯片老化测试*** | |
CN201571142U (zh) | 多路信号选切电路以及电视机测试电路 | |
CN101477173A (zh) | 单板的电路测试方法和单板 | |
CN207571730U (zh) | 一种调试切换电路及调试电路板 | |
CN101187676B (zh) | 一种多路输入双路输出的选择电路 | |
CN214384608U (zh) | 一种模拟键盘按键测试电路 | |
CN212568999U (zh) | 一种充电接口测试结构、测试装置及测试*** | |
CN103686010A (zh) | Adc端口模拟多io口按键输入装置、电视***及方法 | |
CN208953913U (zh) | Dsp芯片选择电路、装置、控制***及电器设备 | |
CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 | |
CN110118921B (zh) | 集成电路输入端测试装置及集成电路 | |
TWI438442B (zh) | 測試系統 | |
CN210323878U (zh) | 多路控制信号切换装置 | |
WO2008121155A1 (en) | Automatic multiplexing system for automated wafer testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131009 Termination date: 20151127 |