CN102055357A - 开关电源控制器电路及开关电源*** - Google Patents

Abstract

本发明涉及一种引脚复用的开关电源控制器电路及开关电源***。该开关电源控制器电路包括功率开关驱动器、反馈信号采样器、PWM比较器以及浮置电位采样电路，并且该开关电源控制器电路具有：第一端，耦接电源高电位；第二端，既输出开关驱动信号，也接收反馈信号；第三端，既接收一外部电流信号，也作为控制器电路的电源低电位。功率开关驱动器的输出端向该第二端提供该开关驱动信号，反馈信号采样器的输入端自该第二端接收该反馈信号。浮置电位采样电路在开关驱动信号导通期间使输入到PWM比较器的阈值电压相对电源低电位保持恒定。功率开关驱动器的输出端至少在反馈信号采样器接收反馈信号期间被设置为高阻态，以使反馈信号能够不被干扰地采样。

Description

开关电源控制器电路及开关电源***

技术领域

本发明涉及集成电路领域，更具体地说，本发明是涉及开关电源控制器芯片及其引脚复用方法。

背景技术

由于和传统线性电源相比所具有的多方面优点，诸如更高的效率，更低的待机功耗，更低的成本，更小的体积和更轻的重量，开关电源越来越广泛地应用于各种电子设备中。

图1示出了目前应用最广泛的电流模式开关电源***的基本原理框图。该***包含开关功率转换器100、开关电源控制器120以及反馈网络140。开关功率转换器100具有功率输入端口102和功率输出端口104。开关功率转换器100与开关电源控制器120之间通过开关控制信号和电流控制信号交互。反馈网络140向开关电源控制器120输入反馈信号。该***的功能是：把从功率输入端口102输入的交流(AC)电源或直流(DC)电源转换成满足特定规格要求的直流(DC)或交流(AC)电源并从功率输出端口104输出。

图1中的开关功率转换器100一般包括磁性储能元件(如电感或变压器)、功率开关器件(如功率MOS开关或功率三极管开关)、功率二极管和滤波电容等。功率开关器件受到开关控制信号的控制，周期性地导通或关断。其中，开关控制信号一般是脉宽被调制(PWM)或频率被调制(PFM)的脉冲信号，也可能是PWM，PFM的混合调制信号。开关控制信号的脉冲宽度决定功率开关在一个周期内的导通时间，它和开关频率一起控制功率输入端口传递到功率输出端口的功率，即输出功率。在本说明书的上下文中，把开关控制信号统称为PWM信号。

以AC-DC电流模式开关电源***为例，为了能够在不同的负载条件下都能获得恒定的电压输出，则需要根据输出负载的大小来实时调节开关控制信号的频率和(或)脉冲宽度，进而控制输出功率的大小。如图1所示，反馈网络140从输出功率信号取样，并且产生反馈信号输入到开关电源控制器。同时，由开关功率转换器100输出的电流控制信号也输入到开关电源控制器120中。在反馈信号和电流控制信号的共同作用下，开关控制信号的脉冲宽度或(和)频率被调制，从而得到与输出负载相匹配的输出功率。

为了能够更清楚地描述电流模式开关电源的工作原理，图2示例了一种传统的反激式(Flyback)开关电源***及其控制芯片简图。参照图2所示，这种反激式(Flyback)开关电源***广泛应用于输入与输出间需要隔离的电子设备中，例如AC-DC或DC-DC适配器、便携式电子设备(如手机等)的充电器、LED驱动器等。图2中的开关电源***包括：开关功率转换器200，开关电源控制器芯片220，反馈网络240，输入EMI滤波器260，输入整流器(Rectifier)280，启动电阻R1，Buck电容C1，芯片供电整流二极管D1，芯片电源退耦电容C2，电流控制信号的感应电阻Rs以及输出负载R_L。

图2虚框中的反激式开关功率转换器(flyback converter)200包括：一个隔离变压器TX，一个功率整流二极管D2，一个滤波电容C3和一个功率开关SW。变压器初级侧线圈PRE的一端与LINE电压相连，另一端和一个功率开关SW相连，其中LINE电压是交流输入电压经过EMI滤波器260，桥式整流器280整流后的电压。功率开关SW的另一端通过电阻Rs连接到地(GND)。电阻Rs的作用是把变压器TX初级侧线圈PRE的电流信号转换成电压信号，并把它输入到开关电源控制器芯片220作为电流控制信号。当开关SW导通时，LINE电压施加在变压器TX的初级侧，变压器TX初级侧线圈PRE的电流开始线性增长，变压器处于储能阶段；当开关SW断开时，初级侧存储的能量被转移到次级侧线圈SEC，进而传递到输出负载。反激式开关功率转换器(flyback converter)包括两种工作模式：非连续式(DCM)和连续式(CCM)。其中，DCM模式指，功率开关导通期间初级侧线圈PRE存储的能量将在功率开关截止期间全部转移到变压器次级侧的负载；而CCM模式中，功率开关截止期间，变压器初级侧线圈PRE的能量只有部分转移到次级侧的输出负载。为了方便起见，以下的描述仅以DCM为例。但在容易理解的是，在本说明书的上下文中，开关功率转换器也可以工作在CCM模式中。

为了确保在负载R_L变化的情况下，输出电压仍然可以在可控的条件下保持恒定，需要对输出电压取样。取样的输出电压经过反馈网络240产生反馈信号S_FB输入到开关电源控制器芯片220。该信号与初级侧的电流控制信号经过开关电源控制器芯片220的处理，产生控制功率开关的信号V_GATE。

图2中的开关电源控制器芯片220包含5个引脚，VDD，GND，FB，CS，GATE。其中VDD，GND引脚分别连接到由***产生的芯片电源和***“地”，其作用是为芯片提供稳定的工作电源。FB引脚被连接到由反馈网络240输出的反馈信号S_FB，CS引脚被连接到由变压器初级侧线圈PRE在Rs电阻上产生的电流控制信号Vcs。GATE引脚被连接到功率开关SW的控制端。该芯片220的主要模块有：UVLO(under voltage lock out，欠压锁定)电路221，LDO(low dropout regulator，低压差线性稳压器)222，测试控制器223，时钟发生器224，PWM信号发生器225，功率开关驱动器226，参考源227，PWM比较器228和反馈信号处理器229。该芯片220基本工作原理是：反馈信号S_FB经过反馈信号处理器229的处理，产生两个信号：S_FM，Vth。其中，Vth信号作为PWM比较器228的动态参考阈值与由CS引脚输入的V_CS信号比较，PWM比较器228的输出Ccnt信号被输入到PWM信号发生器225去控制PWM信号的关断；S_FM信号输入到时钟发生器224，被用来控制时钟CLK的频率，进而控制PWM信号的频率。

图3所示的是控制器芯片的时序图。功率开关控制信号V_GATE与PWM_P信号的相位和脉宽完全相同，不同的是脉冲的幅度和驱动能力。图3所描述的功率开关控制信号V_GATE的产生过程如下：

1.时钟信号的下降沿触发PWM_P信号变高，PWM_N信号变低，这时功率开关开始导通；

2.功率开关的导通导致变压器初级侧线圈PRE电流线性增大，进而导致Vcs信号线性增加；

3.当Vcs信号的幅度达到PWM比较器阈值Vth的幅度时，PWM比较器发生翻转，这时PWM_P信号变低，同时PWM_N信号变高，进而导致功率开关截止；

4.功率开关截止导致Vcs信号归零，PWM比较器翻转。

图3表明，PWM_P和PWM_N是两个互补的脉冲信号，当PWM_P信号为高电平时，功率开关导通；PWM_N信号为高电平时，功率开关截止。

反激式(Flyback)开关电源变换器主要有两种典型的反馈方式：一种是变压器次级侧反馈；另一种是变压器初级侧反馈。对于变压器次级侧反馈，反馈网络，误差放大器和补偿网络都在变压器的次级侧，反馈信号通过电隔离器件光耦传递到初级。图4是一种典型的变压器次级侧反馈的反激式(Flyback)开关电源***。

图5示出了一种典型的初级侧反馈的反激式(Flyback)开关电源***。在这个***中，反馈网络由变压器TX的辅助线圈AUX和一对分压电阻R₁，R₂构成。从功率开关截止到次级侧的功率二极管D1截止这个期间，输出电压将被映射到辅助线圈。辅助线圈上的电压分压后作为反馈信号输入功率控制器芯片的FB引脚。

对于大多数驱动MOSFET功率开关的反激式(Flyback)开关电源***而言，基于***设计的考虑，VDD引脚的电压通常被设计在14～20V之间，GATE引脚的电压设计在12～18V之间。而输入CS，FB引脚的信号幅度均小于5V。因此，在芯片设计中，基于节约成本(高耐压器件要消耗更大的芯片面积)和优化性能的考虑(低压器件的匹配性能更好，增益更高)，与VDD，GATE引脚相联的内部电路采用高压器件设计，其耐压值在50V左右；而与CS，FB引脚相连的内部电路采用低压器件设计，其耐压在9～14V左右。相应的，VDD，GATE引脚被称为高压引脚，而CS，FB引脚被称为低压引脚。这种引脚的配置方式会带来一定的潜在风险，即在某些情况下，如果高压引脚VDD，GATE与低压引脚CS，FB发生意外短路，低压引脚内部的低压器件有可能被高压引脚上的高压击穿并造成损伤。特别是VDD引脚，由于它和一个储存了很大能量的电容C2(4uF～10uF)相连，所以当它和FB，CS引脚短路时，电容C2上的电荷会迅速通过低压引脚泻放，从而极易对低压引脚内部的低压电路造成永久损伤。在开关电源***中，很多失效都是由上述原因导致。

另外一个潜在的风险是CS引脚和GND引脚之间的负向脉冲。在MOSFET功率开关的关断瞬间，开关导电沟道中的负电荷大部分会通过Rs电阻泻放到GND，这样会在CS和GND引脚之间产生一个瞬时负压，如果这个负压大于PN节的正向开启电压，有可能导致控制芯片内部发生栓锁效应(Latch-up)，进而导致控制芯片工作异常或失效。

发明内容

本发明的一个目的是提供一种开关电源控制器电路，可以克服现有电路中存在的风险。

本发明的一个方面提供一种开关电源控制器电路，包括时钟发生器、PWM信号发生器、功率开关驱动器、反馈信号采样器、PWM比较器以及浮置电位采样电路，并且该开关电源控制器电路具有：第一端，耦接电源高电位；第二端，用以输出开关驱动信号，以及接收反馈信号；第三端，用以接收一外部电流信号，并作为所述控制器电路的电源低电位。该时钟发生器的输出端输出一时钟信号；该PWM信号发生器的两输入端分别连接该时钟信号和该PWM比较器的输出信号，该PWM信号发生器的输出端输出PWM信号；该功率开关驱动器的输入端连接该PWM信号，该功率开关驱动器的输出端向该第二端提供该开关驱动信号；该反馈信号采样器的输入端自该第二端接收该反馈信号，该反馈信号采样器的输出端输出经采样的反馈信号；该反馈信号处理器的输入端接收该经采样的反馈信号以及一参考电压或电流，该反馈信号处理器的一输出端输出一阈值信号；该PWM比较器的第一输入端连接该第三端，第二输入端连接一阈值电压，该PWM比较器的输出端连接该PWM信号发生器的其中一输入端；该浮置电位采样电路包括一开关及一保持电容，该开关连接于该反馈信号处理器的输出端与该PWM比较器的第二输入端之间，其中该开关被控制以在该功率开关驱动器输出的开关驱动信号导通之前采样该反馈信号处理器的阈值信号；该保持电容连接于该电源高电位与该PWM比较器的第二输入端之间，以在该开关关断期间保持该阈值信号作为该阈值电压；该功率开关驱动器的输出端至少在该反馈信号采样器接收该反馈信号期间被设置为高阻态。

在上述的开关电源控制器电路中，该第一端通过一电容耦接一***接地端。

在上述的开关电源控制器电路中，该第三端至少通过一电阻耦接一***接地端。

在上述的开关电源控制器电路中，该PWM信号包括第一PWM信号和第二PWM信号，该第一PWM信号和该第二PWM信号不同时导通，该功率开关驱动器被控制而在该第一PWM信号导通期间向该第二端提供该开关驱动信号，该反馈信号采样器被控制而在该第一PWM信号和该第二PWM信号同时截止期间自该第二端接收该反馈信号。

在上述的开关电源控制器电路中，该PWM信号包括第一PWM信号，该功率开关驱动器的输出端在该第一PWM信号导通期间向该第二端提供该开关驱动信号，该时钟发生器还输出一第一采样信号以控制该开关，该第一采样信号与该第一PWM信号具有相同频率，并且先于该第一PWM信号导通。

在上述的开关电源控制器电路中，该反馈信号采样器是受控于该PWM采样器输出的第二采样信号。

在上述的开关电源控制器电路中，该反馈信号处理器的另一输出端输出一调制信号到该时钟发生器，以调制该PWM信号的频率。

在上述的开关电源控制器电路中，该开关电源控制器电路为集成电路芯片。

本发明的另一方面提供一种开关电源***，包括上述的开关电源控制器电路、一开关功率转换器以及一反馈网络，该开关功率转换器具有一功率输入端口、一功率输出端口、一电流信号输出端、以及一开关信号输入端，该电流信号输出端连接该开关电源控制器电路的第三端，并且至少通过一电阻耦接一***接地端，该开关信号输入端连接该开关电源控制器电路的第二端，该反馈网络的输入端连接该功率输出端口，该反馈网络的输出端连接该开关电源控制器电路的第二端。

本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：

1、消除了的传统控制芯片在***应用中面临的两个风险；

2、由于采用了控制芯片引脚复用的技术方案，使控制芯片总的引脚数减少，从而降低了封装成本，进而降低了控制芯片和***成本。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1示出一种现有的电流模式开关电源***的基本原理框图。

图2示出一种传统的反激式(Flyback)开关电源***及其控制芯片简图。

图3示出图2所示控制器芯片的时序图。

图4示出一种典型的变压器次级侧反馈的反激式(Flyback)开关电源***。

图5一种典型的初级侧反馈的反激式(Flyback)开关电源***。

图6示出开关电源控制芯片的实现原理。

图7是图6所示控制芯片的整个浮置采样过程的时序图。

图8是图6所示控制芯片的GAFB引脚的工作时序图。

图9示出了使用本发明的控制芯片构成的示例性***。

图10示出了本发明一实施例的开关电源控制芯片的内部结构。

图11是图10所示控制芯片的GAFB引脚的控制时序图。

图12是图10所示控制芯片的VSS引脚的控制时序图。

图13示出包含本发明的控制芯片的另一示例性***。

图14是图13所示充电器***的工作特性曲线。

图15示出本发明一实施例的充电器控制芯片的内部结构。

图16(a)和(b)是图15所示控制芯片的GAFB引脚的控制时序图。

图17是图15所示控制芯片的退磁脉宽产生的时序图。

具体实施方式

本发明的各个实施例涉及在开关电源控制器芯片中的芯片引脚复用的实现方式和控制架构。在本发明的实施例中，重新配置了控制芯片的引脚方案及引脚的功能；相应的，基于控制芯片的引脚方案及引脚功能配置重新设计***连接方式；再者，控制芯片采用了新的控制架构和控制方法。

图6示出开关电源控制芯片的实现原理。在图6所示开关电源***中，包含了开关功率转换器600、开关电源控制芯片620、反馈网络640、电流信号采样电阻Rs，EMI滤波器660以及整流器680。开关功率转换器600具有功率输入端口、功率输出端口、电流信号输出端、以及开关信号输入端，该功率输入端口自桥式整流器680接收信号，该功率输出端口有负载R_L，该电流信号输出端输出电流信号到开关电源控制芯片620的VSS引脚和电流信号采样电阻Rs，该开关信号输入端连接开关电源控制器芯片620的GAFB引脚，而反馈网络640从功率输出端口反馈信号到开关电源控制器芯片620的GAFB引脚。

在图6中，开关电源控制芯片620的引脚重新进行配置。首先介绍控制芯片620引脚的功能配置和***连接方式。控制芯片620内部配置了UVLO(under voltage lock out，欠压锁定)电路621，LDO(low dropout regulator，低压差线性稳压器)622，测试控制器623，时钟发生器624，PWM信号发生器625，功率开关驱动器626，参考源627，PWM比较器628和反馈信号处理器629以及反馈信号采样器630。与图2中传统的五个引脚的控制芯片220比较，图6中的控制芯片620只有三个引脚，VDD，GAFB，VSS。在本实施例中，以这3个引脚涵盖原来5个引脚的功能。在图2中，GATE引脚唯一的功能是驱动外部的功率MOS开关，FB引脚的唯一作用是引入输出端的反馈信号，而在图6中，GAFB包含了原先GATE和FB的双重功能。这时，新的引脚GAFB实际是一个输入/输出引脚，在***上它既连接到功率开关SW的控制端，起到对功率开关的控制作用；同时它也连接到反馈信号，在内部时序的控制下，对反馈信号进行采样。图6中的VSS引脚通过电阻Rs连接到地(GND)，其中，电阻Rs所起的作用是：当功率开关SW导通时，把流过变压器TX初级侧线圈PRE的电流转换成电压信号。VDD，VSS引脚涵盖了传统结构中VDD，GND和CS三个引脚的功能。图2中的传统控制芯片220中，VDD引脚的唯一作用是为控制芯片提供电源，GND引脚的作用是联接芯片地和***地，而CS引脚的作用是感应并接收初级侧的电流信号。这里需要特别指明的是：由于GAFB是高压端口，所以在芯片中与GAFB引脚直接连接的所有器件都是高压器件。

图6中，VSS引脚不仅是控制芯片620内部的共“地”，同时也作为初级侧电流信号的接收端；而VDD引脚一方面作为控制芯片的电源引脚，同时也为芯片提供一个浮置的参考电位。当功率开关SW导通时，VSS引脚的电压会随着变压器TX初级侧电流的增加线性增大，因此，芯片620中所有以芯片地为基准的电位都将随之逐渐升高。如果PWM比较器628的阈值电压Vth仍然像图2那样直接从反馈信号处理器引过来，则Vth会随着VSS同步增长，则PWM比较器628将不会翻转，从而无法正确产生PWM信号(统指由图6中的PWM信号发生器输出的两路控制信号：PWM_P，PWM_N信号)。为了确保PWM比较器628能够正常工作，则需要反馈信号处理器629的输入Vth的电位在功率开关导通阶段基于***“地”GND保持恒定。本实施例提出了一种浮置电位采样技术可以解决以上的问题。

为了实现浮置电位采样技术，需要4个基本要素：采样开关、保持电容、采样开关的控制信号、以及浮置参考电位。在图6所示的控制芯片620中，采样开关K被连接在反馈信号处理器629的输出和PWM比较器628的输入之间；开关K的控制信号Samp₁来自时钟发生器624；保持电容Ch被连接在PWM比较器628的正输入端和VDD引脚之间；VDD引脚通过一个大电容C₂与***“地”GND相连，它起的作用是提供浮置参考电位。

在本发明的实施例中，保持电容可以是任何起到电容作用的器件，如MOS管等。

图7是控制芯片620的整个浮置采样过程的时序图，以下根据这个时序图来描述浮置采样技术的工作原理和实现方式。图7中，采样控制信号Samp1的时序和CLK信号的时序相同(在不同的应用中，Samp1控制信号也可以和时钟信号CLK的时序不同)，并且每次在PWM信号导通之前完成导通和关断。当Samp1信号为高时，开关K导通，反馈信号处理器629的输出与保持电容Ch和PWM比较器628的“+”输入之间被导通，保持电容Ch的电位被强制与反馈信号处理器629的输出电位相等；当Samp1信号变成低电平时开关K被关断，此时，PWM比较器628“+”输入的电位靠电容Ch上的电荷维持，它的值等于开关K关断瞬间(采样时刻)反馈信号处理器629输出的电位。由于VDD引脚通过一个大电容C₂(4uF～10uF)与***“地”相连，在功率开关SW导通(PWM_P为正向脉冲)时，二极管D1处于反向偏置状态，此时净流出电容C2的电流等于控制芯片的VDD电流减去电阻R1上的电流，对于所设计的控制芯片，这个电流约等于1mA。通常情况下，开关导通的时间小于10uS，而电容C2的值在4uF～10uF之间。因此，在SW导通期间，C2上的电位的下降小于2mV，故可以认为VDD提供的浮置参考电位在功率开关导通期间基本保持恒定。而控制芯片620内部电容Ch的底极板(及与采样开关K连接的极板)在采样开关K关断期间没有任何电荷泻放回路，因此Ch上的电压在采样信号Samp1为低时也保持恒定。这样，在功率开关导通期间，虽然芯片地VSS会随着变压器初级侧电流线性升高，但是PWM比较器628的输入阈值(等于在采样时刻VDD提供的浮置参考电位减去Ch上的电压)却基于***“地”GND保持恒定不变。当VSS的电压达到这个阈值时，PWM比较器628产生一个控制信号Ccnt使PWM_P信号变低，进而导致功率开关被关断，整个PWM控制过程与传统的控制过程等效。

对于上述浮置采样技术，芯片的共“地”VSS与***“地”GND之间连有一个电阻Rs，因此，芯片和***不共地。如图7所示，在功率开关导通期间，芯片的共“地”VSS与***“地”GND之间的电位差会线性增加。但是，VSS始终是芯片内部的最低电位，原先以VSS为基准的所有内部电压参考点的电位都会随着VSS电位的变化而同步，同幅度地变化，这与在芯片“地”VSS和***“地”GND之间加一个失调电压的效果相同。因此，VSS与GND之间相对电位差的改变对芯片内部所有电路的工作状态没有影响。

GAFB引脚复用的基本原理是：基于驱动和反馈信号采样在一个工作周期内的时序不交叠特性，利用芯片内部控制逻辑，使功率开关驱动器的输出在反馈信号进行采样的时间段内处于高阻态，从而使反馈信号能够不被干扰地被正确采样，并进一步输入到内部的信号处理电路。如图6所示，由PWM信号发生器产生的PWM_P，PWM_N信号被输入到功率开关驱动器中，功率开关驱动器的输出通过GAFB引脚连接到功率开关的控制端；同时，由反馈网络输出的反馈信号也通过GAFB引脚输入到控制芯片内部的反馈信号采样器中。

图8是控制芯片620的GAFB引脚的工作时序。与图3所示的传统控制芯片的时序对比，图8所示的PWM_N信号与图3所示例的PWM_N信号的时序控制方式不同。在图3所示的传统控制方式中，PWM_N与PWM_P是互补的，与之相对应的功率开关驱动器226的输出有导通态和截止态两种。其中，在导通态区间，功率开关由GATE引脚驱动而导通；在截止态区间，功率开关由GATE引脚驱动而截止。而在图8中，PWM_N信号与PWM_P信号在一个周期内，有一段同为低电平的时间段。这使得功率开关驱动器626的输出状态在原有导通态，截止态的基础上增加了第三种状态，即高阻态。图8中，高阻态位于PWM_P与PWM_N同为低电平的区间段。在高阻态期间，功率开关驱动器626的输出为高阻，而控制芯片620的GAFB引脚的最高输出电平被采样信号控制器钳位在功率开关阈值之下，因此功率开关SW依然处于截止状态。在高阻态区间，反馈输入信号可以在GAFB端口建立起来，并从GAFB引脚输入到内部的反馈信号采样器630，并且被正确采样。在图8所示的控制时序中，控制芯片620输出(GATE)的导通态对应外部功率开关导通，截止态和高阻态对应外部功率开关截止。因此本实施例中的GAFB引脚与图3所示的传统的控制方式中的GATE引脚对外部功率开关的控制作用上等效，同时GAFB引脚包含了图2中FB引脚对反馈信号的采样功能。

以上描述的是本实施例的开关电源控制器芯片引脚复用的解决方案和控制方法。通过上述方案，在保持原有功能不变的前提下，图2中传统开关电源控制器芯片的FB，GATE引脚被合并成图6中的GAFB引脚，VDD，GND，CS引脚被合并成VDD，VSS引脚。总的引脚数由原先的5个减为3个。同时，本实施例所提出的这种新的引脚方案也彻底消除了图2中传统开关电源控制芯片在***应用中的潜在风险，即：高压引脚VDD，GATE与低压引脚CS，FB发生意外短路；以及CS引脚和GND引脚之间的负向脉冲可能导致的栓锁效应(latch-up)。对于第一种风险，由于FB和GATE合并成了一个引脚GAFB，且芯片内部与这个引脚直接相连的器件都是高压器件，所以GAFB是一个高压引脚(耐压与VDD引脚相同)，因此即使它与VDD意外接触，它也有足够高的耐压防止被击穿。而VSS引脚是芯片的共“地”，即芯片中的最低电位。因此即使它与VDD意外短路，图6中电容C₂上存储的电荷能量也不会从芯片内部泻放，所以芯片不会造成损坏。对于第二种风险，由于图2中的引脚CS，GND合并成了图6中的一个引脚VSS，因此自然不存在原先两个引脚之间的负向脉冲问题了。

图9示出了使用本发明的控制芯片构成的示例性***。图9所示的是一个初级侧反馈的反激式(Flyback)电压适配器***。该适配器的作用是把交流电(90V～260V)转换成恒定的输出电压。图9从***的角度显示了控制芯片和***的连接关系。图9中的功率控制器芯片920只有3个引脚：VDD，GAFB，VSS。反馈网络940仅由一个反馈电阻R_FB和变压器TX的辅助线圈AUX组成。功率控制开关是一个MOS功率开关M₁。功率开关的漏极和源极分别连接到变压器TX的初级侧线圈PRE和电流感应电阻R_S。反馈电阻R_FB的一端连到辅助线圈，另一端和MOS开关M₁的栅极共同连到控制芯片的GAFB引脚。而控制芯片的VSS引脚与电阻R_S和开关M₁的源极相连。辅助线圈AUX的作用是在功率开关截止期间，映射次级侧的输出电压并且为控制芯片提供电能。

图10示出了图9所使用的本发明一实施例的开关电源控制芯片的内部结构。图10中的开关电源控制芯片920包括：功率开关驱动器926，反馈信号采样器930，时钟发生器924，PWM信号发生器925，PWM比较器928，反馈信号处理器929，以及参考源927。控制芯片920的GAFB引脚在芯片内部分别连接到功率开关控制器926的GATE端口和反馈信号采样器930的SUM端口。这里需要特别指明的是：由于GAFB是高压端口，所以在芯片中与GAFB引脚直接连接的所有器件都是高压器件。这些器件包括：功率开关驱动器926中的M2，M3；反馈信号采样器930中的晶体管M4及恒流源I_n1(其与GAFB引脚相连)所包含的器件。

由PWM信号发生器产生的两路脉冲控制信号PWM_P与PWM_N被输入到功率开关驱动器926，并经过功率开关驱动器926中的电平位移电路处理后产生两路输出控制信号：PWM_PH，PWM_NH。PWM_PH，PWM_NH分别与PWM_P，PWM_N具有相同的相位和脉宽，只是幅度和驱动能力更强。功率开关驱动器926的输出级由两个NMOS驱动管M2，M3串联而成。PWM_PH，PWM_NH分别控制M₂，M₃的栅极。当PWM_P为高电平，PWM_N为低电平时，M2被开启，M3被关断，外部功率开关M1的Gate被抬高，进而导通；当PWM_P为低电平，PWM_N为高电平时，M2被关断，M3被开启，外部功率开关M1的Gate被拉低，进而截止。当PWM_P，PWM_N同为低时，M2，M3都处于截止态，此时功率开关驱动器输出为高阻。这时，GAFB引脚的电位被反馈信号采样器930的SUM端口钳位在一个很低的电位，这个电位远低于功率MOS开关的阈值，因此M1依然截止。此时，输出电压被反映到变压器TX的辅助线圈AUX上，形成的电压：

V_AUX＝n·(V_o+V_D2)      (1)

其中，n是变压器TX的辅助线圈AUX与次级侧线圈SEC的匝数比。

这个电压通过反馈电阻R_FB形成反馈电流I_FB，由于V_SUM＜＜V_AUX，所以，

$I_{\mathrm{FB}}=\frac{V_{\mathrm{AUX}}-V_{\mathrm{SUM}}}{R_{\mathrm{FB}}}\≈\frac{V_{\mathrm{AUX}}}{R_{\mathrm{FB}}}=\frac{n\·(V_o+V_{D2})}{R_{\mathrm{FB}}}---\left(2\right)$

图11是控制芯片920的GAFB引脚的控制时序图。图11所示，CLK信号的下降沿导致PWM_P信号由低电平变为高电平，同时PWM_N信号由高电平变为低电平，这时，功率开关驱动器的输出处于导通态，且功率开关被导通；当PWM_P信号由高电平变为低电平，PWM_N也由低电平变为高电平，功率开关驱动器的输出处于截止态，且功率开关被断开；在持续了Δt的时间后，PWM_N信号受内部电路控制变成低电平，这时功率开关驱动器的输出GATE处于高阻态。由于受到反馈信号采样器中的NMOS器件M4与电流源In1的钳位作用，GAFB引脚的电位远小于功率开关M1的阈值电压，因此M1继续保持断开；当***时钟CLK的上升沿到来时，PWM_N信号再次被触发为高电平，功率开关驱动器也再次进入截止态，所以功率开关依然保持断开，直到下一次PWM_P信号变成高电平为止。在功率开关断开后，变压器次级侧的电压被反映到辅助线圈AUX上，并通过R_FB形成反馈电流I_FB，在功率开关驱动器的高阻态区间，I_FB流入SUM节点，与恒定电流Io相减后形成电流I_M4，I_M4进而与Io相减形成I_M5，

I_M5＝I_o-(I_o-I_FB)＝I_FB        (3)

为了能够采样到反映图9中输出电压Vo的信号，对I_FB的采样必须在变压器次级侧退磁电流I_D2(图9中流过D2的电流)为零之前结束。图11中示出了采样开关K₂的控制信号Samp与反馈电流I_FB的对应关系，图中所示采样时刻(采样脉冲的下降沿)在I_D2＝0之前发生。当采样脉冲为高时，K2导通，M6形成一个自偏置的MOS二极管。这时I_M5流入I_M6，并在M6的栅极(节点A)形成一个自偏置电压V_A。这个电压在M7上形成最终的采样电流Isamp。当采样开关断开时，电容C_T(也可以是MOS电容)将保持住采样开关断开时的电压，因此，Isamp电流也将在下一次采样到来之前保持恒定。Isamp电流和输出电压的对应关系为：

$I_{\mathrm{Samp}}=\frac{V_{\mathrm{AUX}}-V_{\mathrm{SUM}}}{{\mathrm{mR}}_{\mathrm{FB}}}\≈\frac{V_{\mathrm{AUX}}}{{\mathrm{mR}}_{\mathrm{FB}}}=\frac{n\·(V_o+V_{D2})}{m\·R_{\mathrm{FB}}}---\left(4\right)$

其中m是M7和M6之间W/L的比值。Isamp实时地反映输出电压，并且被输入到反馈信号处理器929去产生调制PWM脉宽的信号V_M和调制PWM频率的信号S_FM。与图11相对应的M6和M7之间的W/L比值m＝1，但在不同的应用中，m可以取其他的值。

图12反映了控制芯片920的VSS引脚的内部控制时序。***时钟CLK作为浮置采样开关K1的采样控制信号。当CLK信号为高时，开关K1导通，阈值发生器的输出与保持电容Ch(Ch可以是任何形式的电容，包括MOS器件形成的MOS电容)和PWM比较器928的“+”输入之间被导通，保持电容的电位被强制与阈值发生器(即反馈信号处理器929)的输出电位V_M相等；当CLK信号变成低电平，开关K1被关断，此时，PWM比较器928“+”输入的电位靠电容Ch上的电荷维持，它的值等于开关K1关断瞬间(采样时刻)反馈信号处理器929输出的电位。由于VDD引脚通过一个大电容C₂与***“地”相连，在功率开关SW导通(PWM_P为正向脉冲)时，二极管D1(参见图9)处于反向偏置状态，此时净流出电容C₂的电流等于控制芯片920的VDD电流减去电阻R1(参见图9)上的电流，对于所设计的控制芯片，这个电流约等于1mA。通常情况下，开关导通的时间小于10uS，而电容C₂的值在4uF～10uF之间。因此，在M₁导通期间，C₂上的电位下降小于2mV，因此可以认为VDD提供的浮置参考电位在功率开关导通期间基本保持恒定。而控制芯片内部电容Ch的底极板(与开关K1相连的一端)在采样开关K1关断期间没有任何电荷泻放回路，因此它上面的电压在采样信号CLK为低时也保持恒定。这样，在功率开关SW导通期间，虽然芯片地VSS会随着变压器初级侧电流线性升高，但是PWM比较器928的输入阈值(等于在采样时刻VDD提供的浮置参考电位减去Ch上的电压)却基于***“地”GND保持恒定不变。当VSS的电压达到这个阈值时，PWM比较器928产生一个控制信号Ccnt，进而导致功率开关SW被关断，整个PWM控制过程与传统的控制过程等效。在图10中，反馈信号处理器929也生成一个频率调制信号S_FM，S_FM被输入到时钟发生器中去调制***时钟信号CLK，进而调制功率开关控制信号的频率。

本发明的芯片引脚复用方案还可应用于DC-DC适配器、便携式电子设备(如手机等)的充电器、LED驱动器等领域，下面再举一实际的例子加以说明。

图13示出包含本发明的控制芯片的另一示例性***。如图13所示，它的***配置与图10基本相同。控制芯片1320也只有3个引脚，反馈输入和功率三极管的控制输出被接到控制芯片的同一个引脚，GAFB；电流控制信号被接到芯片的“地”VSS。所不同的是，它的功率开关T1是一个三极管(BJT)，负载是一个充电电池，因此，本实施例是一个电池充电器***。对于目前大多数便携设备的充电电池，要求充电器有两种工作模式，即恒压(CV)，恒流(CC)模式。在电池电能耗尽时，电池电压一般只有其额定输出电压的1/2～1/3。这时要求充电器工作在恒流(CC)模式，即用一个额定的恒定电流为电池充电。在恒流充电过程中，电池的电压逐渐升高，当其电压达到额定的输出电压时，充电器进入恒压(CV)模式。这时，电池电压被恒定在其额定输出电压保持不变，同时充电电流变得很小。图14是充电器***的工作特性曲线。

图15示出了图13所使用的本发明一实施例的充电器控制芯片的内部结构。该控制芯片1320可以实现恒压(CV)，恒流(CC)功能。图15中的充电器控制芯片1320包括：功率开关驱动器1326，反馈信号采样器1330，时钟发生器1324，PWM信号发生器1325，PWM比较器1328，反馈信号处理器1329，参考源1327，退磁脉宽采样器1331以及恒流控制器1332。控制芯片1320的GAFB引脚在芯片内部分别连接到功率开关驱动器1326的GATE端口和反馈信号采样器1330的SUM端口。这里需要特别指明的是：由于GAFB是高压端口，所以在芯片中与GAFB引脚直接连接的所有器件都是高压器件。这些器件包括：功率开关驱动器1326中上拉驱动电路和下拉驱动电路中所包含的器件；反馈信号采样器1330中的晶体管M4及恒流源I_n1所包含的器件。

由PWM信号发生器产生的两路脉冲控制信号PWM_P，PWM_N被输入到功率开关驱动器1326，并经过功率开关驱动器1326中的电平位移电路处理后产生两路输出控制信号：PWM_PH，PWM_NH。PWM_PH，PWM_NH分别与PWM_P，PWM_N具有相同的相位和脉宽，只是幅度和驱动能力更强。功率开关驱动器1326的输出级由一个上拉驱动模块和一个下拉驱动模块构成。PWM_PH，PWM_NH分别控制上拉驱动模块和下拉驱动模块。当PWM_P为高电平，PWM_N为低电平时，下拉驱动模块截止(高阻)，上拉驱动模块使能，并为外部功率开关T1提供基极驱动电流，使T1导通；当PWM_P为低电平，PWM_N为高电平时，上拉驱动模块截止(高阻)，下拉驱动模块使能，外部功率开关T1的Base被关断，进而截止。当PWM_P，PWM_N同为低时，上拉驱动模块和下拉驱动模块都处于截止(高阻)态，此时功率开关驱动器输出为高阻。这时，GAFB引脚的电位被反馈信号采样器1330的SUM端口钳位在一个很低的电位，这个电位远低于功率三极管开关的导通阈值，因此T1依然截止。此时，输出电压被反映到变压器TX的辅助线圈AUX上，形成的电压：

V_AUX＝n·(V_o+V_D2)        (5)

其中，n是变压器辅助线圈AUX与次级侧线圈SEC的匝数比。

这个电压通过反馈电阻形成反馈电流IFB，由于V_SUM＜＜V_AUX，所以，

$I_{\mathrm{FB}}=\frac{V_{\mathrm{AUX}}-V_{\mathrm{SUM}}}{R_{\mathrm{FB}}}\≈\frac{V_{\mathrm{AUX}}}{R_{\mathrm{FB}}}=\frac{n\·(V_o+V_{D2})}{R_{\mathrm{FB}}}---\left(6\right)$

图16(a)是控制芯片1320的GAFB引脚的控制时序图。图16(a)所示，当PWM_P信号由低电平变为高电平，同时PWM_N信号由高电平变为低电平时，功率开关驱动器的输出处于导通态，且功率开关被导通；当PWM_P信号由高电平变为低电平，PWM_N信号由低电平变为高电平，功率开关驱动器的输出处于截止态，且功率开关被断开；在持续了Δt的时间后，PWM_N信号受内部电路控制变成低电平，这时功率开关驱动器的输出GATE处于高阻态。由于受到反馈信号采样器中的NMOS器件M4与电流源In1的钳位作用，GAFB引脚的电位远小于功率开关T1的阈值电压，因此T1继续保持断开；当受到图17中所示的退磁脉宽信号Demg的下降沿的触发，PWM_N信号再次变为高电平，功率开关驱动器也再次进入截止态，所以功率开关依然保持断开，直到下一次PWM_P信号变成高电平为止。在图16(a)中所示的功率开关驱动器的高阻态区间，I_FB流入SUM节点，与恒定电流Io相减后形成电流I_M4，I_M4进而与Io相减形成I_M5，再经过电流镜M6，M7转换，使IM7＝IM5，因此有：

I_M7＝I_M5＝I_o-(I_o-I_FB)＝I_FB    (7)

为了能够采样到反映图13中输出电压Vo的信号，对I_FB的采样必须在变压器次级侧退磁电流I_D2(图13中流过D2的电流)为零之前结束。图16(a)中示出了采样开关K₂的控制信号Samp与反馈电流I_FB的对应关系，图16(a)中所示采样时刻(采样脉冲的下降沿)在I_D2＝0之前发生。

当采样开关K2的控制信号Samp为高时，K2导通，M10形成一个自偏置的MOS二极管。这时I_M7流入I_M10，并在M10的栅极(节点A)形成一个自偏置电压V_A。这个电压在M9上形成最终的采样电流Isamp。当采样开关断开时，电容C_T(也可以是MOS器件形成的电容)将保持住采样开关断开时的电压，因此，Isamp电流也将在下一次采样到来之前保持恒定。Isamp电流和输出电压的对应关系为：

$I_{\mathrm{Samp}}=\frac{V_{\mathrm{AUX}}-V_{\mathrm{SUM}}}{{\mathrm{mR}}_{\mathrm{FB}}}\≈\frac{V_{\mathrm{AUX}}}{{\mathrm{mR}}_{\mathrm{FB}}}=\frac{n\·(V_o+V_{D2})}{m\·R_{\mathrm{FB}}}---\left(8\right)$

其中m是M10和M9之间W/L的比值。Isamp实时地反映输出电压，并且被输入到反馈信号处理器去调制PWM信号。与图16(a)相对应的M10和M9之间W/L的比值m＝1，但在不同的应用中，m可以取其他的值。Isamp输入到反馈信号处理器分别产生PWM比较器阈值的调制信号V_M和时钟发生器频率的调制信号S_FM。

这里需要特别指出，控制信号PWM_P，PWM_N的有效电平既可以是以上所描述的高电平，也可以是低电平有效。其中图16(a)是高电平有效的情况，图16(b)是低电平有效的情况。

为了实现恒流功能，还需要对退磁脉宽采样。所谓退磁脉宽，是从功率开关截止到变压器次级侧功率二极管D2(参考图13)上的电流I_D2衰减到0的时间段。退磁脉宽被反映在辅助线圈AUX的电压信号中，并进一步反映在反馈信号I_FB中。当功率开关驱动器处于高阻时，I_FB流入反馈信号采样器1330的SUM节点，先与Io电流作用形成I_M5，再经过由晶体管M6，M8构成的电流镜形成I_M8，其中I_M8和流入SUM节点的I_FB电流成比例。I_M8被输入退磁脉宽采样器1331，经过处理后输出退磁脉宽信号Demg。图17是退磁脉宽产生的时序图。由图17可见，退磁脉宽的上升沿由PWM信号的下降沿触发，下降沿由电流信号I_M8的下降沿(对应变压器次级侧功率二极管D2上的电流衰减到0)触发，其中的触发电平是图17中所示的V_D。由退磁脉宽采样器输出的退磁信号Demg输入到恒流控制器中。恒流控制器在CLK信号和Demg信号的共同作用下，产生一个控制信号I_FM去控制时钟发生器，使CLK的时钟周期T与退磁信号Demg的脉宽T_Demg之间在电池的输出电压小于额定电压时，形成一个固定的比例。公式(9)反映了输出电流Io与退磁脉宽，时钟周期，初级侧线圈PRE和次级侧线圈SEC的匝数比以及初级侧线圈PRE的峰值电流之间的关系。从中可以看出，当T_Demg/T是一个常数k，且Ipeak也是常数时，输出电流恒定(如公式(10)所示)。

$I_o=\frac{1}{2}\·\frac{T_{\mathrm{Demg}}}{T}\·I_{\mathrm{peak}2}=\frac{1}{2}\·\frac{T_{\mathrm{Demg}}}{T}\·\frac{N_p}{N_s}{I}_{\mathrm{peak}}---\left(9\right)$

$I_o=\frac{1}{2}\·\frac{T_{\mathrm{Demg}}}{T}\·\frac{N_p}{N_s}{I}_{\mathrm{peak}}=\frac{1}{2}\·k\·\frac{N_p}{N_s}{I}_{\mathrm{peak}}---\left(10\right)$

其中Np，Ns分别是变压器初级侧线圈PRE和次级侧线圈SEC的匝数。当输出电压小于额定电压时，图15中的反馈信号处理器输出的PWM比较器阈值是常数，因此初级侧线圈PRE在功率开关导通时的峰值电流也是常数。而恒流控制器使CLK的时钟周期T与退磁脉宽的时间T_Demg之间在电池的输出电压小于额定电压时，形成一个固定的比例，因此可以获得恒定的输出电流Io。在整个恒流(CC)和恒压(CV)过程，VSS引脚复用的时序控制与第一个实施例相同。

以上的实施例描述了引脚复用的开关功率控制器在充电器(Charger)中的应用。在实际的应用中，如果把输出的电池换成LED二极管，图13的***则形成一个LED驱动器***。此外，图13所示例***的功率开关也可以使用功率MOS开关器件。

Claims (9)

1.一种开关电源控制器电路，包括时钟发生器、PWM信号发生器、功率开关驱动器、反馈信号采样器、PWM比较器以及浮置电位采样电路，并且该开关电源控制器电路具有：第一端，耦接电源高电位；第二端，用以输出开关驱动信号，以及接收反馈信号；第三端，用以接收一外部电流信号，并作为所述控制器电路的电源低电位；其中：

该时钟发生器的输出端输出一时钟信号；

该PWM信号发生器的两输入端分别连接该时钟信号和该PWM比较器的输出信号，该PWM信号发生器的输出端输出PWM信号；

该功率开关驱动器的输入端连接该PWM信号，该功率开关驱动器的输出端向该第二端提供该开关驱动信号；

该反馈信号采样器的输入端自该第二端接收该反馈信号，该反馈信号采样器的输出端输出经采样的反馈信号；

该反馈信号处理器的输入端接收该经采样的反馈信号以及一参考电压或电流，该反馈信号处理器的一输出端输出一阈值信号；

该PWM比较器的第一输入端连接该第三端，第二输入端连接一阈值电压，该PWM比较器的输出端连接该PWM信号发生器的其中一输入端；

该浮置电位采样电路包括一开关及一保持电容，该开关连接于该反馈信号处理器的输出端与该PWM比较器的第二输入端之间，其中该开关被控制以在该功率开关驱动器输出的开关驱动信号导通之前采样该反馈信号处理器的阈值信号；该保持电容连接于该电源高电位与该PWM比较器的第二输入端之间，以在该开关关断期间保持该阈值信号作为该阈值电压；

该功率开关驱动器的输出端至少在该反馈信号采样器接收该反馈信号期间被设置为高阻态。

2.如权利要求1所述的开关电源控制器电路，其特征在于，该第一端通过一电容耦接一***接地端。

3.如权利要求1所述的开关电源控制器电路，其特征在于，该第三端至少通过一电阻耦接一***接地端。

4.如权利要求1所述的开关电源控制器电路，其特征在于，该PWM信号包括第一PWM信号和第二PWM信号，该第一PWM信号和该第二PWM信号不同时导通，该功率开关驱动器被控制而在该第一PWM信号导通期间向该第二端提供该开关驱动信号，该反馈信号采样器被控制而在该第一PWM信号和该第二PWM信号同时截止期间自该第二端接收该反馈信号。

5.如权利要求1所述的开关电源控制器电路，其特征在于，该PWM信号包括第一PWM信号，该功率开关驱动器的输出端在该第一PWM信号导通期间向该第二端提供该开关驱动信号，该时钟发生器还输出一第一采样信号以控制该开关，该第一采样信号与该第一PWM信号具有相同频率，并且先于该第一PWM信号导通。

6.如权利要求4所述的开关电源控制器电路，其特征在于，该反馈信号采样器是受控于该PWM采样器输出的第二采样信号。

7.如权利要求1所述的开关电源控制器电路，其特征在于，该反馈信号处理器的另一输出端输出一调制信号到该时钟发生器，以调制该PWM信号的频率。

8.如权利要求1所述的开关电源控制器电路，其特征在于，所述开关电源控制器电路为集成电路芯片。

9.一种开关电源***，包括如权利要求1-8任一项所述的开关电源控制器电路、一开关功率转换器以及一反馈网络，该开关功率转换器具有一功率输入端口、一功率输出端口、一电流信号输出端、以及一开关信号输入端，该电流信号输出端连接该开关电源控制器电路的第三端，并且至少通过一电阻耦接一***接地端，该开关信号输入端连接该开关电源控制器电路的第二端，该反馈网络的输入端连接该功率输出端口，该反馈网络的输出端连接该开关电源控制器电路的第二端。

Images