CN102045936A - 线路板结构 - Google Patents
线路板结构 Download PDFInfo
- Publication number
- CN102045936A CN102045936A CN2009101798427A CN200910179842A CN102045936A CN 102045936 A CN102045936 A CN 102045936A CN 2009101798427 A CN2009101798427 A CN 2009101798427A CN 200910179842 A CN200910179842 A CN 200910179842A CN 102045936 A CN102045936 A CN 102045936A
- Authority
- CN
- China
- Prior art keywords
- circuit
- daughter board
- layer
- board
- line layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明是有关于一种线路板结构,包括一内层线路板以及一线路子板。内层线路板具有第一线路层、第二线路层以及位于第一及第二线路层之间的一核心层。线路子板内埋于核心层中,线路子板的布线密度大于内层线路板的布线密度。此外,在另一线路板结构中,线路子板的至少一侧对应显露于一开口区域中。因此,本发明用以制作局部高布线密度的线路板,能够简化步骤及减少制造成本。
Description
技术领域
本发明涉及一种线路板,特别是涉及一种整合高/低布线密度的线路板结构。
背景技术
消费性电子产品的市场需求大,消费者除了要求功能强大外,更要求轻、薄、短、小,因此市面上电子产品的线路越来越细密,而用以安装电子元件的印刷线路板也朝多层发展,由二层、四层而变为六层、八层,甚至到十层以上,以使电子元件可以更密集地装设于印刷线路板上,缩小印刷线路板的面积,使电子产品的体积更小。
然而,随着印刷线路板的层数越来越多,制造的步骤也变得极为繁复,使得制造的时间变得很长。为了制作高布线密度的线路,印刷线路板的层数常常超过四层,但在制作四层的印刷线路板时,光是将胶片、铜箔与内层线路板一起压合所需要的时问,就大约要数小时左右,如果再加上后续的处理步骤,大概需要约五个小时。若所制作的印刷线路板为四层以上的多层板,如六层、八层、十层的印刷线路板,则压合所需要的时间会更长,因此制作成本过高。
相对而言,低布线密度的印刷线路板因层数少、制造的步骤较少,可以在较短的时间内完成,故产量高、成本低,因而业界无不希望以较少的步骤来制造高布线密度的印刷线路板。值得注意的是,在局部高布线密度的线路板中,高布线密度的区域仅占整个线路板的一部分,其余区域为一般布局(低布线密度)的线路,但碍于制程上缺乏创新,现有习知的制作方法还是需要很长的时间,因此制造成本并未减少,不符合经济效益。
由此可见,上述现有的印刷线路板在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新型的线路板结构,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的印刷线路板存在的缺陷,而提供一种新型的线路板结构,所要解决的技术问题是使其用以制作局部高布线密度的线路板,并能简化步骤及减少制造成本,非常适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。为达到上述目的,依据本发明的线路板结构,包括一内层线路板以及一线路子板。内层线路板具有第一线路层、第二线路层以及位于第一及第二线路层之间的一核心层。线路子板内埋于核心层中,线路子板的布线密度大于内层线路板的布线密度。
在本发明的一实施例中,上述的线路板结构更包括二绝缘胶片以及二图案化线路层。二绝缘胶片至少包覆于线路子板的周围。二图案化线路层配置于内层线路板与线路子板的相对两侧,且二绝缘胶片分别隔离于二图案化线路层与第一及第二线路层之间。
在本发明的一实施例中,上述的相对两侧的二图案化线路层、内层线路板以及线路子板彼此电性连接。
在本发明的一实施例中,上述的线路子板具有四层或四层以上的线路层。线路子板的层数大于内层线路板的层数。
在本发明的一实施例中,上述的线路子板的厚度小于或等于内层线路板的厚度。
本发明的目的及解决其技术问题还采用以下技术方案来实现。为达到上述目的,依据本发明的线路板结构,包括一内层线路板、一线路子板、二绝缘胶片以及二图案化线路层。内层线路板具有第一线路层、第二线路层以及位于第一及第二线路层之间的一核心层。线路子板内埋于核心层中,线路子板的布线密度大于内层线路板的布线密度。二绝缘胶片至少包覆于线路子板的周围。二图案化线路层配置于内层线路板与线路子板的相对两侧,且二绝缘胶片分别隔离于二图案化线路层与第一及第二线路层之间,其中线路子板的至少一侧对应显露于一开口区域中。
在本发明的一实施例中,上述的开口区域是移除覆盖于一预定开口区域的一部分绝缘胶片以及一部分图案化线路层所形成。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明线路板结构至少具有下列优点及有益效果:本发明的线路板将预先完成的高布线密度的线路子板整合至一般布局(低布线密度)的内层线路板中,并与二绝缘胶片以及二图案化线路层结合为一体,以简化步骤及减少制造成本。因此,线路板只需一次压合所需要的时间,不需花很长的时间,大幅减少了现有习知多层线路板的制造成本。
综上所述,本发明是有关于一种线路板结构,包括一内层线路板以及一线路子板。内层线路板具有第一线路层、第二线路层以及位于第一及第二线路层之间的一核心层。线路子板内埋于核心层中,线路子板的布线密度大于内层线路板的布线密度。此外,在另一线路板结构中,线路子板的至少一侧对应显露于一开口区域中。
上述说明仅是本发明技术方案的概述,为能更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1A~图1E分别是本发明一实施例的线路板的制作方法的流程图。
图2A~图2F分别是本发明另一实施例的线路板的制作方法的流程图。
10:线路母板 100:线路子板
102:线路层 104:绝缘层
106:核心基板 200:内层线路板
202:第一线路层 204:第二线路层
206:核心层 210:离型膜
212:绝缘胶片 214:金属箔片
214a:图案化线路层 214b:外层线路
220、220a:线路板 A:预定开口区域
B:接垫 C:开口
C1:开口区域 P、P1:导电通孔
V、V1:导电盲孔
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的线路板结构其具体实施方式、结构、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明,应当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
图1A~图1E分别是本发明一实施例的线路板的制作方法的流程图。请参阅图1A所示,其中具有高布线密度的线路子板100,是由切割一线路母板10而来。线路母板10分离为多个线路子板100之后,这些线路子板100均具有高布线密度的线路,其包括四层或四层以上的线路层102,例如六层、八层或十层。在本实施例中,先将多层的线路层102以及绝缘层104依序层叠于核心基板106上,再以盲孔V及镀通孔P电性连接线路层102的线路,以制作出多个相同布局的线路子板100于一线路母板10上。线路子板100的相对两侧具有多个接垫B,密集地排列于线路子板100上,以使线路子板100可电性连接高阶处理的电子元件(未绘示),例如中央处理器或显示芯片等。
接着,请参阅图1B及图1C所示的步骤,将完成高布线密度的线路子板100配置于一内层线路板200的开口C中。内层线路板200的开口C例如以激光切割成预定的形状及大小,用以容纳尺寸较小的线路子板200。在本实施例中,内层线路板200具有第一线路层202、第二线路层204以及位于第一及第二线路层202、204之间的一核心层206,但从图1B可知,线路子板100的布线密度大于内层线路板200的布线密度,且线路子板100的层数(四层或四层以上)也高于内层线路板200的层数(二层或二层以上)。
线路子板100的厚度大致上可小于或等于内层线路板200的厚度,依设计的需求而定。当线路子板100内埋于核心层206时,分别配置一绝缘胶片212以及一金属箔片214于线路子板100与内层线路板200的相对两侧,并进行一热压合步骤,以使上下两侧的二金属箔片214藉由二绝缘胶片212固着于线路子板100以及内层线路板200上,并结合为一体。
接着,请参阅图1D及图1E所示的步骤,当完成热压合步骤之后,更可进行一穿孔制程以及一镀孔制程,以分别形成导电材料于一通孔P1及多个盲孔V1中。穿孔制程例如是激光烧孔制程或机械钻孔制程。通孔P1可贯穿相对两侧的二金属箔片214、二绝缘胶片212以及内层线路板200。多个盲孔V1分别显露出内层线路板200上的第一线路层202及第二线路层204,并显露出位于线路子板100相对两侧的接垫B。此外,镀孔制程例如是电镀导电材料于通孔P1中,以电性连接相对两侧的二金属箔片214至内层线路板200,以及电镀导电材料于盲孔V1中,以电性连接相对两侧的二金属箔片214至线路子板100及内层线路板200。
详细而言,形成通孔P、P1的方式有二种,(1)形成实体导电柱、(2)形成中空导电柱,该中空导电柱的空腔中更可以填入填充材料,其中填充材料可以分为(a)导体材料,例如包括金属膏或导电高分子等;(b)绝缘材料,例如包括树脂材料、陶磁材料或具有陶瓷材料颗粒分布的树脂材料等;(c)导热材料,例如具有金属颗粒、金属化合物颗粒或陶磁材料颗粒分布的树脂材料等。
前述形成导电柱体的方式通常包括化学沉积法在通孔表面形成无电电镀导体层,且/或在该导体层上再进行电镀法形成有电电镀导体层。
前述形成导电盲孔V、V1的方式通常包括:(1)以化学沉积法在盲孔表面形成无电电镀导体层,且/或在该导体层上再进行电镀法形成有电电镀导体层,形成具有中空导电柱的盲孔;(2)直接以化学沉积法由盲孔表面形成无电电镀导体层,并延续沉积至形成具有实体导电柱的盲孔。
形成于线路子板100的盲孔V及/或内层线路板200的埋孔,在本技术领域中,通常会形成中空导电柱,并在中空导电柱中填入树脂材料、具有金属颗粒或陶磁颗粒分布的树脂材料,或金属膏,例如铜膏或银膏等。当然也可以视情况保留中空状直接进行热压合由半固化胶片的含胶在热压过程流动填入该盲孔及/或埋孔中。
然后,图案化相对两侧的二金属箔片214,以形成二图案化线路层214a。如此,本发明的线路板220大致上制作完成,其包括一线路子板100、一内层线路板200、二绝缘胶片212以及二图案化线路层214a。线路子板100内埋于内层线路板200中,且线路子板100的布线密度大于内层线路板200的布线密度,以做为线路板220的高布线密度的区域。此外,二绝缘胶片212包覆于线路子板100的周围,并隔离于二图案化线路层214a与第一及第二线路层202、204之间。另外,线路子板100与内层线路板200可藉由外层的图案化线路层214a与电子元件(未绘示)电性连接,以传递信号。
图2A~图2F分别是本发明另一实施例的线路板的制作方法的流程图。请参阅图2A所示,其中具有高布线密度的线路子板100,是由切割一线路母板10而来。线路母板10分离为多个线路子板100之后,这些线路子板100均具有高布线密度的线路,其包括四层或四层以上的线路层,例如六层、八层或十层。相关的描述请参考上述实施例,在此不再赘述。
接着,请参阅图2B及图2C所示的步骤,将完成高布线密度的线路子板100配置于一内层线路板200的开口C中。线路子板100的布线密度大于内层线路板200的布线密度,且线路子板100的层数(四层或四层以上)也高于内层线路板200的层数(二层或二层以上)。与上述实施例不同的是,进行热压合步骤之前,可先形成一离型膜210于线路子板100的一侧上,以隔离同样位于线路子板100的一侧的绝缘胶片212。离型膜210可在后续完成穿孔制程、镀孔制程以及图案化线路制程之后,自线路子板100上掀离而移除,以显露出线路子板100于一开口区域中,如图2F所示。有关图2D及图2E的穿孔制程、镀孔制程以及图案化线路制程,请参考上述实施例,在此不再赘述。
请参阅图2E及图2F所示的步骤,线路板220a具有一预定开口区域A,对应于离型膜210所在的位置,预定开口区域A上可保留一部分外层线路214b,但也可不保留此部分外层线路214b。本发明可藉由激光切割预定开口区域A并移除覆盖于预定开口区域的一部分绝缘胶片212以及一部分金属箔片214,以显露出离型膜210。然后,移除离型膜210,以显露出线路子板100于一开口区域C1中。
在另一实施例中,虽然未绘示于图中,但可想而知,线路板例如具有二预定开口区域,分别对应于二离型膜所在的位置,其中二离型膜位于线路子板的相对两侧。同样可藉由上述的说明,来移除相对两侧的一部分绝缘胶片以及一部分金属箔片,以显露出二离型膜。然后,再移除离型膜,以显露出线路子板的相对两侧于二开口区域中。
如此,本发明的线路板220a大致上制作完成,其包括一线路子板100、一内层线路板200、二绝缘胶片212以及二图案化线路层214a。线路子板100内埋于内层线路板200中,且线路子板100的布线密度大于内层线路板200的布线密度,以做为线路板220a的高布线密度的区域。此外,二绝缘胶片212包覆于线路子板100的周围,并隔离于二图案化线路层214a与第一及第二线路层202、204之间。另外,线路子板100的至少一侧对应显露于一开口区域C1中。开口区域C1可容纳一个或多个电子元件(未绘示),并可藉由导电球或导电块(未绘示)与线路子板100的接垫B电性连接,以传递信号。
综上所述,本发明的线路板将预先完成的高布线密度的线路子板整合至一般布局(低布线密度)的内层线路板中,并与二绝缘胶片以及二图案化线路层结合为一体,以简化步骤及减少制造成本。因此,线路板只需一次压合所需要的时间,不需花很长的时间,大幅减少了现有习知多层线路板的制造成本,符合经济效益,确实为可供产业上利用的发明。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (8)
1.一种线路板结构,其特征在于包括:
一内层线路板,具有第一线路层、第二线路层及位于该第一及该第二线路层之间的一核心层;以及
一线路子板,内埋于该核心层中,该线路子板的布线密度大于该内层线路板的布线密度。
2.如权利要求1所述的线路板结构,其特征在于更包括:
二绝缘胶片,至少包覆于该线路子板的周围;以及
二图案化线路层,配置于该内层线路板与该线路子板的相对两侧,且该二绝缘胶片分别隔离于该二图案化线路层与该第一及该第二线路层之间。
3.如权利要求2所述的线路板结构,其特征在于其中相对两侧的该二图案化线路层、该内层线路板以及该线路子板彼此电性连接。
4.如权利要求1所述的线路板结构,其特征在于其中所述的线路子板具有四层或四层以上的线路层。
5.如权利要求4所述的线路板结构,其特征在于其中所述的线路子板的层数大于该内层线路板的层数。
6.如权利要求5所述的线路板结构,其特征在于其中所述的线路子板的厚度小于或等于该内层线路板的厚度。
7.一种线路板结构,其特征在于包括:
一内层线路板,具有第一线路层、第二线路层及位于该第一及该第二线路层之间的一核心层;
一线路子板,内埋于该核心层中,该线路子板的布线密度大于该内层线路板的布线密度;
二绝缘胶片,至少包覆于该线路子板的周围;以及
二图案化线路层,配置于该内层线路板与该线路子板的相对两侧,且该二绝缘胶片分别隔离于该二图案化线路层与该第一及该第二线路层之间,其中该线路子板的至少一侧对应显露于一开口区域中。
8.如权利要求7所述的线路板结构,其特征在于其中所述的开口区域是移除覆盖于一预定开口区域的一部分绝缘胶片以及一部分图案化线路层所形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910179842 CN102045936B (zh) | 2009-10-14 | 2009-10-14 | 线路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910179842 CN102045936B (zh) | 2009-10-14 | 2009-10-14 | 线路板结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102045936A true CN102045936A (zh) | 2011-05-04 |
CN102045936B CN102045936B (zh) | 2013-03-20 |
Family
ID=43911536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910179842 Active CN102045936B (zh) | 2009-10-14 | 2009-10-14 | 线路板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102045936B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102742367A (zh) * | 2010-07-23 | 2012-10-17 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
CN103369821A (zh) * | 2013-07-25 | 2013-10-23 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN103402332A (zh) * | 2013-07-25 | 2013-11-20 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN104582235A (zh) * | 2013-10-15 | 2015-04-29 | 宏达国际电子股份有限公司 | 复合式电路板 |
CN105957856A (zh) * | 2016-06-22 | 2016-09-21 | 日月光半导体(上海)有限公司 | 集成电路封装体、封装基板及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100521168C (zh) * | 2004-06-24 | 2009-07-29 | 日本特殊陶业株式会社 | 中间基板 |
-
2009
- 2009-10-14 CN CN 200910179842 patent/CN102045936B/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102742367A (zh) * | 2010-07-23 | 2012-10-17 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
CN102742367B (zh) * | 2010-07-23 | 2015-04-22 | 欣兴电子股份有限公司 | 线路板及其制造方法 |
CN103369821A (zh) * | 2013-07-25 | 2013-10-23 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN103402332A (zh) * | 2013-07-25 | 2013-11-20 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN103402332B (zh) * | 2013-07-25 | 2016-04-20 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN103369821B (zh) * | 2013-07-25 | 2016-04-20 | 东莞生益电子有限公司 | 具备高密度互连设计和散热结构的pcb板及其制作方法 |
CN104582235A (zh) * | 2013-10-15 | 2015-04-29 | 宏达国际电子股份有限公司 | 复合式电路板 |
CN105957856A (zh) * | 2016-06-22 | 2016-09-21 | 日月光半导体(上海)有限公司 | 集成电路封装体、封装基板及其制造方法 |
CN105957856B (zh) * | 2016-06-22 | 2019-02-19 | 日月光半导体(上海)有限公司 | 集成电路封装体、封装基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102045936B (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102045964B (zh) | 线路板的制作方法 | |
CN103458628B (zh) | 多层电路板及其制作方法 | |
CN102548225A (zh) | 一种pcb板的制作方法 | |
US10674613B2 (en) | Via stub elimination by disrupting plating | |
CN103906371B (zh) | 具有内埋元件的电路板及其制作方法 | |
CN102045936B (zh) | 线路板结构 | |
CN104349587A (zh) | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 | |
CN107960019A (zh) | 一种实现零残桩的pcb制作方法及pcb | |
CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
KR20040061409A (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
CN104244597A (zh) | 一种对称结构的无芯基板的制备方法 | |
US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
CN104219876A (zh) | 电路板及其制作方法 | |
JP2011066373A (ja) | 回路板構造 | |
CN104254213A (zh) | 多层电路板及其制作方法 | |
CN113873788A (zh) | 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板 | |
CN107734859B (zh) | 一种pcb的制造方法及pcb | |
TW201112903A (en) | Fabrication method of circuit board | |
CN211047360U (zh) | 包边线路板 | |
TW200922429A (en) | Structure and manufacturing method of (with embedded component) multilayer circuit board | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
CN1178563C (zh) | 利用实心铜柱互连导通的印刷电路板的制作方法 | |
CN107635349A (zh) | 电路板及终端设备 | |
JP2012089818A (ja) | 積層型セラミック電子部品の製造方法 | |
CN2922382Y (zh) | 一种表面安装的印制电路板电路模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |