CN102034709A - 增大pmos核心器件的工艺窗口的方法 - Google Patents
增大pmos核心器件的工艺窗口的方法 Download PDFInfo
- Publication number
- CN102034709A CN102034709A CN2009101964234A CN200910196423A CN102034709A CN 102034709 A CN102034709 A CN 102034709A CN 2009101964234 A CN2009101964234 A CN 2009101964234A CN 200910196423 A CN200910196423 A CN 200910196423A CN 102034709 A CN102034709 A CN 102034709A
- Authority
- CN
- China
- Prior art keywords
- ion
- source
- drain region
- side wall
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种增大PMOS核心器件的工艺窗口的方法。该方法包括：在衬底上依次形成栅氧化层和多晶硅层之后，对所形成的多晶硅层进行第一次离子注入过程；对所述栅氧化层和多晶硅层进行刻蚀，形成栅极，并在所述栅极的两侧形成第一侧墙；进行浅离子注入工艺，以形成浅掺杂漏区，并在上述第一侧墙的外侧形成第二侧墙；进行深源/漏区离子注入工艺；在所述深源/漏区离子注入工艺中包括第一次源/漏区离子注入过程和第二次源/漏区离子注入过程；在所形成的栅、源和漏区上沉积高应力氮化物层，并进行欧姆接触工艺和顶层金属布线工艺。使用本发明所提供的方法，可增大PMOS核心器件的工艺窗口，提高产品的良率，节省工艺成本。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种增大PMOS核心器件的工艺窗口(Process Window)的方法。
背景技术
目前，伴随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展，半导体器件的制造技术已进入65nm乃至45nm工艺节点，栅极宽度的最小特征尺寸已经达到45nm或更小。
而在互补金属氧化物半导体(CMOS)器件的制造工艺中，一些工艺流程将对金属氧化物半导体场效应管(MOSFET)的性能，特别是p沟道金属氧化物半导体(PMOS)核心元件的性能造成较大的影响，从而使得所形成的半导体元器件的性能也随之降低。
图1为现有技术中形成PMOS的方法的流程图，图2A～2G为现有技术中形成PMOS的方法的示意图。在现有技术中，形成PMOS的方法包括如下所述的步骤：
步骤101，在衬底上依次形成栅氧化层和多晶硅层。
如图2A所示，在本步骤中，将首先在衬底1上形成栅氧化层2，然后再在栅氧化层2上沉积一多晶硅层3。
步骤102，对所述栅氧化层和多晶硅层进行刻蚀，形成栅极。
如图2B所示，在本步骤中，将对上述的多晶硅层3和栅氧化层2进行曝光、刻蚀等工艺，从而形成栅极301。
步骤103，在所述栅极的两侧形成第一侧墙(Offset Spacer)。
如图2C所示，在本步骤中，将在栅极301的两侧形成第一侧墙4，所述第一侧墙4一般由氧化硅/氮化硅介质薄膜组合而成。形成的该第一侧墙4的目的在于为后续的快速热退火(RTA)工艺中的浅离子注入区横向扩散预留一定的距离，从而确保栅极301下方的沟道具有一定的宽度，以避免后续的浅离子注入工艺所带来的短沟道效应，导致沟道宽度变窄而出现击穿(punch through)现象及漏电流的情况。
步骤104，进行浅离子注入工艺，以形成浅掺杂漏(LDD，Lightly DopedDrain)区。
如图2D所示，在本步骤中，将以第一侧墙4及栅极301为掩膜，进行浅离子注入工艺，从而在衬底1上形成浅掺杂漏(LDD，Lightly Doped Drain)区5。
在进行上述的浅离子注入工艺之后，还可进行后续的快速热退火工艺(例如，激光退火工艺等)，使浅离子注入区横向扩散，有利于浅掺杂漏区5的形成；另外，上述的快速热退火工艺还可以对在进行浅离子注入工艺时受损的晶格进行修复，并且能够使所注入的离子分布比较均匀。
步骤105，在上述第一侧墙的外侧形成第二侧墙。
如图2E所示，在本步骤中，将通过沉积、光刻、腐蚀等一系列工艺流程在第一侧墙4的外侧形成第二侧墙6。
步骤106，进行深源/漏区离子注入工艺。
如图2F所示，在本步骤中，将以栅极301、第一侧墙4以及第二侧墙6为掩膜，并以第二侧墙6所定义的窗口，进行深源/漏区离子注入，在衬底1上形成源/漏(S/D)区7。
在上述深源/漏区离子注入工艺中，一般分为三步完成，为了区别这三次离子注入过程，可将本步骤中的第一次源/漏区离子注入称为IMP1，将第二次源/漏区离子注入称为IMP2，将第三次源/漏区离子注入称为IMP3。其中，在IMP1和IMP3中，所使用的离子为硼(B，Boron)离子；而在IMP2中，所使用的离子为氟化硼(BF2)离子。
在进行上述的深源/漏区离子注入工艺之后，还可进行后续的快速热退火工艺(例如，激光退火工艺等)，从而修复在进行深源/漏区离子注入工艺时受损的晶格，并且使所注入的离子分布比较均匀。
步骤107，去除第二侧墙后，在所形成的栅、源和漏区上沉积高应力氮化物层。
如图2G所示，在本步骤中，将去除第二侧墙6，然后在所形成的栅、源和漏区上沉积高应力氮化物层8。其中，可以利用现有技术中的多种沉积方法来形成高应力氮化物层8。
步骤108，进行欧姆接触(CT)工艺。
在本步骤中，将进行欧姆接触工艺，以形成欧姆接触层(图2G中未示出)。具体来说，在需进行欧姆接触工艺时，可先用PVD方法沉积厚度为100～150埃
的镍金属层，然后进行低温退火(退火温度一般为300℃左右)和高温退火(退火温度一般为450℃左右)，以形成具有低电阻率相的SiNi欧姆接触层。具体的工艺过程在此不再赘述。
步骤109，进行顶层金属布线(MT)工艺。
在本步骤中，将进行顶层金属布线工艺，以形成顶层金属布线(图2G中未示出)。具体的工艺过程在此不再赘述。
通过上述的步骤101～109，最终可形成所需的PMOS核心器件。
但是，上述的PMOS的制造工艺中的离子注入过程以及所使用的RTA工艺通常会降低MOSFET的性能。例如，在进行上述的深源/漏区离子注入工艺时，由于需要连续进行三次离子注入过程，因此容易使得源漏离子注入的剂量过高；同时，由于P型元素(例如，硼离子)质量一般都比较小，所以离子扩散速度比较快，从而使得所掺杂的离子的密度在后续进行RTA工艺时容易出现过掺杂(over-run)现象，因而使得与相应的N型MOSFET(NMOSFET)和相应的P型MOSFET(PMOSFET)相比，通过上述工艺所形成的PMOS核心器件的饱和电流(Idsat)和截止漏电流(Ioff)的值将大大超过标准的浮动范围，导致该PMOS核心器件的工艺窗口(ProcessWindow)太小，从而大大降低了该PMOS核心器件的性能。
因此，如何增大PMOS核心器件的工艺窗口是半导体制造工艺中必须关注的问题。
发明内容
本发明提供了一种增大PMOS核心器件的工艺窗口的方法，从而增大PMOS核心器件的工艺窗口，提高产品的良率，节省工艺成本。
为达到上述目的，本发明中的技术方案是这样实现的：
一种增大PMOS核心器件的工艺窗口的方法，该方法包括：
在衬底上依次形成栅氧化层和多晶硅层之后，对所形成的多晶硅层进行第一次离子注入；
对所述栅氧化层和多晶硅层进行刻蚀，形成栅极，并在所述栅极的两侧形成第一侧墙；
进行浅离子注入工艺，以形成浅掺杂漏区，并在上述第一侧墙的外侧形成第二侧墙；
进行深源/漏区离子注入工艺；在所述深源/漏区离子注入工艺中包括第一次源/漏区离子注入和第二次源/漏区离子注入；
在所形成的栅、源和漏区上沉积高应力氮化物层，并进行欧姆接触工艺和顶层金属布线工艺。
在对所形成的多晶硅层和栅氧化层进行第一次离子注入时，所使用的离子为硼B离子；
其中，所述硼离子的能量区间为：4～8Kev，所述硼离子的剂量区间为：1013～1014/cm2。
在所述深源/漏区离子注入工艺中的第一次源/漏区离子注入中，所使用的离子为氟化硼BF2离子；
其中，所述氟化硼离子的能量为：4～10Kev，所述氟化硼离子的剂量为：5×1014～5×1015/cm2。
在所述深源/漏区离子注入工艺中的第二次源/漏区离子注入中，所使用的离子为硼B离子；
其中，所述氟化硼离子的能量为：1～3Kev，所述硼离子的剂量为：1014～2×1015/cm2。
该方法还进一步包括：在进行所述的深源/漏区离子注入工艺之后，进行快速热退火工艺。
该方法还进一步包括：在进行所述的浅离子注入工艺之后，进行快速热退火工艺。
所述快速热退火工艺为激光退火工艺。
综上可知，本发明中提供了一种增大PMOS核心器件的工艺窗口的方法。在该方法中，由于在对所述栅氧化层和多晶硅层进行刻蚀以形成栅极之前，先进行一次离子注入过程，并在后续的深源/漏区离子注入工艺中只进行两次离子注入过程，从而可有效地增大PMOS核心器件的工艺窗口，提高产品的良率，节省工艺成本。
附图说明
图1为现有技术中形成PMOS的方法的流程图。
图2A～2G为现有技术中形成PMOS的方法的示意图。
图3为本发明的增大PMOS核心器件的工艺窗口的方法的流程图。
图4A～4G为本发明的增大PMOS核心器件的工艺窗口的方法的示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行详细说明。
本发明提供了一种增大PMOS核心器件的工艺窗口的方法，该方法在衬底上依次沉积形成栅氧化层和多晶硅之后，并在对所述栅氧化层和多晶硅层进行刻蚀以形成栅极之前，先进行一次离子注入(IMP)过程，并在后续的深源/漏区离子注入工艺中将这部分已经注入的离子的剂量扣除，只进行两次离子注入过程，从而减小深源/漏区离子注入工艺中的注入离子的剂量，有效地减少过掺杂现象，提高PMOS核心器件的性能，提高产品的良率。
图3为本发明的增大PMOS核心器件的工艺窗口的方法的流程图。图4A～4G是本发明的增大PMOS核心器件的工艺窗口的方法的示意图。如图3所示，本发明的增大PMOS核心器件的工艺窗口的方法包括以下步骤：
步骤301，在衬底上依次形成栅氧化层和多晶硅层。
如图4A所示，在本步骤中，将首先在衬底1上沉积形成栅氧化层2，然后再在栅氧化层2上沉积一多晶硅层3。其中，栅氧化层2一般由二氧化硅和少量的氮元素构成。
另外，可使用本领域中常用的沉积方法来进行上述的栅氧化层和多晶硅层的沉积，具体的沉积栅氧化层和多晶硅层的方法在此不再赘述。
步骤302，进行多晶硅前掺杂(poly pre-doping)工艺。
如图4A所示，在本步骤中，将进行多晶硅前掺杂工艺，即对上述所形成的多晶硅层3进行第一次离子注入过程，从而对所述的多晶硅层3进行掺杂。在进行上述多晶硅前掺杂(poly pre-doping)工艺后，可以在不降低多晶硅电阻率的前提下，降低后续的深源/漏区离子注入工艺中所注入的离子的剂量，从而减小由于过掺杂引起的沟道宽度变窄而出现击穿(punchthrough)现象及漏电流的情况。
为了区别于后续步骤中的其它离子注入过程，可将本步骤中的第一次离子注入过程称为IMP1。
其中，在进行第一次离子注入过程时，所使用的离子为硼(B)离子；该硼离子的能量区间为：4～8Kev，剂量区间为：1013～1014个/平方厘米(通常将单位“个/平方厘米”简写为“/cm2”，下文同)。较佳的，在实际应用中可以选择：所注入的硼离子的能量分别为：4Kev、5Kev、6Kev、7Kev或8Kev，所注入的硼离子的剂量分别为：2×1013/cm2、4×1013/cm2、6×1013/cm2、8×1013/cm2或9×1013/cm2。
在本步骤中，可使用本领域中常用的离子注入方法来进行上述的多晶硅前掺杂工艺，因此，上述多晶硅前掺杂工艺的具体实现方式在此不再赘述。
步骤303，对所述栅氧化层和多晶硅层进行刻蚀，形成栅极。
如图4B所示，在本步骤中，将对上述的掺杂后的多晶硅层3和栅氧化层2进行曝光、刻蚀等工艺，从而形成栅极301。
在本步骤中，可使用本领域中常用的曝光、刻蚀等工艺来形成所需的栅极301，因此，形成栅极的具体实现方式在此不再赘述。
步骤304，在所述栅极的两侧形成第一侧墙。
如图4C所示，在本步骤中，将在栅极301的两侧形成第一侧墙4。形成的该第一侧墙4的目的在于为后续的快速热退火(RTA)工艺中的浅离子注入区横向扩散预留一定的距离，从而确保栅极301下方的沟道具有一定的宽度，以避免后续的浅离子注入工艺所带来的短沟道效应，导致沟道宽度变窄而出现击穿现象及漏电流的情况。
在本步骤中，所述第一侧墙4一般由氧化硅/氮化硅介质薄膜组合而成，而所述第一侧墙4的厚度一般为
优选的，所述第一侧墙4的厚度为
另外，具体的形成第一侧墙4的方法可使用本领域中常用的形成侧墙的方法，在此不再赘述。
步骤305，进行浅离子注入工艺，以形成浅掺杂漏(LDD)区。
如图4D所示，在本步骤中，将以第一侧墙4及栅极301为掩膜，进行浅离子注入工艺，从而在衬底1上形成浅掺杂漏区5。
在进行上述的浅离子注入工艺之后，还可进行后续的快速热退火工艺(例如，激光退火工艺等)，使浅离子注入区横向扩散，有利于浅掺杂漏区5的形成；另外，上述的快速热退火工艺还可以对在进行浅离子注入工艺时受损的晶格进行修复，并且能够使所注入的离子分布比较均匀。
另外，在本步骤中，可使用本领域中常用的离子注入方法来进行上述的浅离子注入工艺，因此，上述浅离子注入工艺的具体实现方式在此不再赘述。
步骤306，在上述第一侧墙的外侧形成第二侧墙6。
如图4E所示，在本步骤中，将通过沉积、光刻、腐蚀等一系列工艺流程在第一侧墙4的外侧形成第二侧墙6。
其中，所述第二侧墙6的主要由氧化硅/氮化硅介质薄膜组合而成；而所述第二侧墙6的厚度一般为
优选的，所述第二侧墙6的厚度为
另外，在本步骤中，可使用本领域中常用的侧墙形成方法来形成上述的第二侧墙6，因此，具体的实现方式在此不再赘述。
步骤307，进行深源/漏区离子注入工艺。
如图4F所示，在本步骤中，将以栅极301、第一侧墙4以及第二侧墙6为掩膜，并以第二侧墙6所定义的窗口，进行深源/漏区离子注入，在衬底1上形成源/漏(S/D)区7。
在本发明中，上述的深源/漏区离子注入工艺分为两步完成，即在进行第一次源/漏区离子注入过程之后，再进行第二次源/漏区离子注入过程。为了便于区别，可将本步骤中的第一次源/漏区离子注入过程称为IMP2，将第二次源/漏区离子注入过程称为IMP3。
其中，在IMP2中，所使用的离子为氟化硼(BF2)离子；该氟化硼离子的能量为：4～10Kev，剂量为：5×1014～5×1015/cm2。较佳的，在实际应用中可以选择：所注入的氟化硼离子的能量分别为：3Kev、5Kev、7Kev或9Kev，所注入的氟化硼离子的剂量分别为：6×1014/cm2、8×1014/cm2、1×1015/cm2、2×1015/cm2或4×1015/cm2。
在IMP3中，所使用的离子为硼(B)离子；该硼离子的能量为：1～3Kev，剂量为：1014～2×1015个/cm2。较佳的，在实际应用中可以选择：所注入的硼离子的能量分别为：1Kev、2Kev或3Kev，所注入的硼离子的剂量分别为：2×1014/cm2、4×1014/cm2、6×1014/cm2、8×1014/cm2或1015/cm2。
在进行上述的深源/漏区离子注入工艺之后，还可进行后续的快速热退火工艺(例如，激光退火工艺等)，从而修复在进行深源/漏区离子注入工艺时受损的晶格，并且使所注入的离子分布比较均匀。
另外，在本步骤中，可使用本领域中常用的离子注入方法来进行上述的深源/漏区离子注入工艺，因此，上述深源/漏区离子注入工艺的具体实现方式在此不再赘述。
步骤308，在所形成的栅、源和漏区上沉积高应力氮化物层。
如图4G所示，在本步骤中，将在所形成的栅、源和漏区上沉积高应力氮化物层8。其中，可以利用现有技术中的多种沉积方法来形成高应力氮化物层8。
步骤309，进行欧姆接触(CT)工艺。
在本步骤中，将进行欧姆接触工艺，以形成欧姆接触层(图4G中未示出)。具体来说，在需进行欧姆接触工艺时，可先用PVD方法沉积厚度为
的镍金属层，然后进行低温退火(退火温度一般为300℃左右)和高温退火(退火温度一般为450℃左右)，以形成具有低电阻率相的SiNi欧姆接触层。具体的工艺过程在此不再赘述。
步骤310，进行顶层金属布线(MT)工艺。
在本步骤中，将进行顶层金属布线工艺，以形成顶层金属布线(图4G中未示出)。具体的工艺过程在此不再赘述。
通过上述的步骤301～310，最终可形成所需的PMOS核心器件。
由以上所述的增大PMOS核心器件的工艺窗口的方法可知，在本发明所提供的技术方案中，由于在衬底上依次沉积形成栅氧化层和多晶硅之后，并在对所述栅氧化层和多晶硅层进行刻蚀以形成栅极之前，先进行一次离子注入(IMP)过程，并在后续的深源/漏区离子注入工艺中将这部分已经注入的离子的剂量扣除，只进行两次离子注入过程，因而在不降低多晶硅电阻率的前提下，降低后续的深源/漏区离子注入工艺中所注入的离子的剂量，从而可有效地减少由于过掺杂引起的沟道宽度变窄而出现击穿(punchthrough)现象及漏电流的情况，提高产品的良率，节省工艺成本。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种增大PMOS核心器件的工艺窗口的方法，其特征在于，该方法包括：
在衬底上依次形成栅氧化层和多晶硅层之后，对所形成的多晶硅层进行第一次离子注入；
对所述栅氧化层和多晶硅层进行刻蚀，形成栅极，并在所述栅极的两侧形成第一侧墙；
进行浅离子注入工艺，以形成浅掺杂漏区，并在上述第一侧墙的外侧形成第二侧墙；
进行深源/漏区离子注入工艺；在所述深源/漏区离子注入工艺中包括第一次源/漏区离子注入和第二次源/漏区离子注入；
在所形成的栅、源和漏区上沉积高应力氮化物层，并进行欧姆接触工艺和顶层金属布线工艺。
2.根据权利要求1所述的方法，其特征在于：
在对所形成的多晶硅层和栅氧化层进行第一次离子注入时，所使用的离子为硼B离子；
其中，所述硼离子的能量区间为：4～8Kev，所述硼离子的剂量区间为：1013～1014/cm2。
3.根据权利要求1所述的方法，其特征在于：
在所述深源/漏区离子注入工艺中的第一次源/漏区离子注入中，所使用的离子为氟化硼BF2离子；
其中，所述氟化硼离子的能量为：4～10Kev，所述氟化硼离子的剂量为：5×1014～5×1015/cm2。
4.根据权利要求1所述的方法，其特征在于：
在所述深源/漏区离子注入工艺中的第二次源/漏区离子注入中，所使用的离子为硼B离子；
其中，所述氟化硼离子的能量为：1～3Kev，所述硼离子的剂量为：1014～2×1015/cm2。
5.根据权利要求1所述的方法，其特征在于，该方法还进一步包括：
在进行所述的深源/漏区离子注入工艺之后，进行快速热退火工艺。
6.根据权利要求1所述的方法，其特征在于，该方法还进一步包括：
在进行所述的浅离子注入工艺之后，进行快速热退火工艺。
7.根据权利要求5或6所述的方法，其特征在于：
所述快速热退火工艺为激光退火工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196423A CN102034709B (zh) | 2009-09-25 | 2009-09-25 | 增大pmos核心器件的工艺窗口的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196423A CN102034709B (zh) | 2009-09-25 | 2009-09-25 | 增大pmos核心器件的工艺窗口的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102034709A true CN102034709A (zh) | 2011-04-27 |
| CN102034709B CN102034709B (zh) | 2012-09-26 |
Family
ID=43887421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910196423A Active CN102034709B (zh) | 2009-09-25 | 2009-09-25 | 增大pmos核心器件的工艺窗口的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102034709B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104123962A (zh) * | 2014-07-21 | 2014-10-29 | 中国人民解放军国防科学技术大学 | 一种具有低多晶掺杂浓度的单栅非易失存储单元 |
| CN105590842A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100585817C (zh) * | 2007-09-07 | 2010-01-27 | 中芯国际集成电路制造(上海)有限公司 | 一种可改善负温度不稳定性的pmos管制作方法 |
-
2009
- 2009-09-25 CN CN200910196423A patent/CN102034709B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104123962A (zh) * | 2014-07-21 | 2014-10-29 | 中国人民解放军国防科学技术大学 | 一种具有低多晶掺杂浓度的单栅非易失存储单元 |
| CN105590842A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN105590842B (zh) * | 2014-11-17 | 2019-11-01 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN112735950A (zh) * | 2020-12-28 | 2021-04-30 | 华虹半导体(无锡)有限公司 | NOR Flash的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102034709B (zh) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840862B (zh) | 高性能半导体器件的形成方法 | |
| US7220637B2 (en) | Method of manufacturing semiconductor device with offset sidewall structure | |
| JP4553173B2 (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
| US5963799A (en) | Blanket well counter doping process for high speed/low power MOSFETs | |
| US20100255666A1 (en) | Thermal processing method | |
| JP2009272423A (ja) | 半導体装置及びその製造方法 | |
| US7795101B2 (en) | Method of forming a MOS transistor | |
| WO2006047061A2 (en) | Use of defined compounds for the manufacture of a medicament for preventing/ treating diseases resulting from somatic mutation | |
| CN102487009B (zh) | 一种nmos器件源极和漏极的制作方法 | |
| CN102034709B (zh) | 增大pmos核心器件的工艺窗口的方法 | |
| JP2009278084A (ja) | Ｃｍｏｓプロセスにおけるｎｍｏｓデバイスとｐｍｏｓデバイスの製造方法 | |
| US20080258178A1 (en) | Method of forming a MOS transistor | |
| US7157357B2 (en) | Methods of forming halo regions in NMOS transistors | |
| US8409975B1 (en) | Method for decreasing polysilicon gate resistance in a carbon co-implantation process | |
| US9881841B2 (en) | Methods for fabricating integrated circuits with improved implantation processes | |
| Ortolland et al. | Laser-annealed junctions with advanced CMOS gate stacks for 32nm node: Perspectives on device performance and manufacturability | |
| KR100607317B1 (ko) | 반도체소자의접합부형성방법 | |
| CN101894748B (zh) | 离子注入的方法 | |
| JP5338042B2 (ja) | 電界効果トランジスタの製造方法 | |
| Erokhin | Device scaling and performance improvement: Advances in ion implantation and annealing technologies as enabling drivers | |
| Ponomarev et al. | A manufacturable 25 nm planar MOSFET technology | |
| Wang et al. | Millisecond annealing for advanced device fabrications | |
| KR101006505B1 (ko) | 반도체 소자의 제조방법 | |
| Surdeanu et al. | Advanced PMOS device architecture for highly-doped ultra-shallow junctions | |
| KR101088817B1 (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |