CN102016974A - 显示控制设备和显示控制方法 - Google Patents
显示控制设备和显示控制方法 Download PDFInfo
- Publication number
- CN102016974A CN102016974A CN2009801156847A CN200980115684A CN102016974A CN 102016974 A CN102016974 A CN 102016974A CN 2009801156847 A CN2009801156847 A CN 2009801156847A CN 200980115684 A CN200980115684 A CN 200980115684A CN 102016974 A CN102016974 A CN 102016974A
- Authority
- CN
- China
- Prior art keywords
- view data
- frame buffer
- image data
- read
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000013500 data storage Methods 0.000 claims abstract description 14
- 230000003139 buffering effect Effects 0.000 claims description 53
- 238000004519 manufacturing process Methods 0.000 claims description 30
- 230000006399 behavior Effects 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims 1
- 230000005055 memory storage Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/04—Display device controller operating with a plurality of display units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/121—Frame memory handling using a cache memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
一种显示控制设备(1)包括:多个显示设备(16a和16b);向所述显示设备(16a和16b)提供图像数据的显示输出部件(18);临时存储所述图像数据的帧缓冲器(22);控制所述帧缓冲器(22)的缓冲控制部件(24)。所述显示输出部件(18)将存储在帧缓冲器(22)中的图像数据传送到多个显示设备(16a和16b),并从图像数据存储部件(12)中读取未存储在帧缓冲器(22)中的图像数据,以便将所读取的图像数据传送到显示设备(16a和16b),并将所读取的图像数据写入所述帧缓冲器(22)。所述缓冲控制部件(24)被配置用于防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件(12)读取的图像数据覆写。由此,以低代价来减少内存读取的次数是可能的。
Description
对相关申请的交叉引用
本申请要求来自2008年4月30日在日本提交的日本专利申请2008-118154的优先权的权益,这里通过引用将其全部内容包含于本申请以及本申请的权利要求书中。
技术领域
本发明涉及用于多个显示设备的显示控制设备以及显示控制方法。
背景技术
通常,用于在图像设备中显示图像的显示控制设备是众所周知的。例如,日本专利公开2007-333892公开了传统的显示控制设备的一个示例。在本专利文件中,所述传统的显示控制设备的基本配置说明如下。
所述显示控制设备以取决于图像数据的显示图像更新时刻(下文中称之为“更新频率”)将图像数据写入缓冲器。此外,所述显示控制设备以屏幕的刷新频率(下文中称之为“显示频率”)从所述缓冲器读取存储在该缓冲器中的图像数据,并将所读取的图像数据输出到所述显示设备。
发明内容
本发明要解决的问题
在上面所述的传统的显示控制设备中,当所述显示频率高于更新频率时,要求所述显示控制设备不管所述图像数据是否被更新的事实而重复地存取缓冲器,以便读取相同的图像数据,并将所读取的图像数据输出到显示设备。通常,存储所述图像数据的缓冲器是显示控制设备的外部存储器。因此,存在一个问题:当对所述外部存储器的存取量增加时,所述显示控制设备的处理负荷也增加。
具体地,近些年,在诸如便携式游戏机、便携式电话等设备中,具有多个显示设备的终端的数量在不断增加。随着显示设备数量的增加,预计上述显示控制设备的处理负荷的增加会变得越来越显著。
一种众所周知的配置是:在显示控制设备的内部存储器中提供用于临时存储图像数据的帧缓冲器,从而减少对外部存储器的存取次数,并从内部存储器中读取未被更新的图像数据。
然而,在传统的配置中,需要与多个显示设备中的每个相对应地被提供所述临时存储帧缓冲器。因此,帧缓冲器的数量随着显示设备数量的增加而增加。这导致了显示控制设备的成本增加的问题,这是因为,内部存储器的成本高于外部存储器的成本。
已经考虑了上述情况作出本发明。本发明的一个目标是提供低成本、且减少了对存储器的存取量的显示控制设备。
解决所述问题的手段
根据本发明的一种显示控制设备包括:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储从图像数据存储部件读取的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻。其中,显示控制设备具有以下配置:所述显示输出部件基于来自缓冲控制部件的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器,以及其中,所述缓冲控制部件防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写。
根据本发明的一种显示控制方法,其基于包括以下部件的显示控制设备:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储在图像数据存储部件中存储的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻。其中,所述显示控制方法具有以下配置:显示输出部件将表示在帧缓冲器中的图像数据写入位置的数据、以及表示在帧缓冲器中的图像数据读取位置的数据传送到缓冲控制部件;其中,所述缓冲控制部件基于表示所述读取位置的数据、以及表示所述写入位置的数据,生成用于控制所述图像数据读取和写入时刻的控制信号,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写,并将所生成的控制信号传送到显示输出部件;以及其中,所述显示输出部件基于从缓冲控制部件传送的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器。
本发明包括下面将要说明的其他方面。因此,本发明的公开是为了提供本发明的一些方面,并不是为了限制在此说明和要求的本发明的范围。
附图说明
图1显示了根据第一实施例的显示控制设备的配置;
图2显示了在图像生成部件中生成图像数据的时刻、以及在显示设备中显示所述图像数据的时刻;
图3A显示了在各个显示设备中显示图像数据的时刻;
图3B显示了在时刻T显示图像数据的方法;
图3C显示了在时刻T+1显示图像数据的方法;
图4显示了在图像生成部件中生成图像数据的时刻、以及在显示设备中显示所述图像数据的时刻;
图5A显示了仅仅在先前的图像数据的部分区域中与先前的图像数据不同的图像数据的示例;
图5B显示了当仅仅在先前的图像数据的部分区域中与先前的图像数据不同的图像数据被生成时,所述显示控制设备的操作;以及
图6显示了在图像生成部件中生成图像数据的时刻、以及在显示设备中显示所述图像数据的时刻。
具体实施方式
下面,将详细说明本发明。应该理解,下面将要说明的实施例只是本发明的示例,而本发明可以被修改成不同的形式。因此,下面公布的特定配置和功能不限制本发明的范围。
根据本发明的一种显示控制设备包括:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储从图像数据存储部件读取的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻。其中,显示控制设备具有以下配置:所述显示输出部件基于来自缓冲控制部件的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器,以及其中,所述缓冲控制部件防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写。
利用这个配置,所述缓冲控制部件执行控制,从而防止存储在帧缓冲器中且还未被读取的图像数据被从图像数据存储部件中读取的图像数据覆写,由此,所述帧缓冲器可以被多个显示设备共用。因此,可以通过使用比显示设备的数量更少数量的帧缓冲器来减小对图像数据存储部件的存取量。因此,可响应于减少对图像数据存储部件的存取量以及减少成本的需求。
在根据本实施例的显示控制设备中,所述缓冲控制部件具有这样的配置:其中,以构成所述图像数据的每行为单位,向帧缓冲器写入图像数据、以及从帧缓冲器读取图像数据。
利用这个配置,可以在对应于所读取的行的区域中存储新的图像数据,因此,可以在不用等到存储在帧缓冲器中的所有图像数据都被读取之后的情况下,开始将图像数据存储到帧缓冲器中。
在根据本实施例的显示控制设备中,所述缓冲控制部件具有这样的配置:其中,以对帧缓冲器的每次存储器存取为单位,向帧缓冲器写入图像数据、以及从帧缓冲器读取图像数据。
利用这个配置,可以在通过存储器存取来读取图像数据的存储器存取的单位区域中,存储新的图像数据,因此,可以在不用等到存储在帧缓冲器中的所有图像数据都被读取之后的情况下,开始将图像数据存储到帧缓冲器中。
根据本实施例的显示控制设备包括:图像数据生成部件,其以低于显示设备的显示频率的更新频率生成要在所述多个显示设备上显示的图像数据,并将所生成的图像数据存储在所述图像数据存储部件中。
利用这个配置,可以在减少对图像数据存储部件的存取量的同时,显示以低于所述显示设备的显示频率的更新频率生成的图像。
在根据本实施例的显示控制设备中,所述显示输出部件具有这样的配置:在图像数据生成部件中生成图像数据的时刻,从图像数据存储部件读取最新的图像数据,以便将所读取的图像数据显示在显示设备中,并将所读取的图像数据存储在帧缓冲器中;以及当比帧缓冲器的数量更多的图像数据生成时刻相互重叠时,从图像数据存储部件读取用于与帧缓冲器的数量相同的数量的显示设备的图像数据,并在下一个显示时刻读取用于其余显示设备的图像数据。
利用这个配置,生图像数据被生成的时刻从图像数据存储部件中读取、并在显示设备中显示所述图像数据,因此,可以显示最新的图像数据。此外,所述处理可以被这样的配置适当地执行:其中,当多个图像数据生成的时间相互重叠、由此所生成的图像数据不能被存储到帧缓冲器中时,从图像数据存储部件中读取与存储在帧缓冲器中的数据量相对应的图像数据。
根据本实施例的显示控制设备具有这样的配置:其中,所述图像生成部件包括更新频率信息获取部件,其获取关于用于生成图像数据的更新频率的信息;以及其中,当所述显示输出部件确定在图像生成部件中生成的图像数据的更新频率高于预定的阈值时,所述显示输出部件在不将所述图像数据存储在临时存储部件中的情况下,将所述图像数据从图像数据存储部件输出到显示设备。
利用这个配置,所述帧缓冲器不被用于具有高于阈值的更新频率的图像数据,由此,可以使用所述帧缓冲器来临时存储具有等于或低于阈值的更新频率的图像数据。当具有低更新频率的图像数据被存储到帧缓冲器中时,可以显著地减少对图像数据存储部件的存取的次数。
根据本实施例的显示控制设备具有这样的配置:其中,所述图像生成部件包括更新频率信息获取部件,其获取关于用于生成图像数据的更新频率的信息;以及其中,当所述显示输出部件确定图像生成部件中生成的图像数据的更新频率低于预定的阈值时,所述显示输出部件将帧缓冲器之一设置为专用帧缓冲器,在该专用帧缓冲器中仅写入所生成的图像数据。
利用这个配置,具有低更新频率的图像数据被存储在帧缓冲器中,由此,可以显著地减少对图像数据存储部件的存取量。
在根据本实施例的显示控制设备中,所述图像生成部件具有这样的配置:其中,当所述图像生成部件生成其中更新先前帧的部分区域的图像数据时,所述图像生成部件不将所生成的图像数据输出到图像数据存储部件,而是将表示所述部分区域中的变化的数据输出到帧缓冲器。
利用这个配置,当先前帧的部分区域被更新时,基于表示所述部分区域中的变化的数据来更新存储在帧缓冲器中的图像数据的一部分,由此,可以在不对图像数据存储部件进行存取的情况下显示与先前帧不同的图像。
根据本实施例的显示控制设备具有这样的配置:其中,所述显示设备的数量是2,且其中帧缓冲器的数量是1。
利用这个配置,当在两个显示设备中显示的图像数据被交替地存储在一个帧缓冲器中时,对所述图像数据存储部件的存取量可以减少到一半。
根据本实施例的一种信息终端装置包括:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储从图像数据存储部件读取的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻。其中,所述信息终端装置具有以下配置:显示输出部件基于来自缓冲控制部件的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器,以及其中,所述缓冲控制部件执行控制,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写。
利用这个配置,与根据本实施例的显示控制设备相似,可以通过使用比显示设备的数量更少数量的帧缓冲器来减小对图像数据存储部件的存取量。因此,可响应于减少对图像数据存储部件的存取量以及减少成本的需求。注意到,根据本实施例的显示控制设备的各个配置也可以被应用到根据本实施例的信息终端装置中。
根据本实施例的一种显示控制方法,其基于包括以下部件的显示控制设备:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储在图像数据存储部件中存储的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻。其中,所述显示控制方法具有以下配置:显示输出部件将表示在帧缓冲器中的图像数据写入位置的数据、以及表示在帧缓冲器中的图像数据读取位置的数据传送到缓冲控制部件;其中,所述缓冲控制部件基于表示所述读取位置的数据、以及表示所述写入位置的数据,生成用于控制所述图像数据读取和写入时刻的控制信号,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写,并将所生成的控制信号传送到显示输出部件;以及其中,所述显示输出部件基于从缓冲控制部件传送的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器。
利用这个配置,与根据本实施例的显示控制设备相似,可以通过使用比显示设备的数量更少数量的帧缓冲器来减小对图像数据存储部件的存取量。因此,可响应于减少对图像数据存储部件的存取量以及减少成本的需求。注意到,根据本实施例的显示控制设备的各个配置也可以被应用到根据本实施例的显示控制方法中。
下面,将参考附图更详细地说明根据本发明的实施例的显示控制设备。
[第一实施例]
图1是显示了根据本实施例的显示控制设备1的配置的框图。所述显示控制设备1包括生成图像数据的图像生成部件10、存储所述图像数据的图像数据存储部件12、各自显示图像的两个显示设备16a和16b(被通称为“显示设备16”)、读取存储在图像数据存储部件12中的图像数据并将所读取的图像数据显示在显示设备16中的显示输出部件18、临时存储从图像数据存储部件12读取的图像数据的临时存储部件20、以及控制向和从临时存储部件20写入和读取图像数据的时刻的缓冲控制部件24。注意,虽然在本实施例中说明了两个显示设备16的情况,但显示设备16的数量并不限于2,而是可以使用任意数量的显示设备16。
所述图像生成部件10生成要在显示设备16中显示的图像数据,并将所生成的图像数据写入图像数据存储部件12。所述图像生成部件10以30fps(帧每秒)的更新频率生成图像数据。所述图像生成部件10可以被处理器或硬引擎配置。
所述图像数据存储部件12具有分别对应于显示设备16a和16b的帧缓冲器14a和14b。所述帧缓冲器14a存储要在显示设备16a上显示的图像数据,而帧缓冲器14b存储要在显示设备16b上显示的图像数据。所述临时存储部件20具有帧缓冲器22,其被显示设备16a和显示设备16b共用。所述显示设备16a和显示设备16b的图像数据被写入共用的帧缓冲器22。
这里,下面将说明构成所述图像数据存储部件12和临时存储部件20的硬件。所述图像数据存储部件12是由诸如与包括显示输出部件18的***LSI相分离的廉价的外部存储器(例如,DRAM)等构成的。另一方面,所述临时存储部件20是由***LSI中的存储器(例如,SRAM)构成的,该存储器比外部存储器昂贵,但其具有每单位存取的低功耗。因此,需要通过尽可能多地使用内部存储器来减少对外部存储器的存取量,同时,从成本的角度,需要减少所述内部存储器的容量。
所述显示输出部件18与显示设备16的显示频率相一致地,将图像数据传送到显示设备16。在本实施例中,所述显示设备16的显示频率是60fps。因此,即使当所述图像数据未被更新时,所述显示输出部件18也需要以每秒60次的频率将图像数据传送到显示设备16。所述显示输出部件18根据来自缓冲控制部件24的控制信号,将所述图像数据存储在临时存储部件20的帧缓冲器中。
所述显示输出部件18将表示帧缓冲器22中的图像数据写入位置的数据传送到缓冲控制部件24,并将表示帧缓冲器22中的图像数据读取位置的数据传送到缓冲控制部件24。因此,所述缓冲控制部件24掌握当前时刻的数据写入位置和数据读取位置。所述缓冲控制部件24基于所述数据写入位置和数据读取位置,将控制数据读取和数据写入时刻的控制信号传送到显示输出部件18。这个控制信号是用于防止未读取的图像数据被覆写的信号。作为这个控制信号的示例,可以使用表示是否允许写入图像数据的信号。基于来自缓冲控制部件24的所述控制信号,所述显示输出部件18从帧缓冲器22读取图像数据,并将图像数据写入帧缓冲器22。注意,所述缓冲控制部件24也可以被提供在显示输出部件18中。
图2显示了在图像生成部件10中生成图像数据的时刻(上面两个阶段)、以及在显示设备16中显示所述图像数据的时刻(下面两个阶段)。在本实施例中,所述更新频率是显示频率的一半,因此,相同的图像被显示设备16重复地显示两次。
在本实施例中,所述显示输出部件18在所述两次中的每次都不对图像数据存储部件12进行存取,而是将从图像数据存储部件12中读取的图像数据存储到临时存储部件20中,以便通过使用存储在临时存储部件20中的图像数据,在第二显示时刻重复地显示相同的图像。下面,将说明显示控制设备1的操作。
图3A显示了在各个显示设备16中显示图像数据的时刻。下面,将说明在时刻T对图像数据的显示和在时刻T+1对图像数据的显示。在时刻T,帧A1被显示在显示设备16a中,帧B1被显示在显示设备16b中。在时刻T+1,帧A1被显示在显示设备16a中,而帧B2被显示在显示设备16b中。
图3B显示了在时刻T显示图像数据的方法。在图3B中,图像数据流用实线表示。在时刻T,显示输出部件18从临时存储部件20的帧缓冲器22中读取帧B1,并将所读取的帧B1显示在显示设备16b中。所述显示输出部件18从图像数据存储部件12中读取帧A1,并将所读取的帧A1显示在显示设备16a中,并将所读取的帧A1存储到临时存储部件20。
这时,所述缓冲控制部件24执行读取和写入控制,使得未从帧缓冲器22中读取的帧B1不被帧A1覆写。具体地,所述缓冲控制部件24读取帧B1的第一行,以将所读取的行传送到显示设备16b,之后,将帧A1的第一行存储到帧缓冲器22。接下来,缓冲控制部件24读取帧B1的第二行,以将所读取的行传送到显示设备16b,之后,将帧A1的第二行存储到帧缓冲器22。相似地,所述缓冲控制部件24将帧A1存储到帧B1被读取的区域。因此,所述缓冲控制部件24执行控制,使得在帧A1被存储在帧缓冲器22时,帧B1中的尚未从帧缓冲器22读取的部分不被覆写。
利用上述处理,在时刻T,帧A1被显示在显示设备16a中,帧B1被显示在显示设备16b中。这时,帧A1被存储在临时存储部件20中。从上面的说明可以看出,在时刻T,从临时存储部件20读取帧B1,而不是从图像数据存储部件12读取帧B1。
图3C显示了在时刻T+1显示图像数据的方法。在时刻T+1,所述显示输出部件18从临时存储部件20的帧缓冲器22中读取帧A1,以将所读取的帧A1显示在显示设备16a中。所述显示输出部件18从图像数据存储部件12读取帧B2,以将所读取的帧B2显示在显示设备16b中,还将所读取的帧B2存储到临时存储部件20中。
此时,所述缓冲控制部件24也以一行为单位执行读取和写入控制,使得帧A1中的尚未从帧缓冲器22读取的部分不被帧B2覆写。利用这个处理,在时刻T+1,所述帧A1被显示在显示设备16a中,帧B2被显示在显示设备16b中。此时,所述帧B2被存储到临时存储部件20中。从上面的说明中可以看出,在时刻T+1,从临时存储部件20读取帧A1,而不是从图像数据存储部件12读取帧A1。
用这种方式,在显示设备16a中显示的图像数据和在显示设备16b中显示的图像数据被交替地存储在帧缓冲器22中。当所述图像数据被提供到显示设备16时,通过从图像数据存储部件12和帧缓冲器22两者读取和传送图像数据,可以使对图像数据存储部件12的存取次数减少到一半。
根据本实施例的显示控制设备1被配置为:通过使用在内部存储器提供的临时存储部件20中存储的图像数据,消除在每次显示图像数据时对图像数据存储部件20存取的需要。因此,可以减少对图像数据存储部件12的存取次数。
在根据本实施例的显示控制设备1中,在临时存储部件20中提供的一个帧缓冲器22被共用为存储要在显示设备16a和显示设备16b中显示的图像数据的区域。因此,可以减少所述帧缓冲器22的容量,并减少所述帧缓冲器22的成本的增加。
在上述实施例中,说明了这样的情况:在图像生成部件10中,以30fps的相同更新频率来更新要在显示设备16a中显示的图像数据和要在显示设备16b中显示的图像数据两者。然而,所述更新频率不一定是相同的。例如,要在显示设备16a中显示的图像数据的更新频率可能是30fps,而要在显示设备16b中显示的图像数据的更新频率可能是20fps。
图4显示了在更新频率对于每个显示设备来说不同的情况下,生成和显示图像数据的时刻。当更新频率对于每个显示设备不同时,要在显示设备16a中显示的图像数据的生成时刻与要在显示设备16b中显示的图像数据的生成时刻可能重叠。在这种情况下,所述显示输出部件18从图像数据存储部件12读取用于显示设备之一的图像数据,并从临时存储部件20的帧缓冲器22读取用于另一显示设备的图像数据。图4显示了在相同的时刻生成图像数据A2和图像数据B2的示例。所述显示输出部件18使用存储在临时存储部件20的帧缓冲器22中的图像数据A1,而不是新生成的图像数据A2,作为要在显示设备16a中显示的图像数据。所述显示输出部件18从图像数据存储部件12中读取新生成的图像数据B2,并将所读取的数据用作要在显示设备16b中显示的图像数据。用这个方式,当同时生成用于多个显示设备的图像数据时,存储在临时存储部件20中的图像数据被用作用于图像显示设备之一的图像数据,使得所述处理能够在不产生任何问题的情况下适当地继续。
[第二实施例]
接下来,将说明根据第二实施例的显示控制设备。根据第二实施例的显示控制设备的基本配置与根据第一实施例的显示控制设备1的配置相同。第二实施例与第一实施例的不同之处在于对以下情况所执行的处理:在图像生成部件10中生成仅在先前的图像数据的部分区域中与先前的图像数据不同的图像数据。
图5A显示了仅在图像数据30的部分区域32中与先前的图像数据不同的图像数据30的示例。仅在部分区域中不同的图像数据对应于例如便携式电话的屏幕,在电池的余量和表示无线电强度的天线指示值改变的情况下显示该屏幕。
图5B显示了当生成仅在图像数据A1的部分区域中与图像数据A1不同的图像数据A1′时,所述显示控制设备1的操作。图6显示了在图像生成部件10中生成图像数据的时刻、以及在显示设备16中显示所述图像数据的时刻。
根据第一实施例的显示控制设备1将在图像生成部件10中生成的图像数据存储在图像数据存储部件12的帧缓冲器14a和14b中,而不管所述图像数据是仅在先前帧图像数据的部分区域还是全部区域中与先前帧图像数据不同。
在第二实施例中,当图像生成部件10确定所生成的图像数据A1′仅在先前帧图像数据A1的部分区域中与先前帧图像数据A1不同时,所述图像生成部件10不将图像数据A1′存储在图像数据存储部件12中,而是将所生成的图像数据A1′与先前帧图像数据A1之间的差分数据传送到显示输出部件18。当接收到来自图像生成部件10的差分数据时,所述显示输出部件18通过使用接收到的差分数据来生成图像数据A1′,并由此改变存储在临时存储部件20的帧缓冲器22中的图像数据A1的部分区域。
之后,所述显示输出部件18从临时存储部件20读取图像数据A1′,并将所读取的图像数据传送到显示设备16a。在读取图像数据A1′之后,所述显示输出部件18将图像数据B2存储到临时存储部件20中。利用上述操作,可以在不对图像数据存储部件12进行存取的情况下,显示仅在先前的图像的部分区域中与先前的图像不同的图像,由此,可以减少对图像数据存储部件12的存取量。
上面,已经通过实施例详细地说明了根据本发明的显示控制设备的配置和操作,但是本发明并不限于上述实施例。
在上述实施例中,说明了在显示设备16a中显示的图像数据的更新频率基本上等于在显示设备16b中显示的图像数据的更新频率的情况,但所述实施例可以被应用于更新频率的差异较大的情况。例如,在显示设备16a中显示运动图像而在显示设备16b中显示e-mail屏幕的情况下,所述e-mail屏幕是通过手动输入而更新的,由此,e-mail屏幕的更新频率低于所述运动图像的更新频率。在这种情况下,当所述临时存储部件20被用作专用的帧缓冲器,以存储具有较低更新频率的图像数据时,可以仅仅在所显示的图像被更新时,从图像数据存储部件12读取所述图像数据。因此,可以显著地减少对图像数据存储部件12的存取次数。注意,所述显示输出部件18可以具有监视所述更新频率的配置,或可以基于应用的类型(例如,运动图像、e-mail屏幕等等)来估计所述更新频率。
此外,当所述图像数据的更新频率接近显示频率时,所述图像数据被频繁地更新,由此,存储在临时存储部件20中的图像不能被显示多次。在这种情况下,也可以配置为使得具有较高更新频率的图像数据不被存储在临时存储部件20中。可以以这样的方式确定图像数据的更新频率是否接近于显示频率:预先设置用于判定的阈值,并确定所述更新频率是否等于或高于所述阈值。当确定图像数据的更新频率高于所述阈值时,所述显示输出部件18不执行将图像数据存储到临时存储部件20中的处理,而是对应于所述显示频率,从图像数据存储部件12读取图像数据。
在上述实施例中,说明了具有这样的配置的示例:在图像生成部件10中生成图像数据,并且,所生成的图像数据被存储在图像数据存储部件12中。但本发明也能够被应用于不具有图像生成部件10的显示控制设备1中。即,本发明也可以被应用于读取和显示预先被存储的图像数据的情况。
在上述实施例中,说明了控制多个显示设备16中的图像显示的所述显示控制设备1,但本发明能够被应用于具有多个显示设备16的各种信息终端装置。
上面,说明了当前考虑到的、根据本发明的优选的实施例。然而,应该理解,对所述实施例的各种修改是可能的,也就是说,所有这些修改都被包括在本发明的精神和范围内。
工业适用性
根据本发明的一种显示控制设备具有多个显示设备,一般地,其对于具有存储带或功耗问题的数字装置是有用的。
Claims (11)
1.一种显示控制设备,包括:
多个显示设备;
显示输出部件,其向所述显示设备提供图像数据;
图像数据存储部件,其存储所述图像数据;
临时存储部件,其临时存储从图像数据存储部件读取的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及
缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻;
其中,所述显示输出部件基于来自缓冲控制部件的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所述图像数据写入帧缓冲器,以及
其中,所述缓冲控制部件执行控制,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写。
2.如权利要求1所述的显示控制设备,其中,所述缓冲控制部件执行以下控制:以构成所述图像数据的每行为单位,向帧缓冲器写入图像数据、以及从帧缓冲器读取图像数据。
3.如权利要求1所述显示控制设备,其中,所述缓冲控制部件执行以下控制:以对帧缓冲器的每次存储器存取为单位,向帧缓冲器写入图像数据、以及从帧缓冲器读取图像数据。
4.如权利要求1至3中的任一个所述的显示控制设备,还包括图像数据生成部件,其以低于显示设备的显示频率的更新频率生成要在所述多个显示设备上显示的图像数据,并将所生成的图像数据存储在所述图像数据存储部件中。
5.如权利要求4所述的显示控制设备,
其中,所述显示输出部件:
在图像数据生成部件中生成图像数据的时刻,从图像数据存储部件读取最新的图像数据,以便将所读取的图像数据显示在显示设备中,并将所读取的图像数据存储在帧缓冲器中;以及
当比帧缓冲器的数量更多的图像数据生成时刻相互重叠时,从图像数据存储部件读取用于与帧缓冲器的数量相同的数量的显示设备的图像数据,并在下一个显示时刻读取用于其余显示设备的图像数据。
6.如权利要求4和5中的任一个所述的显示控制设备,
其中,所述图像生成部件包括更新频率信息获取部件,其获取关于用于生成图像数据的更新频率的信息;以及
其中,当所述显示输出部件确定在图像生成部件中生成的图像数据的更新频率高于预定的阈值时,所述显示输出部件在不将所述图像数据存储在临时存储部件中的情况下,将所述图像数据从图像数据存储部件输出到显示设备。
7.如权利要求4和5中的任一个所述的显示控制设备,
其中,所述图像生成部件包括更新频率信息获取部件,其获取关于用于生成图像数据的更新频率的信息;以及
其中,当所述显示输出部件确定图像生成部件中生成的图像数据的更新频率低于预定的阈值时,所述显示输出部件将帧缓冲器之一设置为专用帧缓冲器,在该专用帧缓冲器中仅写入所生成的图像数据。
8.如权利要求4至7中的任一个所述的显示控制设备,其中,当所述图像生成部件生成其中更新先前帧的部分区域的图像数据时,所述图像生成部件不将所生成的图像数据输出到图像数据存储部件,而是将表示所述部分区域中的变化的数据输出到帧缓冲器。
9.根据权利要求1至8中的任一个所述的显示控制设备,其中,所述显示设备的数量是2,并且,其中,帧缓冲器的数量是1。
10.一种信息处理终端,包括:
多个显示设备;
显示输出部件,其向所述显示设备提供图像数据;
图像数据存储部件,其存储所述图像数据;
临时存储部件,其临时存储从图像数据存储部件读取的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及
缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻;
其中,所述显示输出部件基于来自缓冲控制部件的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所读取的图像数据写入帧缓冲器,以及
其中,所述缓冲控制部件执行控制,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写。
11.一种显示控制方法,其基于包括以下部件的显示控制设备:多个显示设备;显示输出部件,其向所述显示设备提供图像数据;图像数据存储部件,其存储所述图像数据;临时存储部件,其临时存储在所述图像数据存储部件中存储的图像数据,且具有比显示设备的数量更少数量的帧缓冲器;以及缓冲控制部件,其控制向帧缓冲器写入图像数据以及从帧缓冲器读取图像数据的时刻;
其中,所述显示输出部件将表示在帧缓冲器中的图像数据写入位置的数据、以及表示在帧缓冲器中的图像数据读取位置的数据传送到缓冲控制部件;
其中,所述缓冲控制部件基于表示所述读取位置的数据、以及表示所述写入位置的数据,生成用于控制所述图像数据读取和写入时刻的控制信号,以便防止存储在帧缓冲器中且还未被读取的图像数据被从所述图像数据存储部件读取的图像数据覆写,并将所生成的控制信号传送到显示输出部件;以及
其中,所述显示输出部件基于从缓冲控制部件传送的控制信号,从帧缓冲器读取图像数据,以便将所读取的图像数据传送到多个显示设备之中的预定显示设备,并从所述图像数据存储部件读取要在其余显示设备中显示的图像数据,以便将所读取的图像数据传送到所述其余显示设备,并基于来自缓冲控制部件的控制信号,将所述图像数据写入帧缓冲器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118154A JP5079589B2 (ja) | 2008-04-30 | 2008-04-30 | 表示制御装置及び表示制御方法 |
JP118154/08 | 2008-04-30 | ||
PCT/JP2009/001872 WO2009133675A1 (ja) | 2008-04-30 | 2009-04-23 | 表示制御装置及び表示制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102016974A true CN102016974A (zh) | 2011-04-13 |
Family
ID=41254900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801156847A Pending CN102016974A (zh) | 2008-04-30 | 2009-04-23 | 显示控制设备和显示控制方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8451280B2 (zh) |
JP (1) | JP5079589B2 (zh) |
CN (1) | CN102016974A (zh) |
WO (1) | WO2009133675A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102306076A (zh) * | 2011-07-26 | 2012-01-04 | 深圳Tcl新技术有限公司 | 图形动态纹理的生成方法及终端 |
CN102750665A (zh) * | 2012-06-01 | 2012-10-24 | 上海鼎为软件技术有限公司 | 一种图形处理方法、图形处理装置及移动终端 |
CN105390090A (zh) * | 2014-09-01 | 2016-03-09 | 三星电子株式会社 | 半导体器件 |
CN105706159A (zh) * | 2013-11-05 | 2016-06-22 | 夏普株式会社 | 显示控制装置 |
CN107624194A (zh) * | 2015-05-20 | 2018-01-23 | 苹果公司 | 用于操作显示器的定时控制器的设备和方法 |
CN109660690A (zh) * | 2017-10-12 | 2019-04-19 | 夏普株式会社 | 图像显示*** |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5407762B2 (ja) * | 2009-10-30 | 2014-02-05 | ヤマハ株式会社 | 画像プロセッサの制御方法およびプログラム |
KR20130005167A (ko) * | 2011-07-05 | 2013-01-15 | 삼성전자주식회사 | 영상 신호 디코딩 장치 및 그것의 디코딩 방법 |
GB201410314D0 (en) * | 2014-06-10 | 2014-07-23 | Advanced Risc Mach Ltd | Display controller |
KR102272132B1 (ko) * | 2014-12-26 | 2021-07-01 | 삼성전자주식회사 | 반도체 장치 및 그 구동 방법 |
US10460704B2 (en) * | 2016-04-01 | 2019-10-29 | Movidius Limited | Systems and methods for head-mounted display adapted to human visual mechanism |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874928A (en) * | 1995-08-24 | 1999-02-23 | Philips Electronics North America Corporation | Method and apparatus for driving a plurality of displays simultaneously |
CN1764281A (zh) * | 2005-10-10 | 2006-04-26 | 重庆大学 | 基于压缩传输数据的多个显示器动态视频显示方法 |
CN101079249A (zh) * | 2006-05-24 | 2007-11-28 | Nec显示器解决方案株式会社 | 具有图像缓存存储器的图像显示设备 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4704697A (en) * | 1985-06-17 | 1987-11-03 | Counterpoint Computers | Multiple station video memory |
US4958378A (en) * | 1989-04-26 | 1990-09-18 | Sun Microsystems, Inc. | Method and apparatus for detecting changes in raster data |
JPH0329991A (ja) * | 1989-06-27 | 1991-02-07 | Seiko Instr Inc | 表示メモリ装置 |
US5063442A (en) * | 1990-02-06 | 1991-11-05 | E. I. Dupont De Nemours & Company | Image converter |
JPH0743581B2 (ja) * | 1990-10-31 | 1995-05-15 | ヤマハ株式会社 | ディスプレイ制御装置 |
JP3303367B2 (ja) * | 1992-11-18 | 2002-07-22 | ソニー株式会社 | 液晶映像表示装置 |
JPH0728434A (ja) * | 1993-07-09 | 1995-01-31 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
US5537128A (en) * | 1993-08-04 | 1996-07-16 | Cirrus Logic, Inc. | Shared memory for split-panel LCD display systems |
EP0677199A4 (en) * | 1993-10-29 | 1998-01-14 | Sun Microsystems Inc | METHOD AND DEVICE FOR OPERATING AN IMAGE BUFFER MEMORY WITHOUT RANGE SELECTION PULSE CYCLE. |
US5488385A (en) * | 1994-03-03 | 1996-01-30 | Trident Microsystems, Inc. | Multiple concurrent display system |
US5764964A (en) * | 1994-10-13 | 1998-06-09 | International Business Machines Corporation | Device for protecting selected information in multi-media workstations |
DE59608032D1 (de) * | 1996-12-03 | 2001-11-29 | Spea Software Gmbh | Ansteuerung von zwei monitoren mit anzeigedatenübertragung via fifo-puffer |
US5949437A (en) * | 1997-02-19 | 1999-09-07 | Appian Graphics Corp. | Dual video output board with a shared memory interface |
US6400361B2 (en) * | 1998-04-23 | 2002-06-04 | United Technologies Dearborn, Inc | Graphics processor architecture employing variable refresh rates |
TW527832B (en) * | 2000-04-20 | 2003-04-11 | Matsushita Electric Ind Co Ltd | Video encoding apparatus that adjusts code amount by skipping encoding of image data |
US8730230B2 (en) * | 2002-10-19 | 2014-05-20 | Via Technologies, Inc. | Continuous graphics display method for multiple display devices during the processor non-responding period |
US20040222941A1 (en) * | 2002-12-30 | 2004-11-11 | Wong Mark Yuk-Lun | Multi-display architecture using single video controller |
JP4790227B2 (ja) * | 2004-04-05 | 2011-10-12 | パナソニック株式会社 | 表示制御装置および表示制御方法 |
US8994700B2 (en) * | 2006-03-23 | 2015-03-31 | Mark J. Foster | Artifact-free transitions between dual display controllers |
JP2007333892A (ja) * | 2006-06-13 | 2007-12-27 | Canon Inc | メモリ制御装置、バス制御装置及び表示デバイス制御システム |
-
2008
- 2008-04-30 JP JP2008118154A patent/JP5079589B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-23 CN CN2009801156847A patent/CN102016974A/zh active Pending
- 2009-04-23 US US12/989,501 patent/US8451280B2/en not_active Expired - Fee Related
- 2009-04-23 WO PCT/JP2009/001872 patent/WO2009133675A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874928A (en) * | 1995-08-24 | 1999-02-23 | Philips Electronics North America Corporation | Method and apparatus for driving a plurality of displays simultaneously |
CN1764281A (zh) * | 2005-10-10 | 2006-04-26 | 重庆大学 | 基于压缩传输数据的多个显示器动态视频显示方法 |
CN101079249A (zh) * | 2006-05-24 | 2007-11-28 | Nec显示器解决方案株式会社 | 具有图像缓存存储器的图像显示设备 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102306076A (zh) * | 2011-07-26 | 2012-01-04 | 深圳Tcl新技术有限公司 | 图形动态纹理的生成方法及终端 |
CN102750665A (zh) * | 2012-06-01 | 2012-10-24 | 上海鼎为软件技术有限公司 | 一种图形处理方法、图形处理装置及移动终端 |
CN102750665B (zh) * | 2012-06-01 | 2014-09-24 | 上海鼎为电子科技(集团)有限公司 | 一种图形处理方法、图形处理装置及移动终端 |
CN105706159A (zh) * | 2013-11-05 | 2016-06-22 | 夏普株式会社 | 显示控制装置 |
CN105390090A (zh) * | 2014-09-01 | 2016-03-09 | 三星电子株式会社 | 半导体器件 |
TWI673677B (zh) * | 2014-09-01 | 2019-10-01 | 南韓商三星電子股份有限公司 | 半導體裝置 |
US10733694B2 (en) | 2014-09-01 | 2020-08-04 | Samsung Electronics Co., Ltd. | Semiconductor device for processing image data in layers for display by a display device |
CN107624194A (zh) * | 2015-05-20 | 2018-01-23 | 苹果公司 | 用于操作显示器的定时控制器的设备和方法 |
CN107624194B (zh) * | 2015-05-20 | 2019-03-29 | 苹果公司 | 用于操作显示器的定时控制器的设备和方法 |
CN109660690A (zh) * | 2017-10-12 | 2019-04-19 | 夏普株式会社 | 图像显示*** |
Also Published As
Publication number | Publication date |
---|---|
US8451280B2 (en) | 2013-05-28 |
WO2009133675A1 (ja) | 2009-11-05 |
US20110037773A1 (en) | 2011-02-17 |
JP5079589B2 (ja) | 2012-11-21 |
JP2009265547A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102016974A (zh) | 显示控制设备和显示控制方法 | |
US8022959B1 (en) | Loading an internal frame buffer from an external frame buffer | |
RU2446485C2 (ru) | Жидкокристаллический дисплей и способы управления этим дисплеем | |
KR102417633B1 (ko) | 디스플레이에 표시된 콘텐트의 표시 위치에 기반하여, 콘텐트를 수신할 수 있는 상태에 대응하는 신호의 출력 타이밍을 제어하기 위한 전자 장치 및 방법 | |
US8279233B2 (en) | System for response speed compensation in liquid crystal display using embedded memory device and method of controlling frame data of image | |
CN112419973B (zh) | 数据补偿电路、显示装置和电子装置 | |
JP2006178403A (ja) | 表示装置 | |
US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
US9542721B2 (en) | Display control device and data processing system | |
US20070229482A1 (en) | Image data display control device | |
US20140333642A1 (en) | Display system and data transmission method thereof | |
US20110010472A1 (en) | Graphic accelerator and graphic accelerating method | |
US20080183966A1 (en) | Electronic system for informing term-of-validity and/or endurance data and method thereof | |
US8102342B2 (en) | Display apparatus including a driver using a lookup table | |
US9262998B2 (en) | Display system and data transmission method thereof | |
US7064764B2 (en) | Liquid crystal display control device | |
JPWO2006126322A1 (ja) | 表示装置 | |
CN101345042B (zh) | 半导体装置 | |
JP2003274137A (ja) | 画像処理装置 | |
US20130207986A1 (en) | Method and device for accessing buffer of display | |
US20070285372A1 (en) | Liquid crystal display device and method for displaying a landscape mode image | |
KR100726993B1 (ko) | 플라즈마 디스플레이 패널의 메모리 장치 및 그 제어 방법 | |
JP2011075698A (ja) | 表示コントローラ、電子機器及び画像表示方法 | |
WO2009113532A1 (ja) | 画像表示装置 | |
US20120005507A1 (en) | Display Devices and Control Methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110413 |