CN101971234B - 有源矩阵基板、显示装置、有源矩阵基板的制造方法 - Google Patents

有源矩阵基板、显示装置、有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN101971234B
CN101971234B CN200880105108XA CN200880105108A CN101971234B CN 101971234 B CN101971234 B CN 101971234B CN 200880105108X A CN200880105108X A CN 200880105108XA CN 200880105108 A CN200880105108 A CN 200880105108A CN 101971234 B CN101971234 B CN 101971234B
Authority
CN
China
Prior art keywords
conductive layer
distribution
matrix substrate
active
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880105108XA
Other languages
English (en)
Other versions
CN101971234A (zh
Inventor
春原英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101971234A publication Critical patent/CN101971234A/zh
Application granted granted Critical
Publication of CN101971234B publication Critical patent/CN101971234B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供有源矩阵基板、显示装置、有源矩阵基板的制造方法。本发明的有源矩阵基板(40)的特征在于：包括导电膜(44)和用于对上述导电膜(44)供给信号的配线(80)，上述配线(80)包括第一导电层(61)和第二导电层(62)，该第二导电层(62)与上述第一导电层(61)相比，线宽相对较大，并且以覆盖上述第一导电层(61)的形式叠层，另一方面，上述导电膜(44)呈矩阵状排列，上述导电膜(44)的至少一部分以与上述配线(80)重叠的形式配置。

Description

有源矩阵基板、显示装置、有源矩阵基板的制造方法
技术领域
本发明涉及有源矩阵基板、显示装置、有源矩阵基板的制造方法。 
背景技术
近年来，随着高精度电视接收机、大型电视接收机的迅速普及，对高精度显示装置的需求正在增加。液晶显示装置(LCD：Liquid CrystalDisplay)与电致发光(EL：Electro Luminescence)显示装置、等离子体显示装置(PDP：Plasma Display Panel)等均是代表性的平板显示装置(FPD：Flat Panel Display)之一，具有轻量、省空间、低价格、低消耗电力等优点。 
目前，高精度电视接收机、大型电视接收机所使用的液晶显示装置，透过型液晶显示装置为主流。透过型液晶显示装置具备在形成有电极的2块玻璃基板之间夹持有液晶的结构，通过对在基板内侧形成的电极施加的电压，使液晶层的液晶分子取向变化。基于这样的液晶分子的取向变化，改变液晶层的光学特性，由此，以与附设于基板的偏光板的方位关系，调节来自背光源的透过光量来进行显示。 
该透过型液晶显示装置，从驱动方式的观点看，大体分成无源型和有源型，但目前的主流是有源型。在有源型液晶显示装置中，在各像素设置开关元件，由此控制各像素的动作，作为开关元件，大多使用3端子型的薄膜晶体管(TFT：Thin Film Transistor)。 
在整个面形成有这样的薄膜晶体管等有源元件的有源矩阵基板，可通过将光刻工序和蚀刻工序重复进行多次来制造。即，分别通过光刻工序和蚀刻工序等依次叠层栅极配线、栅极绝缘膜、半导体层、源极配线、漏极配线、层间绝缘膜、像素电极。 
但是，在这种液晶显示装置中，要求明亮且视认性高的显示特性，为了提高所谓的开口率，进行了各种尝试。例如专利文献1中公开的技术也是其一，通过与作为遮光部的栅极配线或源极配线重叠地设置 像素电极，提高开口率，使显示特性提高。 
专利文献1：特开2007-52040公报 
但是，如专利文献1中公开的技术那样，在使像素电极隔着层间绝缘膜与配线重叠的情况下，当层间绝缘膜产生膜缺损时，存在像素电极与配线漏电，产生由点缺欠引起的显示不良的情况。特别是在层间绝缘膜仅由1层形成的情况下，更容易产生这样的膜缺损。 
发明内容
本发明鉴于上述那样的问题而做出，其目的是提供即使在导电膜重叠的部位，介于其间的绝缘膜产生缺损的情况下也能够适当地防止或抑制导电膜彼此漏电的不良情况，且难以产生驱动不良的有源矩阵基板和其制造方法。另外，本发明的目的是提供使用这样的有源矩阵基板的可靠性高的显示装置。 
为了解决上述课题，本发明的有源矩阵基板包括导电膜和用于对上述导电膜供给信号的配线，其特征在于：上述配线包括第一导电层和第二导电层，该第二导电层与上述第一导电层相比，线宽相对较大，并且该第二导电层以覆盖上述第一导电层的形式叠层，上述导电膜呈矩阵状排列，上述导电膜的至少一部分以与上述配线重叠的形式配置。 
根据这样的有源矩阵基板，因为是导电膜的一部分与以第二导电层覆盖线宽相对较小的第一导电层的形式形成的配线重叠的结构，所以，即使在该重叠的部分，由于例如介于配线与导电膜之间的绝缘膜产生膜缺欠等，导电膜与配线直接接触的情况下，线宽大的第二导电层也会使导电膜断裂，因此，能够防止导电膜(不与配线重叠的部分)与配线的漏电。即，第二导电层中从第一导电层突出的周缘部分会使导电膜断开，由此，能够将导电膜中与配线重叠的部分和不与导电膜重叠的部分绝缘。 
在上述有源矩阵基板中，上述导电膜可以隔着层间绝缘膜与上述配线重叠。在这样使导电膜与配线隔着层间绝缘膜重叠的情况下，当层间绝缘膜产生膜缺损时，在该膜缺损部位，导电膜与配线可能被连接。因此，在包括这样的层间绝缘膜的情况下，通过形成上述那样的由第一导电层与第二导电层构成的配线结构，能够适当地防止导电膜 与配线之间的漏电发生。此外，本发明在导电膜与配线仅隔着层间绝缘膜重叠的情况下特别有效。 
上述配线结构能够应用于源极配线和/或栅极配线。通过适当地防止源极配线或栅极配线与导电膜的漏电发生，能够可靠性高地进行从该源极配线或栅极配线向导电膜的信号供给。 
上述第一导电层可以以铝为主体。在这样使用铝的情况下，能够通过湿蚀刻将该第一导电层适当地形成为宽度窄的结构。另外，上述第二导电层可以以钛为主体。在这样使用钛的情况下，能够通过干蚀刻将该第二导电层适当地形成为宽度宽的结构。更优选在叠层形成第一导电层和第二导电层之后，在第二导电层上形成掩模，通过该掩模利用干蚀刻对第二导电层进行图案化，此后，通过同一掩模利用湿蚀刻对第一导电层进行图案化，由此能够适当地实现本发明的结构。特别是通过利用湿蚀刻进行第一导电层的侧向蚀刻，能够适当地实现宽度相对宽的第二导电层覆盖宽度相对窄的第一导电层的本发明的结构。此外，本发明中所说的主体是指作为该主体的成分是含量最多的成分，特别是指作为主体的成分以外的含有物为杂质。 
上述有源矩阵基板可以包括与上述配线连接的开关元件，上述导电膜为与上述开关元件连接的像素电极。通过使像素电极与配线重叠，能够增大有效像素面积，并且，在该重叠部，如本发明那样由宽度窄的第一导电层与宽度宽的第二导电层构成配线，由此，能够适当地防止配线与像素电极的漏电。 
接着，为了解决上述课题，本发明的显示装置的特征在于，包括：上述有源矩阵基板和与该有源矩阵基板相对配置的对置基板。 
根据这样的显示装置，能够增大有源矩阵基板的导电膜面积，在将其作为像素电极时，能够使开口率扩大。因此，能够提高显示的明亮度，提供高品质的显示。另外，特别是在导电膜与配线之间难以产生由绝缘膜的膜缺损等引起的漏电，因此，能够实现可靠性非常高的显示装置。 
接着，为了解决上述课题，本发明的有源矩阵基板的制造方法的特征在于，包括：配线形成工序，该配线形成工序包括：形成第一导电层的工序，在上述第一导电层上形成第二导电层的工序，对于上述 第一导电层与上述第二导电层的叠层膜，对上述第二导电层进行有选择性的蚀刻，对该第二导电层进行图案化的工序，和在对上述第二导电层进行图案化之后，对于上述第一导电层与上述第二导电层的叠层膜，对上述第一导电层进行有选择性的蚀刻，以线宽比上述第二导电层的线宽窄的形式对该第一导电层进行图案化的工序；在上述第二导电层上形成层间绝缘膜的层间绝缘膜形成工序；和在上述层间绝缘膜上，以覆盖上述第二导电层的至少一部分的形式，形成呈矩阵状排列的导电膜的导电膜形成工序。 
根据这样的制造方法，能够适当地制造本发明的上述有源矩阵基板。特别是，对于由第一导电层与第二导电层构成的叠层膜，作为第一阶段，选择性地蚀刻第二导电层(对第二导电层使用有选择性的蚀刻剂)，此后，作为第二阶段，在选择性地蚀刻第一导电层时(对第一导电层使用有选择性的蚀刻剂)，将第一导电层图案化为线宽比第二导电层的线宽窄的图案，因此，能够提供由第二导电层覆盖第一导电层的形式的叠层构造构成的配线。对于隔着层间绝缘膜在该配线上(详细地说在第二导电层上)配置的导电膜，能够防止例如层间绝缘膜产生膜缺损而导致配线(详细地说是第二导电层)与导电膜直接接触，从而漏电的不良情况发生。即，因为线宽大的第二导电层会使导电膜断裂，所以能够防止导电膜(不与配线重叠的部分)与配线的漏电。即，第二导电层中从第一导电层突出的周缘部分会使导电膜断开，由此，能够将导电膜中与配线重叠的部分和不与配线重叠的部分绝缘。 
在上述制造方法中，对上述第二导电层进行图案化的工序和对上述第一导电层进行图案化的工序可以分别使用同一掩模进行各蚀刻。在这样使用同一掩模的情况下，能够通过削减工序来降低制造成本。特别地，在使用同一掩模的情况下，第一导电层的窄幅化能够通过对该该第一导电层进行侧向蚀刻来实现。在该意思中，优选通过干蚀刻对第二导电层进行图案化，通过湿蚀刻对第一导电层进行图案化。 
上述第一导电层可以使用铝形成。在这样使用铝的情况下，能够通过湿蚀刻将该第一导电层适当地形成为宽度窄的结构。另外，上述第二导电层可以使用钛形成。在这样使用钛的情况下，能够通过干蚀刻将该第二导电层适当地形成为宽度宽的结构。 
发明效果 
根据本发明，能够提供即使在导电膜重叠的部位，介于其间的绝缘膜产生缺欠的情况下，也能够适当地防止或抑制导电膜彼此漏电的不良情况，且难以产生驱动不良的有源矩阵基板和其制造方法。 
另外，根据本发明，能够提供使用这样的有源矩阵基板的可靠性高的显示装置。 
附图说明
图1是表示本实施方式的液晶显示装置的概略结构的立体图。 
图2是表示图1的液晶显示装置的概略结构的剖面图。 
图3是表示图1的液晶显示装置的主要部分结构(液晶面板的一部分)的剖面图。 
图4是表示图1的液晶显示装置的像素结构的平面图。 
图5是图4的A-A’线剖面图。 
图6是图4的B-B’线剖面图。 
图7是图4的C-C’线剖面图。 
图8是图4的C-C’线剖面图，是表示产生了膜缺损时的形态的图。 
图9是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图10是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图11是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图12是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图13是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图14是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图15是表示图1的液晶显示装置的制造方法的一个工序的说明 图。 
图16是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图17是表示图1的液晶显示装置的制造方法的一个工序的说明图。 
图18是图4的D-D’线剖面图。 
图19是图4的D-D’线剖面图，是表示产生了膜缺损时的形态的图。 
符号说明 
10    液晶显示装置(显示装置) 
11    液晶面板(显示面板) 
12    背光源装置 
30    对置基板 
40    元件基板(有源矩阵基板) 
41    玻璃基板(基板) 
44    像素电极(导电极) 
44a、44b  重叠部 
49    像素 
50    液晶层 
60    薄膜晶体管(开关元件) 
61    第一导电层(铝层) 
62    第二导电层(钛层) 
63    源极配线 
64    漏极电极 
65    栅极电极 
66    栅极绝缘膜 
67    硅膜 
67a   沟道区域 
70    层间绝缘膜 
71    欧姆层 
80    源极配线(配线) 
90    栅极配线(配线) 
具体实施方式
以下，参照附图对本发明的显示装置的实施方式进行说明。 
图1是表示本实施方式的液晶显示装置的概略结构的立体图，图2是表示该液晶显示装置的概略结构的剖面图，图3是表示该液晶显示装置的主要部分结构(液晶面板的一部分)的剖面图，图4是表示该液晶显示装置的像素结构的平面图。另外，图5是图4的A-A’线剖面图，图6是图4的B-B’线剖面图，图7是图4的C-C’线剖面图，图8是图4的C-C’线剖面图，是表示产生了膜缺损时的形态的图。 
图1和图2所示的液晶显示装置(显示装置)10包括呈矩形的液晶面板11和作为外部光源的背光源装置12，它们由边框13等保持为一体。 
背光源装置12是所谓的正下方型背光源装置，具备在液晶面板11的面板面(显示面)的背面正下方沿着该面板面并列配置有光源(在此为冷阴极管17)的结构。背光源装置12包括：上面侧开口的呈矩形的大致箱型的金属制的基底(base)14；以覆盖基底14的开口部的方式安装的多个光学部件15(从图示下侧开始依次为扩散板、扩散片、透镜片、反射型偏光板)；用于将这些光学部件15保持在基底14上的框架16；被收容在基底14内的作为灯的冷阴极管17；用于保持冷阴极管17的两端部的橡胶制(例如硅橡胶制)的保持件(holder)18；将冷阴极管17组和保持件18组一并覆盖的灯保持件(lamp holder)19；和用于保持冷阴极管17的除两端部以外的中途部分的灯夹20。 
液晶面板11，如图3所示，形成为一对基板30、40以空开规定间隙的状态贴合，并且在两基板30、40间封入有液晶的结构，利用该液晶形成液晶层50。 
基板40为元件基板(有源矩阵基板)，包括：在玻璃基板41的液晶层50一侧形成的作为半导体元件的薄膜晶体管(TFT、开关元件)60；与该薄膜晶体管60电连接的像素电极44；和在这些薄膜晶体管60和像素电极44的液晶层50一侧形成的取向膜45。此外，在玻璃基 板41的与液晶层50一侧相反的一侧配设有偏光板42。 
像素电极44例如由ITO(铟锡氧化物)等透明导电膜构成，以矩阵状的图案形成在元件基板40的液晶层50一侧。详细地说，与薄膜晶体管60的漏极电极64(参照图4和图5)连接，通过该薄膜晶体管60的开关动作被选择性地施加电压。另外，取向膜45例如由聚酰亚胺的摩擦取向膜构成，偏光板42例如采用将在透明膜中染入碘或染料后在一个方向上拉伸而得到的物质。 
另一方面，基板30为对置基板，包括：彩色滤光片33，该彩色滤光片33形成在玻璃基板31的液晶层50一侧且包括能够选择性地透过R(红)、G(绿)、B(蓝)各色光的着色部R、G、B；在彩色滤光片33的液晶层50一侧形成的对置电极34；和在对置电极34的液晶层50一侧形成的取向膜35。此外，在玻璃基板31的与液晶层50一侧相反的一侧配设有偏光板32。 
彩色滤光片33包括在着色部R、G、B的边界配置的黑矩阵BM，该黑矩阵BM以覆盖元件基板40的非像素部(即形成有薄膜晶体管60的区域)的方式与该非像素部重叠配置。另外，对置电极34例如由ITO(铟锡氧化物)等透明导电膜构成，在对置基板30的液晶层50一侧整面地形成。另外，取向膜35例如由聚酰亚胺的摩擦取向膜构成，偏光板32例如采用将在透明膜中染入碘或染料后在一个方向上拉伸而得到的物质。 
如上所述，本实施方式的液晶显示装置10包括薄膜晶体管60作为半导体元件，包含该薄膜晶体管60的像素具备如图4所示的结构。 
在本实施方式的液晶显示装置10中，多个像素49构成为矩阵状，在这些像素49的各个中形成有薄膜晶体管60作为像素开关用的半导体元件。 
薄膜晶体管60包括源极电极63、漏极电极64和栅极电极65，供给图像信号的源极配线80与源极电极63连接。写入源极配线80的图像信号可以按线顺序供给，也可以对相邻接的多个源极配线80彼此按每组供给。此外，源极配线80通过接触孔68与用于向像素电极44供给图像信号的驱动电路连接。 
另外，栅极配线90与薄膜晶体管60的栅极电极65连接，构成为 在规定的定时按线顺序对栅极配线90以脉冲方式施加扫描信号。 
像素电极44通过接触孔68与薄膜晶体管60的漏极电极64连接，通过使作为开关元件的薄膜晶体管60成为接通状态一定期间，将从源极配线80供给的图像信号在规定的定时写入各像素49。这样通过像素电极44被写入液晶的规定电平的图像信号在像素电极44与对置电极34(参照图3)之间被保持一定期间。在此，为了防止被保持的图像信号泄漏，与在像素电极44和对置电极34(参照图3)之间形成的液晶电容并列地附加有蓄积电容(图示省略)。 
另外，在本实施方式中，为了提高开口率，像素电极44包括与源极配线80重叠的重叠部44a和与栅极配线90重叠的重叠部44b。即，通过以当俯视时与各配线80、90重叠的方式将像素电极44形成为矩阵状，能够实现明亮且高品质的显示。 
如上所述，薄膜晶体管60被配设在构成元件基板40的玻璃基板41上。详细地说，如图5所示，薄膜晶体管60包括：形成于玻璃基板41上的栅极电极65；形成于栅极电极65上的栅极绝缘膜66；形成于栅极绝缘膜66上且包括沟道区域67a的硅膜67；形成于硅膜67上的欧姆层71；与硅膜67的一端连接的源极电极63；和与硅膜67的另一端连接，且通过沟道区域67a与源极电极63连接的漏极电极64。 
栅极电极65、以及与栅极电极65连接的栅极配线90，能够由例如铝(Al)、以及铬(Cr)、钽(Ta)、钛(Ti)等的金属膜单体或它们的叠层膜形成。 
栅极绝缘膜66能够由例如氮化硅(SiNx)、以及氧化硅(SiOx)等形成。 
硅膜67能够由例如非晶硅(a-Si)等形成。 
欧姆层71能够由例如高浓度地掺杂有磷(P)等n型杂质的非晶硅(n+Si)等形成。 
源极电极63和漏极电极64、以及与源极电极63连接的源极配线80，构成为第一导电层61与第二导电层62叠层而成的叠层膜(参照图7)。下层侧的第一导电层61由铝(Al)形成，上层侧的第二导电层62由钛(Ti)形成，与第一导电层61相比，第二导电层62线宽相对较大，且以覆盖第一导电层61的形式叠层。 
另外，在源极电极63、漏极电极64、源极配线80和栅极配线90上形成有层间绝缘膜(钝化膜)70。漏极电极64通过在该层间绝缘膜70形成的接触孔68与像素电极44连接(参照图6)。此外，层间绝缘膜70能够由例如氮化硅(SiNx)等无机绝缘膜、以及丙烯酸类树脂膜等形成。 
在以上那样的本实施方式的液晶显示装置10中，特别是如图7所示，在其元件基板(有源矩阵基板)40上形成的像素电极44包括与源极配线80重叠的重叠部44a，另外，源极配线80包括第一导电层61和第二导电层62。而且，线宽相对较大的第二导电层62以覆盖线宽小的第一导电层61的形式构成，因此，如图8所示，即使在像素电极44与源极配线80重叠的部分，由于介于像素电极44与源极配线80之间的层间绝缘膜70产生膜缺损等，像素电极44与源极配线80直接接触的情况下，线宽大的第二导电层62也会使像素电极44断裂，因此，能够防止像素电极44(不与源极配线80重叠的部分44c)与源极配线80的漏电。即，第二导电层62中从第一导电层61突出的周缘部分使像素电极44的膜断开，由此，如图所示，能够将像素电极44中与源极配线80重叠的部分44a和不与源极配线80重叠的部分44c绝缘。此外，膜缺损是指，如图8所示，层间绝缘膜70在源极配线80的边缘部分产生断裂，第一部分70a与第二部分70b在局部分离。 
接着，对本实施方式的液晶显示装置10的制造方法进行说明。在此，参照图9～图17对该制造方法中特别是元件基板40的制造工序进行说明。此外，在图9～图17中，图示左侧表示图4的A-A’截面的制造工序，图示右侧表示图4的C-C’截面的制造工序。 
首先，如图9所示，准备玻璃基板41，在该玻璃基板41上形成栅极电极65。栅极电极65能够通过使用光刻法的掩模蚀刻对导电膜进行图案化而形成，该导电膜例如通过溅射法形成。具体而言，通过湿蚀刻对由钛-铝-钛的3层叠层膜构成的导电膜进行图案化。 
接着，如图10所示，在栅极电极65上，能够分别通过例如等离子体CVD法形成栅极绝缘膜66、第一硅膜(非晶硅(a-Si))167、第二硅膜(n+Si)171。栅极绝缘膜66能够由例如氮化硅(SiNx)、以及氧化硅(SiOx)等形成。 
接着，如图11所示，通过使用光刻法的掩模蚀刻对所形成的第一硅膜167、第二硅膜171进行图案化。具体而言，通过干蚀刻对第一硅膜167和第二硅膜171进行图案化。由此，形成具备图11所示的图案的第一硅膜167和第二硅膜171。 
接着，如图12所示，通过溅射法形成由铝构成的导电膜161和由钛构成的导电膜162。然后，使用如图13所示的掩模100对由导电膜161和导电膜162构成的叠层膜进行图案化。 
具体而言，首先，通过干蚀刻对配置在上层的导电膜162进行图案化。由此，如图14所示，形成第二导电层62。此后，使用同一掩模100通过湿蚀刻(作为蚀刻液使用例如磷酸、硝酸、醋酸的混合液)对配置在下层的导电膜161进行图案化。此时，导电膜161被侧向蚀刻规定量，形成如图15所示的第一导电层61。即，形成由线宽相对较大的第二导电层62覆盖的形式的第一导电膜61。此外，使用同一掩模100对第二硅膜171进行干蚀刻，形成如图16所示的图案的硅膜67和欧姆层71。 
接着，将掩模100除去之后，如图17所示，通过等离子体CVD法形成层间绝缘膜70。然后，通过使用光刻法的掩模蚀刻(具体而言为干蚀刻)对该层间绝缘膜70和上述的栅极绝缘膜66进行图案化。另外，此后，通过溅射形成ITO膜，通过使用光刻法的掩模蚀刻(具体而言为湿蚀刻)对该ITO膜进行图案化，由此形成像素电极44。此时，以特别相对于源极配线80和栅极配线90形成重叠部44a、44b的方式对像素电极44进行图案化。 
将通过这样的方法制造的元件基板40与通过其它工序制造的对置电极30通过密封剂(图示省略)贴合，在基板间注入液晶，并且将注入口(图示省略)密封。然后，在各基板30、40上粘贴偏光板32、42，完成如图3所示的液晶面板11。此后，通过边框13等将背光源装置12组装到该液晶面板11上，由此图1和图2所示的液晶显示装置10完成。 
根据以上那样的制造方法，对于由导电膜161和导电膜162构成的叠层膜，作为第一阶段，选择性地蚀刻导电膜162形成第二导电层62，此后，作为第二阶段，在选择性地蚀刻导电膜161时，通过侧向蚀刻形成线宽比第二导电层62窄的图案的第一导电层61，因此，提供由第二导电层62覆盖第一导电层61的形式的叠层构造构成的源极配线80。即，适合制造具备上述实施方式的结构的元件基板40。 
此外，以上对源极配线80的结构进行了说明，但对于栅极配线90，也能够由叠层配线构成。具体而言，如图18和图19所示的D-D’线截面(参照图4)那样，栅极配线90也由叠层配线构成，在此，从下层开始利用由钛构成的导电层65a、由铝构成的导电层65b、由钛构成的导电层65c来构成栅极配线90。在该情况下，上层的导电层65c也构成为线宽比下层侧的导电层65b的线宽大，并且，以覆盖该下层的导电层65b的形式形成。然后，与栅极配线90重叠地形成像素电极44。 
在该情况下也是，例如图19所示，即使在像素电极44与栅极配线90重叠的部分，由于介于像素电极44与栅极配线90之间的层间绝缘膜70产生膜缺损等，像素电极44与栅极配线90直接接触的情况下，线宽大的导电层65c也会使像素电极44断裂，因此，能够防止像素电极44(不与栅极配线90重叠的部分44d)与栅极配线90的漏电。即，导电层65c中从导电层65b突出的周缘部分使像素电极44的膜断开，由此，如图所示，能够将像素电极44中与栅极配线90重叠的部分44b和不与栅极配线90重叠的部分44d绝缘。 
此外，为了以上层侧的导电层65c覆盖下层侧的导电层65b的形式形成，能够通过如上所述利用同一掩模进行干蚀刻和湿蚀刻(侧向蚀刻)而实现，但即使在连续进行例如干蚀刻的情况下，也能够实现该叠层构造。即，通过使上层侧的导电层65c与下层侧的导电层65b的蚀刻条件、具体而言为腔室内的压力、RF功率、氯气的流量等在各导电层65c、65b不同，能够提供如图18所示的叠层构造。例如，在对下层的由铝构成的导电层65b进行蚀刻时，与对上层的由钛构成的导电层65c进行蚀刻的情况相比，通过提高腔室内的压力、降低RF功率、提高氯气的流量，能够以比上层的导电层65c的线宽窄的线宽对该下层的导电层65b进行图案化。此外，这样使用干蚀刻进行的叠层配线的各层的线宽调整，也能够应用于上述的源极配线80的第一导电层61与第二导电层62的图案化时。 
以上对本发明的一个实施方式进行了说明，但本发明并不限定于这样的实施方式。 
例如，在本实施方式中，作为本发明的显示装置的一个例子，对具备薄膜晶体管的液晶显示装置进行了说明，但例如与本实施方式同样地进行像素驱动且具备薄膜晶体管的EL显示装置、等离子体显示装置等也包括在本发明中。 

Claims (12)

1.一种有源矩阵基板，其包括导电膜、用于对所述导电膜供给信号的配线和介于所述导电膜与所述配线之间的层间绝缘膜，其特征在于：
所述配线包括第一导电层和第二导电层，该第二导电层与所述第一导电层相比，线宽相对较大，并且该第二导电层以覆盖所述第一导电层的形式叠层，
所述层间绝缘膜形成在所述第二导电层上，
所述导电膜呈矩阵状排列，所述导电膜的至少一部分以隔着所述层间绝缘膜与所述配线重叠的形式配置。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述配线为源极配线。
3.如权利要求1所述的有源矩阵基板，其特征在于：
所述配线为栅极配线。
4.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一导电层以铝为主体。
5.如权利要求1所述的有源矩阵基板，其特征在于：
所述第二导电层以钛为主体。
6.如权利要求1所述的有源矩阵基板，其特征在于：
包括与所述配线连接的开关元件，
所述导电膜为与所述开关元件连接的像素电极。
7.一种显示装置，其特征在于，包括：
权利要求1～6中任一项所述的有源矩阵基板；和
与该有源矩阵基板相对配置的对置基板。
8.一种有源矩阵基板的制造方法，其特征在于，包括：
配线形成工序，该配线形成工序包括：
形成第一导电层的工序，
在所述第一导电层上形成第二导电层的工序，
对于所述第一导电层与所述第二导电层的叠层膜，对所述第二导电层进行有选择性的蚀刻，对该第二导电层进行图案化的工序，和
在对所述第二导电层进行图案化之后，对所述第一导电层进行有选择性的蚀刻，以线宽比所述第二导电层的线宽窄的形式对该第一导电层进行图案化的工序；
在所述第二导电层上形成层间绝缘膜的层间绝缘膜形成工序；和
在所述层间绝缘膜上，以覆盖所述第二导电层的至少一部分的形式，形成呈矩阵状排列的导电膜的导电膜形成工序。
9.如权利要求8所述的有源矩阵基板的制造方法，其特征在于：
对所述第二导电层进行图案化的工序和对所述第一导电层进行图案化的工序分别使用同一掩模进行各蚀刻。
10.如权利要求8所述的有源矩阵基板的制造方法，其特征在于：
通过干蚀刻对所述第二导电层进行图案化，通过湿蚀刻对所述第一导电层进行图案化。
11.如权利要求8～10中任一项所述的有源矩阵基板的制造方法，其特征在于：
所述第一导电层使用铝形成。
12.如权利要求8～10中任一项所述的有源矩阵基板的制造方法，其特征在于：
所述第二导电层使用钛形成。
CN200880105108XA 2007-09-05 2008-05-23 有源矩阵基板、显示装置、有源矩阵基板的制造方法 Expired - Fee Related CN101971234B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-230421 2007-09-05
JP2007230421 2007-09-05
PCT/JP2008/059551 WO2009031342A1 (ja) 2007-09-05 2008-05-23 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
CN101971234A CN101971234A (zh) 2011-02-09
CN101971234B true CN101971234B (zh) 2012-11-07

Family

ID=40428666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880105108XA Expired - Fee Related CN101971234B (zh) 2007-09-05 2008-05-23 有源矩阵基板、显示装置、有源矩阵基板的制造方法

Country Status (3)

Country Link
US (1) US8293590B2 (zh)
CN (1) CN101971234B (zh)
WO (1) WO2009031342A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967802A (zh) * 2005-11-16 2007-05-23 精工爱普生株式会社 有源矩阵基板及其制造方法、以及电光学装置及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
JP2000305104A (ja) 1999-04-19 2000-11-02 Hitachi Ltd 液晶表示装置及びその製造方法
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP2004219991A (ja) * 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
JP3622757B2 (ja) 2003-09-10 2005-02-23 セイコーエプソン株式会社 液晶表示装置
JP4275644B2 (ja) 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100481156C (zh) * 2004-12-16 2009-04-22 夏普株式会社 有源矩阵衬底及其制造方法、显示装置、液晶显示装置及电视接收装置
JP2006332557A (ja) 2005-05-30 2006-12-07 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2007052040A (ja) 2005-08-12 2007-03-01 Sharp Corp 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967802A (zh) * 2005-11-16 2007-05-23 精工爱普生株式会社 有源矩阵基板及其制造方法、以及电光学装置及电子设备

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2004-4991A 2004.01.08
JP特开2006-39509A 2006.02.09
JP特开平10-65174A 1998.03.06

Also Published As

Publication number Publication date
US8293590B2 (en) 2012-10-23
WO2009031342A1 (ja) 2009-03-12
US20100207130A1 (en) 2010-08-19
CN101971234A (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
US9897880B2 (en) Array substrate and manufacturing method thereof and liquid crystal display panel using the array substrate
US8035779B2 (en) Thin film transistor display panel, liquid crystal display having the same, and method of manufacturing liquid crystal display
CN100449373C (zh) 液晶显示面板及其制造方法
CN101600991B (zh) 有源矩阵基板和液晶面板及其制造方法、液晶显示单元、液晶显示装置
KR100698047B1 (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
US8400606B2 (en) Liquid crystal display apparatus and method of manufacturing the same
US8416168B2 (en) Liquid crystal display
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
US8363175B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel
US20190243201A1 (en) Display panel and display device
US7843539B2 (en) Thin film transistor substrate and liquid crystal display having the same
US8941806B2 (en) Liquid crystal display
CN112327530A (zh) 显示面板及显示装置
US20060146219A1 (en) Liquid crystal display device and method for fabricating the same
CN101971234B (zh) 有源矩阵基板、显示装置、有源矩阵基板的制造方法
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
US20100253857A1 (en) Liquid crystal device and television receiver
KR20050064753A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010011946A (ko) 멀티 도메인 액정표시소자
CN110109305A (zh) 显示面板
KR101023718B1 (ko) 액정표시장치 및 그의 제조방법
US20140071362A1 (en) Liquid crystal display panel
KR101157480B1 (ko) 액정표시장치 및 이의 제조방법
KR20070003190A (ko) 액정표시소자 및 그 제조방법
KR20040060473A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

Termination date: 20200523

CF01 Termination of patent right due to non-payment of annual fee