CN101964316B - 晶圆测试方法 - Google Patents
晶圆测试方法 Download PDFInfo
- Publication number
- CN101964316B CN101964316B CN2009100553668A CN200910055366A CN101964316B CN 101964316 B CN101964316 B CN 101964316B CN 2009100553668 A CN2009100553668 A CN 2009100553668A CN 200910055366 A CN200910055366 A CN 200910055366A CN 101964316 B CN101964316 B CN 101964316B
- Authority
- CN
- China
- Prior art keywords
- die
- virtual
- true
- wafer
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种晶圆测试方法,包括:提供含有一个以上Shot的晶圆,每个Shot中含有一个以上的真实Die;将每个Shot分成一个以上虚拟Die,各个虚拟Die周期性重复,并且各个虚拟Die大小相同,真实Die与Die间对应点之间在长度和宽度方向的间距分别是虚拟Die长或者宽的整数倍;在所述一个以上真实Die中分别选取一代表点代表真实Die在Shot中的位置,所述各代表点在真实Die上的位置对应,根据各代表点的位置将真实die投射至虚拟Die,并将所述虚拟Die标记为1,其余虚拟Die标记为0,标记为1和0的所有虚拟Die组成虚拟晶圆图;根据所述的虚拟晶圆图测试所述晶圆。所述方法提高了测试速度,并且提升了工作效率,还减少了由于变换测试程序带来的差错。
Description
技术领域
本发明涉及半导体测试领域,特别涉及一种晶圆测试方法。
背景技术
目前,晶圆图(Wafer map)被广泛的用于晶圆的CP(circuit probe)测试中,根据晶圆图获取的CP测试结果,可用于数据分析(data analysis),芯片切割(Die saw),芯片拾取(Die pickup)等,可以提高工作效率。
半导体制作技术领域,晶圆通常指制作集成电路所用的硅片,在晶圆上制作集成电路的过程中,为了工艺制作的方便,晶圆会被区分为若干个曝光场(Shot),通常将Shot作为生产中的基本单位,比较典型的就是基本的曝光单位(photograph),其在晶圆上是周期性重复排列的。每一个基本的Shot单元中,又包含有一个或者一个以上的芯片(Die),在晶圆上的集成电路全部制作完成之后,晶圆会被切割成若干个芯片(Die),每个Die中都包含一个独立的能够实现预定功能的集成电路,其是进行封装和测试的基本单元。在对晶圆进行封装和测试过程中,要求Die在Wafer上是二维规则排列的,每个Die有一个座标(位于晶圆图的第几排第几列),测试程序根据座标(第几排第几列)以及间距(排与排之间的间距,列于列之间的间距)可以准确地定位不同的Die。
常规产品的晶圆图参考图1所示,其中,10表示一个Shot单位,晶圆图中的各个Shot是规则排列的,每一个Shot单元,又包括若干个Die芯片11。常规产品的每片晶圆只包括某一特定客户的某一种特定芯片,每个Shot中各个Die是相同的,并且是均匀,规则排列的,因此,进行测试的过程中,可以直接定位各个Die并对其进行测试。本说明书所绘的所有附图中,为了简便,省略掉所有晶圆图周边集成电路制作不完整的部分Die,只表示出切割后电路结构完整的部分Die所在的区域。
但是,对于某些特殊的晶圆产品,例如多项目晶圆产品(Multi-ProjectWafer,MPW)和工艺考核载体的晶圆产品(Technology qualification vehicle,TQV),包含来自多个不同客户、不同部门设计的不同目的die和测试结构。这些die和测试结构尺寸大小不一,这些die和测试结构在Shot中的位置排列被统筹安排,以充分利用Shot的空间。这种安排通常造成某一特定客户的多颗版图设计完全相同的芯片在Shot中的排列是不规则的,造成测试,数据分析,切割,以及封装过程中的困难。参考图2所示,由于其他不同产品的存在,版图设计完全相同的多个芯片,芯片21,芯片22和芯片23在一个Shot单元中的排列是不规则的。
对于类似的芯片排列不规则的晶圆产品,一个Shot单元中的Die并不相同,即使相同的Die在wafer上的分布也不满足二维规则排列的要求,因此无法直接定位这些相同的Die并对其进行测试,只有每次取其中一个分别测试,这就需要设定不同的测试程序,分次进行测试,不仅降低了进行测试的效率,而且无法产生统一的晶圆图,切割、拾取过程无法根据测试结果自动进行,需要手工操作,很容易产生错误。
发明内容
本发明解决的问题是提供一种晶圆测试方法,对于芯片排列不规则的晶圆产品,通过制作虚拟晶圆图,解决了现有的测试方法中需要对每个Die单独设定测试程序,导致的测试效率低,并且容易出现错误的问题。
本发明提供一种晶圆测试方法,包括:
提供含有一个以上Shot的晶圆,每个Shot中含有一个以上的真实Die;
将每个Shot分成一个以上虚拟Die,各个虚拟Die周期性重复,并且各个虚拟Die大小相同,真实Die与Die间对应点之间在长度和宽度方向的间距分别是虚拟Die长或者宽的整数倍;
在所述一个以上真实Die中分别选取一代表点代表真实Die在Shot中的位置,所述各代表点在真实Die上的位置对应,根据各代表点的位置将真实die投射至虚拟Die,并将所述虚拟Die标记为1,其余虚拟Die标记为0,标记为1和0的所有虚拟Die组成虚拟晶圆图;
根据所述的虚拟晶圆图测试所述晶圆。
作为优选方案,虚拟Die的长度采用所述方法获取:步骤一:分别获取真实Shot的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的长度;
虚拟Die的宽度采用所述方法获取:步骤一:分别获取真实Shot的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的宽度。
作为另一优选方案,虚拟Die的长度采用所述方法获取:步骤一:分别获取真实Shot的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数;步骤三:获取虚拟Die长度校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的长度;
虚拟Die的宽度采用所述方法获取:步骤一:分别获取真实Shot的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,步骤三:获取虚拟Die宽度校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的宽度。
可选的,校正参数的在长度方向的值等于:K*(pad在长度方向的截面长度-探针在长度方向与pad接触面的截面长度)/2;校正参数的在宽度方向的值等于:k*(pad在宽度方向的截面长度-探针在宽度方向与pad接触面的截面长度)/2,其中K大于0小于等于1,为安全系数。
根据所述的虚拟晶圆图测试所述晶圆的步骤中只需测试所述标记为1的虚拟Die。
可选的,所述晶圆测试方法,还包括如下步骤:根据所述的测试结果分析所述测试数据。
可选的,所述晶圆测试方法还包括如下步骤:根据所述的虚拟晶圆图以及测试结果切割所述晶圆,进一步,还包括拾取所述切割后的晶圆的步骤。
采用本发明所述的晶圆测试方法,对于同一型号的产品,即使各个Shot中真实Die的排列顺序无规则,也无需分别设定测试程序和测试方法,只需要根据形成的虚拟wafer map,统一进行测试,提高了测试速度,提升了工作效率,并且产生了统一的晶圆图,可以供后续切割、拾取过程使用,避免手工操作带来的差错。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制,重点在于示出本发明的主旨。在附图中为清楚起见,放大了层和区域的尺寸。
图1是现有Die规则排列的产品晶圆的晶圆图;
图2是Die排列不规则的产品晶圆的晶圆图;
图3是本发明晶圆测试方法的工艺流程图;
图4为本发明一个真实Shot上3个真实Die的结构示意图;
图5为本发明由虚拟Die形成的虚拟Shot的结构示意图;
图6为真实Shot上的真实Die上的点向虚拟Die投射的结构示意图;
图7为虚拟Shot上虚拟Die与真实Die位置对应的示意图;
图8以及图9分别为虚拟的wafer map与真实的wafer map的结构示意图。
具体实施方式
下面结合附图以及具体实施例对本发明的具体实施方式做详细的说明。
本发明提供一种晶圆测试方法,参考图3所示的工艺流程图,包括:
步骤S10,提供含有一个以上Shot的晶圆,每个Shot中含有一个以上的真实Die。参考图4所示,为晶圆中一个Shot的结构示意图,作为举例,所述的Shot中含有3个真实Die,所述的3个真实Die的尺寸相同,在所述的Shot中无规律排列,为了描述方便,所述的3个真实Die分别为X1,X2,X3,标记图4中单个Shot的长度为B,宽度为A。
步骤S11,将每个Shot分成一个以上虚拟Die,各个虚拟Die周期性重复,并且各个虚拟Die大小相同,真实Die与Die间对应点之间在长度和宽度方向的间距分别是虚拟Die长或者宽的整数倍。
为了将Shot分成一个以上虚拟Die,首先需要计算所述的虚拟Die的长度和宽度,作为优选方案,虚拟Die的长度采用所述方法获取:步骤一:分别获取真实Die的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的长度;
虚拟Die的宽度采用所述方法获取:步骤一:分别获取真实Die的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的宽度。
下面结合图4揭示的具体实施例举例说明虚拟Die的长度和宽度的计算方法:如图4所示,在真实Die X1,X2和X3上分别选取一点(x1,y1),(x2,y2),(x3,y3),用于标记真实Die的位置,所述的各点可任意选取,但是,其在真实Die X1,X2和X3上的位置是对应的,本实施例中,选取的各个点都位于真实Die的一角。
选择(x1,y1)作为参照点,则真实Die X2和X3相对于真实Die X1在宽度方向的间距分别为|x2-x1|,|x3-x1|,真实Die X2和X3相对于真实Die X1在长度方向的间距分别为|y2-y1|,|y3-y1|。
则虚拟Die的宽度a等于:GCD(A,|x2-x1|,|x3-x1|)
则虚拟Die的长度b等于:GCD(B,|y2-y1|,|y3-y1|)
其中,GCD(Greatest Common Divisor)代表最大公约数。
计算出所述的虚拟Die的长度和宽度之后,如图5所示,将所述的Shot分为mn个虚拟Die,其中,A=ma,B=nb。所述的mn个虚拟Die的大小相同,在均匀连续排满所述的Shot。
从上述的计算虚拟Die的长度和宽度的方法可知,所述的虚拟Die的长度和宽度与真实Die的长度和宽度无关,这是因为虚拟Die和虚拟wafer map的引入仅仅为了计算从一个真实Die移动到下一个真实Die需要多少距离,从而简化对不规则的晶圆图的测试程序,提高测试效率。
上述的计算虚拟Die尺寸的方法,可能存在计算出的虚拟Die的尺寸过小的情况,因此,本实施例还提供了另外一种用于计算虚拟Die的长度和宽度的更加优选的技术方案,引入对虚拟Die长度和宽度的校正参数。本优选实施例中,虚拟Die的长度采用下列方法获取:步骤一:分别获取真实Shot的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数;步骤三:获取虚拟Die长度的校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的长度;
虚拟Die的宽度采用所述方法获取:步骤一:分别获取真实Shot的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,步骤三:获取虚拟Die宽度的校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的宽度。
所述的校正参数是根据晶圆自身特征以及测试程序确定的虚拟Die最小尺寸,由于CP测试的工艺是将测试设备的探针移动至Die的焊垫(pad)上进行测试,因此校正参数的大小由真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定,校正参数的在长度方向的值等于:K*(pad在长度方向的截面长度-探针在长度方向与pad接触面的截面长度)/2。校正参数的在宽度方向的值等于:k*(pad在宽度方向的截面长度-探针在宽度方向与pad接触面的截面长度)/2,其中K大于0小于等于1,为安全系数,具体数值可根据误差需要设置。
下面给出一个具体的计算实例:设定pad为正方形,边长a=70μm,探针与pad接触面为圆形,直径b=30μm,则探针从一个Die移动到另一个Die时,与Die上pad接触点的四周存在一定的安全边界,这个安全边界的数值不应该超过(a-b)/2=20μm,本实施例中,校正参数在长度和宽度方面的数值相等,设其数值为d,则d=k(a-b)/2,其中K大于0小于等于1,为安全系数,具体数值可根据误差需要设置。
依然参考图4所示,在真实Die X1,X2和X3上分别选取一点(x1,y1),(x2,y2),(x3,y3),用于标记真实Die的位置,所述的各点在真实Die X1,X2和X3上的位置是对应的,本实施例中,选取的各个点都位于真实Die的一角。
选择(x1,y1)作为参照点,则真实Die X2和X3相对于真实Die X1在宽度方向的间距分别为|x2-x1|,|x3-x1|,真实Die X2和X3相对于真实Die X1在长度方向的间距分别为|y2-y1|,|y3-y1|。
此外,设定校正参数在宽度方向的数值为dx,在长度方向的数值为dy,则分别比较dx,dy与GCD(A,|x2-x1|,|x3-x1|)、GCD(B,|y2-y1|,|y3-y1|)的大小,选定其中数值较大的作为虚拟Die的尺寸值。
则虚拟Die的宽度a等于:max{GCD(A,|x2-x1|,|x3-x1|),dx}
则虚拟Die的长度b等于:max{GCD(B,|y2-y1|,|y3-y1|),dy}
其中,GCD(Greatest Common Divisor)代表最大公约数。
步骤S12,在所述一个以上真实Die中分别选取一代表点代表真实Die在Shot中的位置,所述各代表点在真实Die上的位置对应,根据各代表点的位置将真实die投射至虚拟Die,并将所述虚拟Die标记为1,其余虚拟Die标记为0,标记为1和0的所有虚拟Die组成虚拟晶圆图;
所述的步骤中,选取的点在某一真实Die中是任意的,并且不必与之前计算虚拟Die尺寸中选取的点相同,但是,一旦选取其中一个真实Die中的点,其余真实Die中选取的点在其所在的真实Die中的位置应该与之前选中的点在其所在的真实Die中的位置相对应。
参考图6所示,在3个真实Die X1,X2和X3上,继续选择点(x1,y1),(x2,y2),(x3,y3),代表真实Die所处的位置,将所述点(x1,y1),(x2,y2),(x3,y3)投射至图5所示的由虚拟Die组成的虚拟Shot中,在对应位置标记1,并且标记其它位置为0。参考图7所示,形成的虚拟Shot与真实Shot中各个Die的位置相对应。参考图8所示,为所有的虚拟Die组合形成的虚拟的wafer map,与图9所示的真实的wafer map比较,其结构是完全对应的。
步骤S13,根据所述的虚拟晶圆图测试所述晶圆。采用虚拟的wafer map进行测试时,测试设备在wafer map上顺序扫描,但是仅仅对标记1的位置进行测试。
进行测试时,首先挑选虚拟晶圆图中一个对应了真实Die的虚拟Die作为基准,并将其在晶圆图中的坐标位置输入测试程序,将测试设备的探针对准真实Die的pad进行测试,测试完一个真实Die之后,告知测试程序需要进行测试的下一个真实Die对应的虚拟Die在晶圆图中的坐标,测试程序根据虚拟Die在晶圆图中的座标,以及虚拟Die的尺寸(虚拟Die与虚拟Die之间的间距),计算需要移动的距离,进行下一次测试。
采用所述的方法进行晶圆测试,对于同一型号的产品,即使各个Shot中真实Die的排列顺序无规则,也无需分别设定测试程序和测试方法,只需要根据形成的虚拟wafer map,统一进行测试,提高了测试速度,提升了工作效率,并且产生了统一的晶圆图,可以供后续切割、拾取过程使用,避免手工操作带来的差错。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种晶圆测试方法,其特征在于,包括:
提供含有一个以上曝光场Shot的晶圆,每个Shot中含有一个以上的真实芯片Die;
将每个Shot分成一个以上虚拟Die,各个虚拟Die周期性重复,并且各个虚拟Die大小相同,真实Die与Die间对应点之间在长度和宽度方向的间距分别是虚拟Die长或者宽的整数倍;
虚拟Die的长度采用下列方法获取:步骤一:分别获取真实Shot的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的长度;虚拟Die的宽度采用下列方法获取:步骤一:分别获取真实Shot的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,即为虚拟Die的宽度;
或者虚拟Die的长度采用下列方法获取:步骤一:分别获取真实Shot的长度、任意一真实Die与其它真实Die的对应点在长度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数;步骤三:获取虚拟Die长度校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的长度;虚拟Die的宽度采用下列方法获取:步骤一:分别获取真实Shot的宽度、任意一真实Die与其它真实Die的对应点在宽度方向的间距,步骤二:对步骤一中获取的所有值求最大公约数,步骤三:获取虚拟Die宽度校正参数,所述的校正参数根据真实Die中焊垫pad的尺寸以及晶圆测试设备探针与pad的接触面积确定;步骤四:比较步骤二中算出的最大公约数和步骤三获取的校正参数,较大的值即为虚拟Die的宽度;
在所述一个以上真实Die中分别选取一代表点代表真实Die在Shot中的位置,所述各代表点在真实Die上的位置对应,根据各代表点的位置将真实die投射至虚拟Die,并将真实Die投射得到的虚拟Die标记为1,其余虚拟Die标记为0,标记为1和0的所有虚拟Die组成虚拟晶圆图;
根据所述的虚拟晶圆图测试所述晶圆。
2.根据权利要求1所述晶圆测试方法,其特征在于,校正参数的在长度方向的值等于:K*(pad在长度方向的截面长度-探针在长度方向与pad接触面的截面长度)/2;校正参数的在宽度方向的值等于:k*(pad在宽度方向的截面长度-探针在宽度方向与pad接触面的截面长度)/2,其中K大于0小于等于1,为安全系数。
3.根据权利要求1所述晶圆测试方法,其特征在于,根据所述的虚拟晶圆图测试所述晶圆的步骤中只需测试所述标记为1的虚拟Die。
4.根据权利要求1所述晶圆测试方法,其特征在于,还包括如下步骤:根据所述的测试结果分析所述测试数据。
5.根据权利要求1所述晶圆测试方法,其特征在于,还包括如下步骤:根据所述的虚拟晶圆图以及测试结果切割所述晶圆。
6.根据权利要求1所述晶圆测试方法,其特征在于,还包括如下步骤:拾取所述切割后的晶圆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100553668A CN101964316B (zh) | 2009-07-24 | 2009-07-24 | 晶圆测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100553668A CN101964316B (zh) | 2009-07-24 | 2009-07-24 | 晶圆测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101964316A CN101964316A (zh) | 2011-02-02 |
CN101964316B true CN101964316B (zh) | 2012-05-23 |
Family
ID=43517151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100553668A Expired - Fee Related CN101964316B (zh) | 2009-07-24 | 2009-07-24 | 晶圆测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101964316B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102162831A (zh) * | 2011-03-15 | 2011-08-24 | 上海宏力半导体制造有限公司 | 晶圆参数的检测方法 |
CN102426119A (zh) * | 2011-08-25 | 2012-04-25 | 上海华碧检测技术有限公司 | 一种小尺寸晶圆样品结构截面观察的样品制备方法 |
CN103135021B (zh) * | 2011-11-22 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 超小尺寸芯片的硅片级量产测试方法 |
CN102520335A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 晶圆的测试方法 |
CN103336239B (zh) * | 2013-06-03 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 晶圆测试的方法 |
CN105374726B (zh) * | 2015-10-22 | 2018-02-27 | 北京同方微电子有限公司 | 一种封装拾取芯片的定位方法 |
CN107577830A (zh) * | 2016-07-05 | 2018-01-12 | 苏州伊欧陆***集成有限公司 | 兼具单目标、多目标晶圆图的构造方法 |
CN106353670A (zh) * | 2016-10-28 | 2017-01-25 | 上海华岭集成电路技术股份有限公司 | 多目标晶圆测试方法 |
CN108459259A (zh) * | 2018-02-08 | 2018-08-28 | 上海华岭集成电路技术股份有限公司 | 一种确保多工位坐标正确的方法 |
CN109003918B (zh) * | 2018-07-05 | 2020-06-30 | 汕头大学 | 一种芯片主动遍历匹配方法 |
CN112687559B (zh) * | 2019-10-18 | 2022-07-26 | 夏泰鑫半导体(青岛)有限公司 | 晶圆检测方法 |
CN114442438B (zh) * | 2020-11-04 | 2024-04-26 | 芯恩(青岛)集成电路有限公司 | 一种变网格的芯粒排布寻优算法 |
CN116581051B (zh) * | 2023-07-12 | 2023-09-29 | 杭州朗迅科技股份有限公司 | 一种晶圆的测试方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1839308A (zh) * | 2003-09-18 | 2006-09-27 | 莱卡显微***半导体股份有限公司 | 晶圆检测用的方法和装置 |
US7440869B1 (en) * | 2004-05-26 | 2008-10-21 | Pdf Solutions, Inc. | Mapping yield information of semiconductor dice |
-
2009
- 2009-07-24 CN CN2009100553668A patent/CN101964316B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1839308A (zh) * | 2003-09-18 | 2006-09-27 | 莱卡显微***半导体股份有限公司 | 晶圆检测用的方法和装置 |
US7440869B1 (en) * | 2004-05-26 | 2008-10-21 | Pdf Solutions, Inc. | Mapping yield information of semiconductor dice |
Also Published As
Publication number | Publication date |
---|---|
CN101964316A (zh) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101964316B (zh) | 晶圆测试方法 | |
EP1637835A3 (en) | Reference coordinate calculating method, reference coordinate calculating program, recording medium thereof, reference plate and form measuring machine | |
CN106662858B (zh) | 一种pcb板的钻孔路径设定方法 | |
US20100110078A1 (en) | Method and computer program product for plotting distribution area of data points in scatter diagram | |
CN102692569A (zh) | 测试集成电路的自适应测试序列 | |
CN108122801B (zh) | 晶圆标记方法及晶圆标记*** | |
US6980917B2 (en) | Optimization of die yield in a silicon wafer “sweet spot” | |
CN102931186A (zh) | 一种具有较窄划片槽的晶圆 | |
CN112285525B (zh) | 一种晶圆测试方法、***及计算机可读存储介质 | |
CN104916586A (zh) | 半导体装置的制造方法 | |
CN111104774A (zh) | 晶圆图的生成方法 | |
US20110164808A1 (en) | Techniques providing fiducial markers for failure analysis | |
JP3834546B2 (ja) | 測定対象パターンの選択方法、パターン検査方法、半導体装置の製造方法、プログラムおよびパターン検査装置 | |
US20080276214A1 (en) | Method and computer program for automated assignment and interconnection of differential pairs within an electronic package | |
CN110587835A (zh) | 一种光栅硅片的切割方法 | |
TWI315089B (en) | Wire-bonding method for wire-bonding apparatus | |
US20130214388A1 (en) | Semiconductor Wafer Adapted to Support Transparency in Partial Wafer Processing | |
US20140096103A1 (en) | System for optimizing number of dies produced on a wafer | |
CN113034644A (zh) | 集成电路版图设计中圆弧的绘制方法、***、存储介质及终端 | |
CN103972122A (zh) | 一种晶圆针测方法及装置 | |
TW200419688A (en) | Inkless wafer test method | |
CN109857881A (zh) | 用于opc验证的验证图形的量化分析方法 | |
JP4815419B2 (ja) | 実装条件決定方法、実装条件決定装置、部品実装機及びプログラム | |
CN107589364A (zh) | 一种晶圆上mmic裸片的快速自动测试方法 | |
US6821866B2 (en) | Method of identifying wafer cutting positions of different size partial wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 Termination date: 20200724 |
|
CF01 | Termination of patent right due to non-payment of annual fee |