CN101962166A - 封装结构以及封装方法 - Google Patents
封装结构以及封装方法 Download PDFInfo
- Publication number
- CN101962166A CN101962166A CN 201010257481 CN201010257481A CN101962166A CN 101962166 A CN101962166 A CN 101962166A CN 201010257481 CN201010257481 CN 201010257481 CN 201010257481 A CN201010257481 A CN 201010257481A CN 101962166 A CN101962166 A CN 101962166A
- Authority
- CN
- China
- Prior art keywords
- substrate
- groove
- cavity
- semiconductor crystal
- crystal wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本发明提供了封装结构以及封装方法,其中封装结构包括:表面形成有微机电部件的半导体晶圆;真空的第一腔体,所述第一腔体正面与半导体晶圆粘接,并容纳所述微机电部件;环绕第一腔体的第二腔体,所述第二腔体正面与半导体晶圆粘接,且与第一腔体之间填充有隔离气体;第二基板,所述第二基板与第二腔体以及第一腔体的背面粘接。上述封装结构采用双层腔体密封,并且在外空腔内填充隔离气体以阻止空气通过粘接的部位进入内空腔,保持微机电***芯片所需的高真空环境。具有气密性良好,结构简单,成本低廉易于生产制造的特点。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种适于微机电***的封装结构以及封装方法。
背景技术
微机电***(Micro Electro Mechanical System,MEMS)是融合了硅微加工、半导体工艺以及精密机械加工等多种制造技术,并应用现代信息技术构成的微型***。完整的微机电***是由微传感器、微执行器、信号处理和控制电路、通讯接口以及电源等部件组成的一体化、功能化的微型器件***。由于微机电***在应用方面的特殊性,对封装的要求非常苛刻,例如需求低应力、高真空、高气密性以及复杂封装环境等,因此封装问题成为微机电***实用化的瓶颈。
现有的微机电***通常采用与普通晶圆芯片相类似的封装技术,例如金属封装、陶瓷封装、铸模塑料封装等,不仅体积巨大,成本也很高,往往占去整个微机电***成本的50%~80%。申请号为200710131491.3的中国发明专利公开了一种微机电***的封装结构,如图1所示,该封装结构包括:微机电***芯片20;微机电***芯片20***密布排列的焊垫15;材质为玻璃或硅具有凹槽的保护外盖5;所述保护外盖5通过空腔壁10与微机电***芯片20的正面(具有微机电部件45的一面)相粘接,所述空腔壁10的材质为苯并环丁烯,用于作为粘结层;所述微机电***芯片20上的微机电部件45被置于由微机电***芯片20、空腔壁10以及保护外盖5的凹槽所构成的空腔50内,所述空腔50内充有隔离气体以构成微机电部件45所需的气体环境;包覆于微机电***芯片20背面的绝缘层25;位于绝缘层25表面的外引线30,所述外引线30一端与焊垫15连接,另一端覆有焊接掩模35;附着于焊接掩模35的焊接凸点40,从而使得所述焊接凸点40通过外引线30与焊垫15电连通。
通常而言,对于需要隔离气体环境的微机电***,空腔50内所容纳的隔离气体量越多,则产品性能越好,因此需要在保护外盖5上制作较大的凹槽。由于开槽之后,保护外盖5的表面会凹凸不平,无法直接使用旋涂工艺形成空腔壁10。因此必须在开槽前,先在平整的保护外盖5的表面制造空腔壁10,再通过蚀刻等工艺制造出凹槽,这就要求所述空腔壁10的材料必须能够承受蚀刻过程,并在蚀刻后保持良好的压合粘接性能,故材料成本较高。上述发明使用旋涂高分子材料BCB以及丝网印刷玻璃胶两种工艺,制造出具有凹槽的保护外盖5以及用于压合粘结的空腔壁10,虽然实现了微机电***所需的密封性封装,然而由于相对较高的封装成本,限制了微机电***的广泛应用。
发明内容
本发明解决的技术问题是提供一种简单的封装结构以及封装方法,可以减少制造流程、降低成本,以及提高良率。
本发明提供了一种封装结构,包括:表面形成有微机电部件的半导体晶圆;真空的第一腔体,所述第一腔体正面与半导体晶圆粘接,并容纳所述微机电部件;环绕第一腔体的第二腔体,所述第二腔体正面与半导体晶圆粘接,且与第一腔体之间填充有隔离气体;第二基板,所述第二基板与第二腔体以及第一腔体的背面粘接。
为形成上述封装结构,本发明提供了一种封装方法,包括:
提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
提供第一基板,在第一基板的正面形成第一凹槽以及环绕于第一凹槽的第二凹槽,所述第一凹槽的槽深小于第二凹槽;
在真空环境下,将所述第一基板的正面与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
减薄所述第一基板的背面,直至露出第二凹槽;
提供第二基板,在隔离气体环境下,将第二基板与第一基板的背面粘接。
本发明还提供了另一种封装结构,包括:表面形成有微机电部件的半导体晶圆;真空的内腔体,所述内腔体与半导体晶圆粘接,并容纳所述微机电部件;容纳内腔体的外腔体,所述外腔体与半导体晶圆粘接,且与内腔体之间填充有隔离气体。
相应的,本发明提供了另一种封装方法,包括:
提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
提供第一基板,在第一基板的正面形成第一凹槽;
在真空环境下,将所述第一基板的正面与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
减薄或切割第一基板的背面,形成内腔体;
提供第二基板,在第二基板的正面形成第二凹槽;
在隔离气体环境下,将所述第二基板的正面与半导体晶圆粘接,且使得所述内腔体容纳于所述第二凹槽内。
本发明所述封装结构采用双层腔体密封,并且在外空腔内填充隔离气体以阻止空气通过粘接的部位进入内空腔,保持微机电***芯片所需的高真空环境。具有气密性良好,结构简单,成本低廉易于生产制造的特点。
附图说明
图1为现有的一种微机电***芯片的封装结构示意图;
图2为本发明封装结构第一实施例示意图;
图3为本发明封装方法第一实施例流程图;
图4至图9为执行图3所述封装方法的各步骤剖面示意图。
图10为本发明封装结构第二实施例示意图;
图11为本发明封装方法第二实施例流程图;
图12至图21为执行图3所述封装方法的各步骤剖面示意图;
图12a以及图12b为形成图12所述结构方法的剖面示意图;
图13a至图13d为形成图13所述结构方法的剖面示意图。
具体实施方式
现有的微机电***芯片采用与普通晶圆芯片相似的封装结构,为了保持高度的气密性以及真空环境,结构复杂且成本较高。本发明则提供了结构简单的双层腔体封装结构,其中内部的腔体为真空环境用于容纳微机电部件,外部的腔体充满隔离气体,可以阻止外界空气进入内部,避免破坏微机电***芯片封装的密封性。下面结合附图对实施例进行具体说明。
第一实施例
本实施例提供的一种封装结构如图2所示,具体包括:
表面形成有微机电部件101的半导体晶圆100;真空的第一腔体201,所述第一腔体201正面与半导体晶圆100粘接,并容纳所述微机电部件101;环绕第一腔体201的第二腔体202,所述第二腔体202正面与半导体晶圆100粘接,且与第一腔体201之间填充有隔离气体;第二基板300,所述第二基板300与第二腔体202以及第一腔体201的背面粘接。
其中,微机电部件101作为微机电***芯片的传感部件,而曝露于半导体晶圆100表面,半导体晶圆100内则可以形成有外引线,用于将微机电***芯片电连接至半导体晶圆100背面的焊接凸点(图中未示出),从而向微机电***芯片供电或进行电信号的传输。
上述封装结构中,微机电部件101位于真空环境的第一腔体201内,而第一腔体201又位于填充有隔离气体的第二腔体202内,所述隔离气体可以阻止外界的空气经由粘接处的空隙进入第一腔体201,而破坏其真空环境。因此对所用的粘接材料的密封要求并不是很高,可以选用诸如环氧树脂等成本较低的材料。
为形成上述封装结构,本实施例所述封装方法的流程示意图如图3所示,基本步骤包括:
S101、提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
其中,半导体晶圆内可以形成有焊线,用于将微机电***芯片电连接至外部的焊接凸点,以便于供电以及电信号的传输,而微机电部件作为微机电芯片的一部分,暴露于半导体晶圆的表面。
S102、提供第一基板,在第一基板的正面形成第一凹槽以及环绕于第一凹槽的第二凹槽,所述第一凹槽的槽深小于第二凹槽;
其中,第一凹槽的形状可以为圆形、方形或其他多边形,第二凹槽的形状为环形,且将第一凹槽环绕在内;形成槽深不同的第一凹槽以及第二凹槽的方法可以是采用常规的光刻工艺进行分步的等离子刻蚀或湿法刻蚀。
S103、在真空环境下,将所述第一基板的正面与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
其中,所述粘接可以采用环氧树脂的压合工艺,经过上述粘接后,所述第一凹槽与半导体晶圆构成密闭的空腔。
S104、减薄所述第一基板的背面,直至露出第二凹槽;
其中,由于第二凹槽的槽深大于第一凹槽,因此减薄第一基板的背面时,总是先露出第二凹槽,而不会破坏所述第一凹槽的气密性。
S105、提供第二基板,在隔离气体环境下,将第二基板与第一基板的背面粘接。
其中,经过S104步骤的背面减薄后,第一基板被分割成密闭的第一腔体以及容纳第一腔体而尚未封闭的第二腔体,且第一腔体以及第二腔体的背表面平齐。当在隔离气体环境下,将第二基板与第一基板的背面粘接,即使得第二腔体与第一腔体之间充满隔离气体。
图4至图9提供了本实施例一个具体的封装方法剖面示意图。
如图4所示,首先提供半导体晶圆100,所述半导体晶圆100表面形成有微机电部件101。所述微机电部件101是微机电***芯片的一部分,通常作为传感部件或机械执行部件使用,需要暴露于半导体晶圆外。而半导体晶圆100内还应当形成有微机电***芯片的其他器件部分,并且通过焊线等将所述微机电***芯片的相关接口电连接至焊接凸点(图中未示出,通常位于晶圆的背面)。
如图5所示,提供第一基板200,刻蚀所述第一基板200的正面形成第一凹槽210。
具体的,所述第一基板200可以为硅基板或玻璃基板,形成第一凹槽210的具体步骤包括:先在第一基板200的正面旋涂形成光刻胶,并图形化所述光刻胶形成第一光刻掩模(未示出),定义第一凹槽210的形成位置以及形状。以所述第一光刻掩模为掩模刻蚀第一基板200,形成第一凹槽210。所述第一凹槽210的形状可以为方形、圆形或其他多边形结构,通过调节刻蚀的时间控制其槽深。所述第一凹槽210用于后续工艺形成容纳微机电部件101的空腔,因此第一凹槽210的尺寸(深度、宽度)需大于微机电部件101的尺寸,并根据实际的需要选择。
如图6所示,在所述第一基板200的正面形成环绕第一凹槽210的第二凹槽220,所述第二凹槽220的槽深大于第一凹槽210。
具体的,形成第二凹槽220的步骤包括:首先去除第一光刻掩模(例如采用化学试剂清洗等方法),再在第一基板200的正面旋涂形成光刻胶,并图形化所述光刻胶形成第二光刻掩模(未示出),定义第二凹槽220的形成位置以及形状。以所述第二光刻掩模为掩模刻蚀第一基板200,形成第二凹槽220。此外还可以刻蚀第一基板200正面第二凹槽220以外的部分,以构成第二凹槽220的外壁。所述第二凹槽220为环形槽,用于后续工艺形成容纳隔离气体的空腔,因此第二凹槽220的尺寸决定了隔离气体的容纳量,应当根据实际需要选择。所述第二凹槽220的槽深应当大于第一凹槽210,以便于在对第一基板200进行背面减薄时,能够先暴露出第二凹槽220。在刻蚀形成第二凹槽220后,还包括去除第二光刻掩模的步骤。
本实施例中,在第一基板200上先刻蚀形成了较浅的第一凹槽210,再刻蚀形成较深的第二凹槽220。作为另一个可选方案,还可以先刻蚀形成第二凹槽220,再刻蚀形成第一凹槽210,仅仅需要改变两次刻蚀步骤中所使用的光刻掩模,本领域技术人员应当容易推得具体的刻蚀方法。
如图7所示,在真空环境下,将第一基板200的正面与半导体晶圆100粘接,且使得所述微机电部件101容纳于所述第一凹槽210内。
所述粘接可以采用环氧树脂压合工艺,本实施例中,在第一基板200的正面(也即形成有第一凹槽210以及第二凹槽220的端面)滚涂环氧树脂,然后在真空环境中,将第一基板200与半导体晶圆100压合,使得所述微机电部件101容纳于第一凹槽210内,且不与第一凹槽210的槽壁相接触,此时第一凹槽210与半导体晶圆100便构成了真空的密闭空腔,形成微机电部件101所需的真空环境。
需要指出的是:一方面,由于第一基板已形成凹槽,后续工艺中已无需使用较大规模的刻蚀工艺,故粘接所用的材料无需耐受刻蚀影响;另一方面,本发明主要通过双层腔体的封装结构保持气密性,故对粘接材料的密封效果要求较低。因此本发明实施例为降低封装成本,优选环氧树脂作为压合粘接的材料。但作为可选方案,还可以使用其他常用的高分子材料进行压合粘接工艺,例如苯并环丁烯等,并不仅仅局限于本发明实施例。本领域技术人员应当容易采用其他粘接工艺进行替换,而不脱离于本发明思想。
如图8所示,减薄所述第一基板200的背面,直至露出第二凹槽220。
由于第二凹槽220的槽深大于第一凹槽210的槽深,故第二凹槽220的槽底与第一基板200的背表面间距最短,当对第一基板200的背面进行减薄时,总是先暴露出第二凹槽220。在露出第二凹槽220后,停止减薄,此时第二凹槽220呈开放式,而不影响第一凹槽210的气密性,且第一凹槽210与减薄面的距离等于第一凹槽210与第二凹槽220的槽深差。具体的,本实施例中,可以采用化学机械研磨工艺对第一基板200的背面进行减薄。
经过上述减薄后,第一基板200将被割离成相互独立的两部分,分别定义为第一腔体201以及第二腔体202。其中,第一腔体201内(即原第一凹槽210)呈真空封闭的状态,容纳所述微机电部件101;而第二腔体202环绕所述第一腔体201且互不接触,位于两者之间且开放的环形空间即原第二凹槽220。
如图9所示,提供第二基板300,在隔离气体环境下,将第二基板300与第一基板200的背面粘接。
根据前述内容可知,第一基板200在进行背面的减薄后,分为相互独立的第一腔体201以及第二腔体202,两者的背表面应当是平齐的。因此在隔离气体环境下,将第二基板300与第一基板200的背面粘接后,所述第二腔体202与第一腔体201之间开放的环形空间(即原第二凹槽220)将被封闭,且充满隔离气体。本实施例中,为简化工艺降低封装成本,所述第二基板300的材质可以与第一基板200相同,采用玻璃基板或硅基板;所述粘接工艺可以与前述第一基板200和半导体晶圆100的粘接工艺相同,在第一基板200的背面滚涂环氧树脂材料,进行压合粘接。所述隔离气体为大分子气体(重气),其密度可以大于空气,可以更有效的阻止外界空气经由粘接处渗入第一腔体201,而保持封装结构的气密性。优选的,本实施例中所述隔离气体采用六氟化硫SF6气体。经过上述步骤,最终形成本实施例所述的封装结构。
第二实施例
本实施例提供的一种封装结构如图10所示,具体包括:
表面形成有微机电部件101的半导体晶圆100;真空的内腔体401,所述内腔体401与半导体晶圆100粘接,并容纳所述微机电部件101;容纳内腔体401的外腔体501,所述外腔体501与半导体晶圆100粘接,且与内腔体401之间填充有隔离气体。
与第一实施例相同,所述微机电部件101作为微机电***芯片的传感部件,曝露于半导体晶圆100表面,而半导体晶圆100内可以形成有外引线,用于将微机电***芯片电连接至半导体晶圆100背面的焊接凸点(图中未示出),从而向微机电***芯片供电或进行电信号的传输。
上述封装结构中,微机电部件101位于真空环境的内腔体401内,而内腔体401又位于填充有隔离气体的外腔体501内,所述隔离气体可以阻止外界的空气经由粘接处的空隙进入内腔体401,而破坏其真空环境。因此对粘接材料的密封性要求也较低。
为形成上述封装结构,本实施例所述封装方法的流程示意图如图11所示,基本步骤包括:
S201、提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
此步骤与第一实施例相同。
S202、提供第一基板,在第一基板的正面形成第一凹槽;
其中,所述第一凹槽的形状可以为圆形、方形或其他多边形,突出于第一基板,其槽深可以小于外壁的高度也可以与外壁高度相等。形成上述第一凹槽的方法,可以是分步或同步的等离子刻蚀。
S203、在真空环境下,将所述第一基板的正面(形成有凹槽的端面)与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
其中,所述粘接可以采用环氧树脂的压合工艺,经过上述粘接后,所述第一凹槽与半导体晶圆构成密闭的空腔。
S204、减薄或切割第一基板的背面,形成内腔体;
其中,可以根据步骤S202中所形成的第一凹槽的槽深与其外壁高度的关系,选择采用减薄或切割工艺。例如,如果第一凹槽的槽深小于其外壁高度,即第一凹槽的槽底与其外壁以外的第一基板表面存在高度差,则可以对第一基板的背面直接进行减薄便能够形成内腔体,而不会破坏所述第一凹槽的气密性;采用切割时,仅需在第一基板背面形成掩模遮盖第一凹槽及其外壁的位置然后进行定向的等离子刻蚀轰击,或者直接采用机械切割的方式,去除第一基板其余的部分以形成内腔体,而无需考量第一凹槽的槽深与其外壁高度的关系。
S205、提供第二基板,在第二基板的正面形成第二凹槽;
其中,所述第二凹槽的尺寸大小应当能够满足容纳内腔体的需要,而具体的形成工艺可以与步骤S202相同。
S206、在隔离气体环境下,将所述第二基板的正面与半导体晶圆粘接,且使得所述内腔体容纳于所述第二凹槽内;
其中,所述粘接也可以采用环氧树脂的压合工艺,经过上述粘接后,所述第二凹槽与半导体晶圆构成密闭且充满隔离气体的空腔。具有第二凹槽的第二基板即作为外腔体。
本实施例所述的封装结构与第一实施例的区别在于,所述外空腔以及内空腔仅与半导体晶圆粘接,因此粘接位置要更少,气密性相对较好;但外空腔与内空腔需要分别制作,因此工艺步骤则更多;故可以根据实际需要分别进行应用。
图12至图21提供了本实施例一个具体的封装方法剖面示意图。由于本实施例中,提供的半导体晶圆100以及位于其表面的微机电部件101与第一实施例相同,故以图4所示结构为基础实施本实施例所述的封装方法。
如图12所示,提供第一基板400,在第一基板400的正面形成第一凹槽410。其中,所述第一基板400可以为玻璃基板或硅基板,所述第一凹槽410的形状可以为圆形、方形或者其他多边形,突出于第一基板400,其槽深与外壁的高度相等。形成图12所示的第一凹槽410,具体步骤可以如图12a以及图12b所示,包括:
如图12a,在第一基板400的表面旋涂光刻胶,并图形化所述光刻胶形成光刻掩模601,所述光刻掩模601定义了第一凹槽410的形状、大小以及位置,还定义了第一凹槽410的外壁位置。
如图12b,以光刻掩模601为掩模刻蚀第一基板400。其中第一凹槽410以及位于其外壁以外的第一基板400将被同步刻蚀,使得最终形成的第一凹槽410的槽深与其外壁高度相等。须使得第一凹槽的槽深以及槽宽能够满足容纳微机电部件的需要,根据实际需要进行选择。在形成第一凹槽410后,还包括去除光刻掩模601的步骤。
作为另一种选择方案,如图13所示,提供第一基板400,在第一基板400的正面形成第一凹槽410,所述第一凹槽410突出于第一基板400,其槽深要小于外壁的高度。
形成图13所示的第一凹槽410,具体步骤可以如图13a至图13d所示,包括:
如图13a,在第一基板400的正面旋涂光刻胶,并图形化所述光刻胶形成第一光刻掩模701,所述第一光刻掩模701仅定义了第一凹槽410的形状、大小以及位置。
如图13b,以第一光刻掩模701为掩模刻蚀第一基板400,形成第一凹槽410。其中刻蚀的深度,须使得第一凹槽410的槽深以及槽宽能够满足容纳微机电部件的需要,根据实际需要进行选择。在形成第一凹槽410后,还包括去除第一光刻掩模701的步骤。
如图13c,在第一基板400的正面旋涂光刻胶,并图形化所述光刻胶形成第二光刻掩模702,所述第二光刻掩模702遮盖第一凹槽410,且定义了第一凹槽410的外壁位置。
如图13d,以第二光刻掩模702为掩模,刻蚀减薄第一基板400的正面。刻蚀减薄的厚度即第一凹槽410的外壁高度,大于其槽深。经过本步骤的刻蚀后,便形成图13所示结构,此外还包括去除第二光刻掩模702的步骤。
上述步骤中,还可以先定义第一凹槽410的外壁位置,刻蚀减薄所述外壁以外的第一基板400,然后再刻蚀形成第一凹槽410,仅需要改变两次刻蚀步骤中所使用的光刻掩模即可。
如图14所示,在真空环境下,将图12或图13所示的已形成第一凹槽410的第一基板400的正面与半导体晶圆100粘接(本步骤中以图12所示结构为例),使得半导体晶圆100表面的微机电部件101容纳于所述第一凹槽410内。
与第一实施例相同,所述粘接工艺可以采用环氧树脂压合工艺,本实施例中,在第一基板400的正面(也即形成有第一凹槽410的端面)滚涂环氧树脂,然后在真空环境中,将第一基板400与半导体晶圆100压合,使得所述微机电部件101容纳于第一凹槽410内,且不与第一凹槽410的槽壁相接触,此时第一凹槽410与半导体晶圆100便构成了真空的密闭空腔,形成微机电部件101所需的真空环境。
如图15至图17所示,切割所述第一基板400的背面,形成内腔体401。
首先如图15,在第一基板400的背面形成光刻胶,并图形化所述光刻胶形成切割掩模800,所述切割掩模800遮盖第一凹槽410及其外壁所对应的位置。
如图16所示,采用定向的等离子刻蚀轰击第一基板400的背面,切割第一基板400未被切割掩模800遮盖的部分。
如图17所示,去除切割掩模800,形成内腔体401。所述内腔体401包括容纳有微机电部件101的真空封闭空腔(即原第一凹槽410)。
需要指出的是上述切割第一基板400的背面,形成内腔体401的工艺均可适用于图12以及图13所示的第一基板400结构。除上述实施例外,在封装尺寸较大的情况下,优选的,还可以直接采用机械切割的方式,切割去除第一基板400多余部分。无需考量第一凹槽410的槽深与其外壁高度的关系。
作为另一种可选方案,假如前续步骤中采用图13所示的第一基板400结构,则还可以使用减薄第一基板400背面的方式,形成内腔体401。具体如图18所示,减薄所述第一基板400的背面,直至第一基板400位于第一凹槽401外壁以外部分的厚度消耗完。
由于在图13所示的第一基板400结构中,第一凹槽410的槽深小于其外壁高度,故第一凹槽410的槽底与第一基板400的背表面的间距要大于第一基板400位于第一凹槽401外壁以外部分的正表面与背表面的间距。因此当对第一基板400的背面进行减薄,所述第一基板400位于第一凹槽401外壁以外部分的厚度总是先消耗完,而不会影响第一凹槽410的气密性。减薄停止后,所述第一凹槽410的槽底与减薄面的距离等于第一凹槽410的槽深与其外壁高度的差值,且此时原第一基板400的剩余部分即构成与图17类似结构的内腔体401。具体的,本实施例中可以采用化学机械研磨工艺对第一基板400的背面进行减薄。
如图19所示,提供第二基板500,在第二基板500的正面形成第二凹槽510。其中,所述第二基板500的材质可以与第一基板400相同,可以为玻璃基板或硅基板,所述第二凹槽510的形状可以为圆形、方形或者其他多边形,突出于第二基板500,而槽深小于或等于其外壁高度。
具体的,所述在第二基板500的正表面形成第二凹槽510的工艺步骤可以与前述在第一基板400的正表面形成第一凹槽410相同,此处不再赘述。但需要指出的是,由于第二凹槽510在后续工艺中需要容纳内腔体401,因此所述第二凹槽510的槽深以及槽宽应当能够满足容纳内腔体401的需要。
如图20所示,在隔离气体环境下,将第二基板500的正面(形成有第二凹槽510的端面)与半导体晶圆100粘接,使得所述内腔体401容纳于所述第二凹槽510内。所述具有第二凹槽510的第二基板500即作为外腔体。
具体的,本步骤中所述的粘接工艺可以与前述第一基板400与半导体晶圆100的粘接工艺相同,即采用环氧树脂压合工艺。所述隔离气体可以是SF6气体。当第二基板500与半导体晶圆100粘接后,所述内腔体401容纳于第二凹槽510内,且不与第二凹槽510的槽壁相接触,此时第二凹槽510与半导体晶圆100之间便构成了充满隔离气体的密闭空腔,所述密闭空腔将第一腔体401包覆在内。
经过上述步骤,最终形成本实施例所述的封装结构。
此外,在上述封装完成后,如图21所示,通常还需要进行机械切割将上述包括半导体晶圆100以及内腔体、外腔体的封装结构,切割成单颗芯片的步骤。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (27)
1.一种封装结构,其特征在于,包括:表面形成有微机电部件的半导体晶圆;真空的第一腔体,所述第一腔体正面与半导体晶圆粘接,并容纳所述微机电部件;环绕第一腔体的第二腔体,所述第二腔体正面与半导体晶圆粘接,且与第一腔体之间填充有隔离气体;第二基板,所述第二基板与第二腔体以及第一腔体的背面粘接。
2.如权利要求1所述的封装结构,其特征在于,所述半导体晶圆以及第二基板与第一腔体以及第二腔体均通过环氧树脂压合粘接。
3.如权利要求1所述的封装结构,其特征在于,所述第一腔体、第二腔体以及第二基板的材质为硅或玻璃。
4.如权利要求1所述的封装结构,其特征在于,所述隔离气体的密度大于空气。
5.如权利要求4所述的封装结构,其特征在于,所述隔离气体为SF6气体。
6.一种封装方法,其特征在于,包括:
提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
提供第一基板,在第一基板的正面形成第一凹槽以及环绕于第一凹槽的第二凹槽,所述第一凹槽的槽深小于第二凹槽;
在真空环境下,将所述第一基板的正面与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
减薄所述第一基板的背面,直至露出第二凹槽;
提供第二基板,在隔离气体环境下,将第二基板与第一基板的背面粘接。
7.如权利要求6所述的封装方法,其特征在于,所述在第一基板的正面形成第一凹槽以及第二凹槽,包括在第一基板上定义第一凹槽以及第二凹槽的位置,然后采用光刻工艺分步形成所述第一凹槽以及第二凹槽。
8.如权利要求6所述的封装方法,其特征在于,所述将所述第一基板的正面与半导体晶圆粘接,背面与第二基板粘接,均采用环氧树脂压合工艺。
9.如权利要求6所述的封装方法,其特征在于,所述减薄第一基板的背面,采用化学机械研磨。
10.如权利要求6所述的封装方法,其特征在于,所述隔离气体的密度大于空气。
11.如权利要求10所述的封装方法,其特征在于,所述隔离气体为SF6气体。
12.如权利要求6所述的封装方法,其特征在于,所述第一基板以及第二基板的材质为硅或玻璃。
13.一种封装结构,其特征在于,包括:表面形成有微机电部件的半导体晶圆;真空的内腔体,所述内腔体与半导体晶圆粘接,并容纳所述微机电部件;容纳内腔体的外腔体,所述外腔体与半导体晶圆粘接,且与内腔体之间填充有隔离气体。
14.如权利要求13所述的封装结构,其特征在于,所述半导体晶圆与内腔体以及外腔体均通过环氧树脂压合粘接。
15.如权利要求13所述的封装结构,其特征在于,所述内腔体以及外腔体的材质为硅或玻璃。
16.如权利要求13所述的封装结构,其特征在于,所述隔离气体的密度大于空气。
17.如权利要求16所述的封装结构,其特征在于,所述隔离气体为SF6气体。
18.一种封装方法,其特征在于,包括:
提供半导体晶圆,所述半导体晶圆表面形成有微机电部件;
提供第一基板,在第一基板的正面形成第一凹槽;
在真空环境下,将所述第一基板的正面与半导体晶圆粘接,且使得所述微机电部件容纳于所述第一凹槽内;
减薄或切割第一基板的背面,形成内腔体;
提供第二基板,在第二基板的正面形成第二凹槽;
在隔离气体环境下,将所述第二基板的正面与半导体晶圆粘接,且使得所述内腔体容纳于所述第二凹槽内。
19.如权利要求18所述的封装方法,其特征在于,所述将所述第一基板以及第二基板的正面与半导体晶圆粘接,均采用环氧树脂压合工艺。
20.如权利要求18所述的封装方法,其特征在于,所述切割第一基板或第二基板的背面,采用机械切割。
21.如权利要求18所述的封装方法,其特征在于,所述形成第一凹槽包括:先刻蚀第一基板的正面形成第一凹槽;再刻蚀第一基板正面除第一凹槽以外的部分,形成第一凹槽的外壁,且使得第一凹槽的槽深小于其外壁高度。
22.如权利要求18所述的封装方法,其特征在于,所述形成第二凹槽包括:刻蚀第二基板的正面形成第二凹槽;再刻蚀第二基板正面除第二凹槽以外的部分,形成第二凹槽的外壁,且使得第二凹槽的槽深小于其外壁高度。
23.如权利要求21以及22所述的封装方法,其特征在于,所述减薄采用化学机械研磨。
24.如权利要求18所述的封装方法,其特征在于所述切割采用机械切割。
25.如权利要求18所述的封装方法,其特征在于,所述隔离气体的密度大于空气。
26.如权利要求25所述的封装方法,其特征在于,所述隔离气体为SF6气体。
27.如权利要求18所述的封装方法,其特征在于,所述第一基板以及第二基板的材质为硅或玻璃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102574816A CN101962166B (zh) | 2010-08-16 | 2010-08-16 | 封装结构以及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102574816A CN101962166B (zh) | 2010-08-16 | 2010-08-16 | 封装结构以及封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101962166A true CN101962166A (zh) | 2011-02-02 |
CN101962166B CN101962166B (zh) | 2012-07-25 |
Family
ID=43515260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102574816A Active CN101962166B (zh) | 2010-08-16 | 2010-08-16 | 封装结构以及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101962166B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105067186A (zh) * | 2015-09-14 | 2015-11-18 | 苏州感芯微***技术有限公司 | 一种压力传感器 |
CN105304505A (zh) * | 2014-06-17 | 2016-02-03 | 中国科学院上海微***与信息技术研究所 | 混合晶圆级真空封装方法及结构 |
CN106816373A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
CN111517271A (zh) * | 2019-02-05 | 2020-08-11 | 英飞凌科技股份有限公司 | 包括面板键合操作的方法和包括空腔的电子器件 |
CN113526453A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061099B2 (en) * | 2004-09-30 | 2006-06-13 | Intel Corporation | Microelectronic package having chamber sealed by material including one or more intermetallic compounds |
CN101421178A (zh) * | 2006-04-13 | 2009-04-29 | Nxp股份有限公司 | 用于制造电子组件的方法、电子组件、覆盖物和衬底 |
US20100003772A1 (en) * | 2005-08-26 | 2010-01-07 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy with raised feature |
US20100084752A1 (en) * | 2008-10-08 | 2010-04-08 | Honeywell International Inc. | Systems and methods for implementing a wafer level hermetic interface chip |
-
2010
- 2010-08-16 CN CN2010102574816A patent/CN101962166B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061099B2 (en) * | 2004-09-30 | 2006-06-13 | Intel Corporation | Microelectronic package having chamber sealed by material including one or more intermetallic compounds |
US20100003772A1 (en) * | 2005-08-26 | 2010-01-07 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy with raised feature |
CN101421178A (zh) * | 2006-04-13 | 2009-04-29 | Nxp股份有限公司 | 用于制造电子组件的方法、电子组件、覆盖物和衬底 |
US20100084752A1 (en) * | 2008-10-08 | 2010-04-08 | Honeywell International Inc. | Systems and methods for implementing a wafer level hermetic interface chip |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304505A (zh) * | 2014-06-17 | 2016-02-03 | 中国科学院上海微***与信息技术研究所 | 混合晶圆级真空封装方法及结构 |
CN105304505B (zh) * | 2014-06-17 | 2018-07-06 | 中国科学院上海微***与信息技术研究所 | 混合晶圆级真空封装方法及结构 |
CN105067186A (zh) * | 2015-09-14 | 2015-11-18 | 苏州感芯微***技术有限公司 | 一种压力传感器 |
CN106816373A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 制造半导体装置的方法 |
CN111517271A (zh) * | 2019-02-05 | 2020-08-11 | 英飞凌科技股份有限公司 | 包括面板键合操作的方法和包括空腔的电子器件 |
US11921032B2 (en) | 2019-02-05 | 2024-03-05 | Infineon Technologies Ag | Methods including panel bonding acts and electronic devices including cavities |
CN110745772A (zh) * | 2019-10-21 | 2020-02-04 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
CN110745772B (zh) * | 2019-10-21 | 2023-10-20 | 重庆大学 | 一种mems应力隔离封装结构及其制造方法 |
CN113526453A (zh) * | 2021-07-16 | 2021-10-22 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
CN113526453B (zh) * | 2021-07-16 | 2024-04-19 | 芯知微(上海)电子科技有限公司 | 一种mems封装结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101962166B (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101962166B (zh) | 封装结构以及封装方法 | |
CN106946214B (zh) | 具有侧面端口的mems传感器和其制造方法 | |
CN104303262B (zh) | 用于其中一部分暴露在环境下的密封mems设备的工艺 | |
JP4708366B2 (ja) | ウェハのパッケージング及び個片化の方法 | |
CN102079502B (zh) | 一种mems器件及其圆片级真空封装方法 | |
CN103818874B (zh) | Mems结构与处理电路集成***的封装方法 | |
CN102556956B (zh) | Mems器件的真空封装结构及其制作方法 | |
CN102209683B (zh) | 具有侧壁泄露保护的mems器件封装 | |
TWI421955B (zh) | 具壓力感測器之微機電結構及其製法 | |
CN103539062A (zh) | Mems器件、封装mems器件及其制造方法 | |
CN104692319B (zh) | 对封装应力不敏感的mems芯片的制造方法及其mems芯片 | |
CN102344110A (zh) | 微机电***器件的方形扁平无引脚封装结构及方法 | |
CN105097809A (zh) | 半导体器件中的机械应力去耦合 | |
CN105470212A (zh) | 用于半导体器件的封装及其组装方法 | |
CN103435000B (zh) | 集成mems器件的传感器的晶圆级封装方法 | |
US20070166958A1 (en) | Method of wafer level packaging and cutting | |
CN104795436A (zh) | 晶圆封装结构、芯片封装结构及其封装方法 | |
CN112265956A (zh) | 一种不同真空度封装的mems圆片级真空封装方法 | |
CN113830724B (zh) | 带腔体器件的气密封装结构和制造方法 | |
TW202101687A (zh) | 微機電系統麥克風的封裝結構與封裝方法 | |
CN113636521A (zh) | 带腔体器件的气密封装结构和制造方法 | |
US9302906B2 (en) | Capacitive pressure sensor and method | |
CN216303263U (zh) | 带腔体器件的气密封装结构 | |
CN203373144U (zh) | 微电子机械***芯片的封装结构 | |
CN103342338B (zh) | 微电子机械***芯片的晶圆级封装方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |