CN101958278B - 半导体器件的制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制造方法，包括步骤：提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层；在所述绝缘层表面涂覆光掩模层；图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片***区域的部分绝缘层的被暴露，而晶片边缘区域的绝缘层被完全覆盖；对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔，减少了晶片表面由于导电杂质碎屑造成的缺陷。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来做电性连接，才能发挥所期望的功能。

由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。

在所述接触孔的制作过程中，首先需要在所述绝缘层上形成一层光掩模层，接着进行光刻将该光掩模层图案化。例如，将需要形成接触孔位置的光掩模层进行曝光，则曝光后的光掩模层变得容易被显影去除；接着显影去除被曝光的光掩模层。这样被图案化之后的光掩模层就将需要形成接触孔位置的所述绝缘层暴露，而将其它位置的所述绝缘层掩盖。在光刻形成图案化的掩模层后，再利用等离子体刻蚀工艺将所述绝缘层暴露的部分进行刻蚀，从而形成通孔。

在所述通孔中填充导电材料后就形成了接触孔，该接触孔可以实现不同导电层的导电互连。例如在公开号为“CN1731286A”名称为“射频器件产品的通孔刻蚀方法”的中国专利中公开了一种通孔刻蚀方法。

在半导体制造中，整个晶片分为边缘的无效区域10和中央的有效区域20(参考图1)，无效区域通常不用来制造器件，例如300mm的晶片，将距离晶片边缘0.05mm范围内的区域或者距离边缘更近的区域认为是无效区域，而除无效区域10以外的部分是有效区域20。在半导体器件制造过程中，通常先将晶片表面分为若干个不同的区域，然后在每个区域上制作一个器件，在制作完成后，再将该晶片进行分割，无效区域抛弃，有效区域被分割成若干个分离的器件。但是，在器件的制造过程中，由于是在同一个晶片上进行，因此所有器件制作中的同一工艺步骤，例如接触孔的刻蚀，会在同一步骤中同时完成，并且为了使整个晶片表面制造的器件的一致性较好，无效区域也会同时执行所有的工艺步骤。

但是，针对利用上述方法在65nm工艺中形成接触孔后的晶片测试，发现在晶片上分布着很多导电杂质碎屑，从而在晶片表面形成缺陷。图1为对利用现有技术的方法形成接触孔后的晶片的测试图，从图1可以看出，利用现有的方法，则晶片表面存在导电杂质碎屑造成的缺陷。

发明内容

本发明的目的是提供一种半导体器件的制造方法，从而减少了晶片表面由于导电杂质碎屑造成的缺陷。

为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括步骤：

提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层；

在所述绝缘层表面涂覆光掩模层；

图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片***区域的部分绝缘层的被暴露，而晶片边缘区域的绝缘层被完全覆盖；

对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔。

可选的，所述步骤：图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化的步骤包括：

将晶片表面划分为阵列排列的曝光区域；

对包括中央区域的曝光区域进行曝光；

对包括边缘区域的曝光区域进行曝光，在对包括边缘区域的曝光区域进行曝光时将边缘区域所对应的掩模版的透光位置遮挡；

对晶片上的光掩模层进行显影。

可选的，所述光掩模层的材料为正性光刻胶。

可选的，所述晶片边缘区域包括距离晶片边缘1/300倍晶片直径以内的区域。

可选的，所述晶片的直径为300mm，所述晶片边缘区域包括距离晶片边缘1mm以内的区域。

可选的，所述晶片上还包括位于所述导电层下层的半导体器件层。

可选的，所述半导体器件制造工艺的特征尺寸为65nm或65nm以下。

本发明的上述技术方案和现有技术相对优点在于：

本发明通过对现有的形成接触孔方法中的光刻光掩模层的步骤进行改进，使得不对晶片边缘区域的光掩模层进行曝光，从而绝缘层被光掩模层完全覆盖，这样在后续的刻蚀绝缘层形成接触孔的步骤中，由于有光掩模层做保护，因此晶片边缘区域不会形成接触孔，这样就减小了在等离子体刻蚀接触孔步骤中，当绝缘层被刻穿时，等离子体在晶片边缘尖端放电导致晶片上绝缘层下层的导电层被烧毁的几率，从而使得在晶片表面出现导电杂质碎屑的几率降低。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为对利用现有技术的方法形成接触孔后的晶片的测试图；

图2为本发明的半导体器件的制造方法一实施例的流程图；

图3至图8为本发明的半导体器件的制造方法一实施例的示意图；

图9为对利用本发明的方法形成接触孔后的晶片的测试图。

具体实施方式

在半导体制造中，整个晶片分为无效区域和有效区域，无效区域不用来制造器件，例如300mm的晶片，将距离晶片边缘0.05mm范围内的区域可以认为是无效区域，而除无效区域之外的区域为有效区域。在半导体器件制造过程中，通常先将所述半导体晶片分为若干个不同的区域，然后在每个区域上制作一个器件，在制作完成后，再将该晶片进行分割，无效区域抛弃，有效区域被分割成若干个分离的器件。但是，在器件的制造过程中，由于是在同一个晶片上进行，因此所有器件制作中的同一工艺步骤，例如接触孔的刻蚀，会在同一步骤中同时完成，并且为了使整个晶片表面制造的器件的一致性较好，无效区域也会和有效区域同时执行所有的工艺步骤。

但是，针对利用上述方法在65nm工艺中形成接触孔后的晶片测试，发现在晶片上分布着很多导电杂质碎屑，从在晶片表面形成缺陷。

发明人研究后认为：由于等离子体刻蚀通常是将晶片放入一个圆形腔室，然后利用等离子体对晶片刻蚀，因此等离子体在晶片有效区域和晶片有效区域的所带的电荷也不同，而且在等离子体在晶片边缘区域的所带的电荷量很高，这样当晶片边缘的介质层被刻穿，形成接触孔时，下层的导电层被暴露，然后等离子体会在该接触孔位置形成尖端放电，这样致使整个晶片导通的导电层被烧毁，从而被烧毁的碎屑飞溅到晶片表面。从而在晶片表面形成缺陷。

本发明提供了一种半导体器件的制造方法，包括步骤：

提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层；

在所述绝缘层表面涂覆光掩模层；

图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片***区域的部分绝缘层的被暴露，而晶片边缘区域的绝缘层被完全覆盖；

对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔。

可选的，所述步骤：图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化的步骤包括：

将晶片表面划分为阵列排列的曝光区域；

对包括中央区域的曝光区域进行曝光；

对包括边缘区域的曝光区域进行曝光，在对包括边缘区域的曝光区域进行曝光时将边缘区域所对应的掩模版的透光位置遮挡；

对晶片上的光掩模层进行显影。

可选的，所述光掩模层的材料为正性光刻胶。

可选的，所述晶片边缘区域包括距离晶片边缘1/300倍晶片直径以内的区域。

可选的，所述晶片的直径为300mm，所述晶片边缘区域包括距离晶片边缘1mm以内的区域。

可选的，所述晶片上还包括位于所述导电层下层的半导体器件层。

可选的，所述半导体器件制造工艺的特征尺寸为65nm或65nm以下。

本发明通过对现有的形成接触孔方法中的光刻光掩模层步骤进行改进，使得不对晶片边缘区域的光掩模层进行曝光，从而绝缘层被光掩模层完全覆盖，这样在后续的刻蚀绝缘层形成接触孔的步骤中，由于有光掩模层做保护，因此晶片边缘区域不会形成接触孔，这样就减小了在等离子体刻蚀接触孔步骤中，当绝缘层被刻穿时，等离子体在晶片边缘尖端放电导致晶片上绝缘层下层的导电层被烧毁的几率，从而使得在晶片表面出现导电杂质碎屑的几率降低。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

图2为本发明的半导体器件的制造方法一实施例的流程图。图3至图8为本发明的半导体器件的制造方法一实施例的示意图。其中，图3至图5和图7至图8为剖面示意图，图6为俯视示意图。

参考图2，一种半导体器件的制造方法，包括步骤：

S1：提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层。

具体的，参考图3，在晶片100上包括导电层110，其可以为不同布线层的金属连线，另外导电层110也可以为MOS器件的源极、漏极或栅极。在另外的实施例中，在导电层110和晶片100之间还可以具有半导体器件层。所述导电层110用于实现半导体器件的导线互连。在导电层110上层具有绝缘层120，所述绝缘层用于实现半导体器件位于不同层的金属连线之间，或者MOS器件的栅极、源极和漏极与金属连线之间的绝缘。

S2：在所述绝缘层120表面涂覆光掩模层。

具体的，参考图4，该步骤可以利用本领域技术人员熟知的方法，例如旋涂法在所述绝缘层120涂覆光刻胶，具体的，先将光刻胶滴注在晶片的中心，然后进行甩胶，也就是通过晶片的旋转使光刻胶均匀分布到晶片上的绝缘层120表面。所述光掩模层130可以为DUV(深紫外光)光刻胶层组合物，例如正性以ArF为光源的光刻胶层。

S3：图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片***区域的部分绝缘层的被暴露，而晶片边缘区域的绝缘层被完全覆盖。

参考图5，具体为，在掩模版420上具有透光区域和不透光区域，用光源410通过所述掩模版420对光掩模层130曝光，光线从掩模版420的透光区域照射在光掩模层130上。本实施中，光源可以为紫外、电子束、离子束以及X射线。因为所述光掩模层为正性光刻胶，因此被照射后的光刻胶发生化学变化后可被显影液软化和溶解，没有被照射的部分则不能被显影液软化和溶解。对曝光之后的光掩模层130进行显影处理。用化学显影液溶解浸泡光掩模层130，将经过曝光造成的可溶解区域清洗掉，这样就把掩模图形准确复制到光掩模图形130中，从而晶片中央区域的所述光掩模层130被图案化，需要刻蚀的绝缘层120被暴露，不需要刻蚀的绝缘层120被光掩模层130覆盖。

在本发明中，具体的，如图6至图7所示，其中图6为俯视图，图7为剖视图，将晶片表面分为阵列排列的若干曝光区域(图6中垂直线和水平线围交叉围起来的区域)，逐个对所述曝光区域进行曝光。首先采用上述的曝光方法，对晶片中央区域115所在的曝光区域，例如曝光区域116进行曝光。当曝光到包含边缘区域117的曝光区域时，例如曝光区域118时，在本实施例中利用遮光板430(参考图7)将掩模版420上对应晶片边缘区域117的位置进行遮挡，从而在曝光之后，晶片上所述曝光的包括边缘区域117的曝光区域中，边缘区域117的光掩模层没有被曝光，而中央区域115的光掩模层被曝光。因为光线存在衍射和干涉效应，这样保证了和边缘区域相邻的中央区域115中的曝光没有因为边缘区域117不进行曝光而受到影响。因此在保证中央区域115被正常曝光的同时，还保留了边缘区域117没有被曝光。

晶片边缘区域117在本实施例中包括距离晶片边缘1/300倍晶片直径以内的区域，除边缘区域117以外的区域为中央区域115。例如，所述晶片的直径为300mm，所述晶片边缘区域包括距离晶片边缘1mm以内的区域。当然，边缘区域117也可以包括距离晶片边缘比1/300倍晶片直径更近的区域，以直径为300mm的晶片为例，边缘区域117也可以包括距离晶片边缘0.5mm、0.05mm或0.01mm以内的区域，但是由于范围太小曝光比较难控制，因此距离晶片边缘比1/300倍晶片直径范围内曝光效果比较好，易于控制。

本是实施例中的1mm为举例说明，当然如果晶片的直径发生变化，所述晶片的边缘区域也会发生变化，所述边缘区域为距离晶片边缘小于1/300倍晶片直径的区域，或者所述晶片边缘区域也可以根据产生缺陷的范围来设定，例如缺陷发生在距晶片边缘0.1mm的区域内，则所述边缘区域可以设定为距晶片边缘0.1mm的区域，这样可以达到节省晶片材料的目的。

另外也可以将晶片的无效区域设置为所述边缘区域，这样可以使得晶片的有效区域可以被完全利用，达到节省晶片材料的目的。

当然，在其他实施例中，所述边缘区域也可以为距离晶片边缘大于0mm的区域，因为只要保留晶片边缘区域内的部分光掩膜层不曝光，则就会减少由于刻蚀过程中尖端放电所带来的缺陷。

另外还可以包括对仅包括边缘区域117的曝光区域进行曝光，在该曝光步骤中将掩模版420上的透光部分完全遮挡。

在对整个晶片上的光掩模层130完成曝光之后，接着进行显影后，就形成了如图8所示的图案化的光掩模层130a。

S4：对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔。

具体的，该刻蚀步骤可以利用本领域技术人员熟知的方法，例如等离子体刻蚀。因为该步骤为现有技术中通常采用的步骤，因此不再赘述。在该步骤刻蚀时，因为晶片边缘区域117的光掩模层保护了其下层的绝缘层120，因此绝缘层120不会被刻蚀，这样就不会因为尖端放电而形成缺陷。

在完成半导体晶片上每个区域的半导体器件的制造过程后，将所述半导体晶片按照之前划分的区域分割，晶片中央区域115所对应的半导体器件就是最终得到的合格的半导体器件。

图9为对利用本发明的方法形成接触孔后的晶片的测试图，如图9所示，从图中可以看出缺陷大大减少。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种半导体器件的制造方法，其特征在于，包括步骤：

提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层；

在所述绝缘层表面涂覆光掩模层；

图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片***区域的部分绝缘层被暴露，而晶片边缘区域的绝缘层被完全覆盖；

对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔；

其中，所述图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化的步骤包括：

将晶片表面划分为阵列排列的曝光区域；

对全部位于所述中央区域内的曝光区域进行曝光；

对一部分位于所述中央区域内另一部分位于所述边缘区域内的曝光区域进行曝光，在对一部分位于所述中央区域内另一部分位于所述边缘区域内的曝光区域进行曝光时将位于所述边缘区域内的部分所对应的掩模版的透光位置遮挡；

对晶片上的光掩模层进行显影。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述光掩模层的材料为正性光刻胶。

3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述晶片边缘区域包括距离晶片边缘1/300倍晶片直径以内的区域。

4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述晶片的直径为300mm，所述晶片边缘区域包括距离晶片边缘1mm以内的区域。

5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述晶片上还包括位于所述导电层下层的半导体器件层。

6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件制造工艺的特征尺寸为65nm或65nm以下。

Images