CN101952953B - 硅质膜的形成方法以及通过该方法形成的硅质膜 - Google Patents

硅质膜的形成方法以及通过该方法形成的硅质膜 Download PDF

Info

Publication number
CN101952953B
CN101952953B CN2009801061194A CN200980106119A CN101952953B CN 101952953 B CN101952953 B CN 101952953B CN 2009801061194 A CN2009801061194 A CN 2009801061194A CN 200980106119 A CN200980106119 A CN 200980106119A CN 101952953 B CN101952953 B CN 101952953B
Authority
CN
China
Prior art keywords
film
substrate
coating
polysilazane
overlay film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801061194A
Other languages
English (en)
Other versions
CN101952953A (zh
Inventor
长原达郎
林昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merck Patent GmbH
Original Assignee
Az电子材料Ip(日本)株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Az电子材料Ip(日本)株式会社 filed Critical Az电子材料Ip(日本)株式会社
Publication of CN101952953A publication Critical patent/CN101952953A/zh
Application granted granted Critical
Publication of CN101952953B publication Critical patent/CN101952953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/62—Nitrogen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种硅质膜的形成方法，该膜中的氮含量很低。该方法包括：将聚硅氮烷组合物涂布在具有凹凸的衬底表面上以形成涂层，使该涂层中仅与衬底表面相邻的部分硬化，从而沿着具有凹凸的衬底的形状形成被覆膜，并且移除在形成被覆膜的步骤中未硬化的聚硅氮烷组合物。使用通过该方法形成的硅质膜，可以沉积出多层硅质膜。

Description

硅质膜的形成方法以及通过该方法形成的硅质膜
技术领域
本发明涉及电子器件中的硅质膜的形成方法。具体而言，本发明涉及在半导体元件等的电子器件的制造过程中的硅质膜的形成方法。本发明的硅质膜用于制造电子器件中的绝缘膜，例如用于制造浅沟隔离构造。 
背景技术
在半导体元件等的电子器件中，半导体部件例如晶体管、电阻器等配置在衬底上。这些部件必须与其他部件电绝缘，因此在这些部件之间需要形成将它们分隔开的区域，该区域被称为“隔离区”。迄今，通常是通过在半导体衬底表面上有选择地形成绝缘膜来提供该隔离区。 
同时，近年来在电子器件技术领域中，密集度和集成度日益增长。由于密集度和集成度变得越来越高，形成具有与所需集成度相应的精细度的隔离构造变得更难。因此，需要提供一种满足所需精细度的新的隔离构造。作为能满足这种需求的隔离构造中的一种，提出了沟隔离构造。这种沟隔离构造是通过在半导体衬底上形成精细的沟，然后用绝缘材料来填充沟而制造的，这样使位于每条沟的一侧的部件与另一侧的部件电绝缘。与常规的绝缘膜相比，这种使各部件电绝缘的构造可减少隔离区，从而能有效地达到近年来所需的集成度。 
为制造这种沟隔离构造，可使用例如CVD(化学气相沉积)法 或高密度等离子体CVD法(见例如专利文献1)。然而，如果根据这些方法来填充具有近年来所需精细度的沟，例如30nm或更细的沟，则在所填充的沟中往往会含有一些气孔。这种结构缺陷会使衬底的机械强度劣化并且/或者使绝缘特性受损。 
为了更好地填充沟，提出了在衬底上涂敷聚硅氮烷组合物，然后将其转化为二氧化硅，从而填充沟的方法(例如专利文献1和2)。当聚硅氮烷转化为二氧化硅时，其体积收缩足够小，从而避免了因体积收缩而形成的裂纹。 
然而，在上述方法中，该组合物的涂层需要经历氧化过程，以便作为二氧化硅膜使用。该氧化过程需要含氧原子的离子、自由基或分子，但这些物质仅由所涂敷的组合物层的表面来供给。因此，聚硅氮烷层越厚，该层中从表面迁移至表面与衬底的界面的氧原子就越少。结果是，原本存在于组合物中的氮原子会留在衬底的界面附近(见专利文献3)。如果氧化如此不充分导致氮原子留在界面附近，则会产生固定电荷，并且由于固定电荷而产生的强平能带位移会对由二氧化硅膜形成的晶体管等的半导体部件的功能产生不利的影响。进而，留在膜中的Si-NH部分会随着时间而逐渐氧化，由此半导体部件的性质会改变，从而使其性能稳定性受损。 
专利文献1：日本第3178412号专利公报(0005～0016段) 
专利文献2：日本特开2001-308090号公报 
专利文献3：日本特开2007-36267号公报 
专利文献4：日本特开平08(1996)-125021号公报 
专利文献5：日本特开平01(1989)-24852号公报 
发明内容
考虑到以上问题，本发明的一个目的是提供一种硅质膜的形成方法，该硅质膜含有极少量的残留氮原子，并且即使在形成于衬底上的凹部中(例如精细沟中)也是均匀、致密的。 
本发明在于一种硅质膜的形成方法，包括： 
(A)第一涂布步骤，其中将聚硅氮烷组合物涂敷在具有凹部和凸部的衬底的表面上以形成涂层； 
(B)形成被覆膜的步骤，其中所述涂层仅在邻近衬底表面的部分硬化，从而沿着具有凹凸的所述衬底的形状形成形状一致的膜；以及 
(C)移除未硬化层的步骤，其中将所述涂层的在上述形成被覆膜的步骤中未硬化的部分中残留的聚硅氮烷组合物移除。 
本发明还在于通过上述方法形成的硅质膜。 
本发明还在于具有凹凸表面、凹部被二氧化硅填充的由被覆膜被覆的衬底，其特征在于，每一凹部的内表面都被上述方法形成的硅质膜所被覆。 
根据本发明，可以在具有凹凸的硅衬底上形成含低浓度氮并具有小的平能带位移的被覆膜。由于该被覆膜具有物理上的均一性以及作为半导体的上述优异性质，其很容易在晶体管部件或电容器部件中形成平坦的绝缘膜(金属沉积前的介电膜)，或者很容易在电子器件中提供沟隔离构造，同时确保其优异的隔离能力 
附图说明
图1是示意性地描绘本发明被覆膜的截面图。 
图2是示意性地描绘实施例8的样品的截面图。 
附图标记的说明 
1：衬底 
2：被覆膜 
3：由最终涂布步骤和最终硬化步骤形成的硅质膜 
具体实施方式
以下对形成硅质膜的本发明方法依序进行描述。 
(A)第一涂布步骤
本发明的硅质膜形成方法适于在衬底上提供沟隔离构造。本发明的硅质膜形成于具有凹凸表面的衬底上。将具有凹凸表面的硅衬底用于本发明的硅质膜的形成方法。尤其是在通过本发明的方法形成沟隔离构造的情形中，准备具有目标槽图案的硅衬底。槽图案可通过任何方法形成，因此其可通过例如专利文献1或2中描述的方式形成。以下描述了形成槽图案的具体步骤。 
首先，通过例如热氧化法在硅衬底上形成二氧化硅层。该层的厚度通常为5～30nm。 
如果需要，通过例如低压CVD法在所形成的二氧化硅层上形成氮化硅层。该氮化硅层在随后进行的蚀刻步骤中作为掩模，或者在后面描述的研磨步骤中作为终止层。如果形成的话，该氮化硅层的厚度通常为100～400nm。 
随后用光刻胶来涂布所形成的二氧化硅层或氮化硅层。在根据需要干燥或硬化后，将所涂敷的光刻胶层曝光并显影以形成想要的图案。曝光可通过任何方式进行。例如，可进行掩模曝光或扫描曝光。对于光刻胶来说，可从例如分辨率的观点来选择任何光刻胶。 
通过将图案化的光刻胶层用作掩模，氮化硅层以及下面的二氧化硅层相继被蚀刻以在该氮化硅层和二氧化硅层上形成想要的图案。 
进而，通过将图案化的氮化硅层和二氧化硅层用作掩模，对硅衬底进行干蚀刻以形成沟隔离槽。 
沟隔离槽的宽度由通过对光刻胶曝光所形成的图案来确定。半导体元件中的沟隔离槽根据元件的不同通常具有不同的宽度，但其宽度一般为0.01～1μm，优选0.01～0.1μm，其深度一般为0.1～10μm，优选0.2～1μm。本发明的方法与常规的硅质膜形成方法相比可以填充更窄更深的槽。因此，本发明的方法适于形成更窄更深的沟隔离构造。举例来说，特别是在形成槽宽通常为50nm或更窄(特别是40nm或更窄，更特别是30nm或更窄)、深宽比通常为5或更大(特别是10或更大)的沟隔离构造时，常规的硅质膜形成方法(例如CVD法)难以在槽深部位形成均匀的硅质膜。与之相反，本发明的方法即使在那些槽的深部也能形成均匀的硅质膜。 
接下来，用作为硅质膜的材料的聚硅氮烷组合物来涂布所准备的硅衬底以形成涂层。该聚硅氮烷组合物可通过将任何已知的聚硅氮烷化合物溶解在溶剂中来制备。 
对于在本发明中使用的聚硅氮烷化合物没有特别的限制，可选择任何聚硅氮烷化合物，只要它不损害本发明的效果。该化合物可以是无机聚硅氮烷化合物，也可以是有机聚硅氮烷化合物。聚硅氮烷化合物的优选例子包括这样一种聚合物，其含有如下通式(Ia)～(Ic)表示的单元的组合： 
Figure BPA00001206706600051
其中，m1～m3中的每一个都是表示聚合度的数字。 
它们当中，特别优选按照聚苯乙烯换算的重均分子量为 700～30000的聚合物。 
聚硅氮烷化合物的其他例子包括：数均分子量为约100～50000、骨架中包含由如下通式(II)表示的结构单元的聚硅氮烷： 
Figure BPA00001206706600061
(其中，n是表示聚合度的数字，R1、R2和R3中的每一个各自独立地为氢、烷基、烯基、环烷基、芳基、烷基甲硅烷基、烷胺基、烷氧基或者是例如氟代烷基的含有与硅原子直接相连的碳原子的其他基团，条件是R1、R2和R3中的至少一个为氢原子)以及其改性化合物。两种或更多种聚硅氮烷化合物可组合使用。 
在本发明中使用的聚硅氮烷组合物包含能溶解上述聚硅氮烷化合物的溶剂。应注意的是，该溶剂与前述的浸渍溶液中使用的溶剂不同。对于溶剂没有特别的限制，只要其能溶解上述组分即可。溶剂的优选例子包括： 
(a)芳香族化合物，例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯和三乙苯；(b)饱和烃化合物，例如正戊烷、异戊烷、正己烷、异己烷、正庚烷、异庚烷、正辛烷、异辛烷、正壬烷、异壬烷、正癸烷和异癸烷；(c)脂环烃化合物，例如乙基环己烷、甲基环己烷、环己烷、环己烯、对薄荷烷、十氢化萘、二戊烯和柠檬烯；(d)醚，例如二丙醚、二丁醚、二***、甲基叔丁基醚(以下称为MTBE)和苯甲醚；以及(e)酮，例如甲基异丁基酮(以下称为MIBK)。它们当中，更优选(b)饱和烃化合物、(c)脂环烃化合物、(d)醚和(e)酮。 
这些溶剂可以两种或更多种组合使用，从而控制蒸发速率，减少对人体的危害，并且控制各组分的溶解度。 
如果需要，在本发明中使用的聚硅氮烷组合物可以含有其他添加剂。非强制选择的添加剂的例子包括交联促进剂(其促进聚硅氮烷的交联反应)、转化为二氧化硅的反应的催化剂以及粘度调节剂(其控制组合物的粘度)。此外，当用于半导体器件时，为了钠的吸附(gettering)效果，该组合物可含有磷化合物，例如三(三甲基甲硅烷基)磷酸酯。 
以上所述的各组分的量取决于涂布和烧制的条件。然而，基于聚硅氮烷组合物的总重量，聚硅氮烷化合物的含量优选为0.1～40wt％，更优选0.2～30wt％，更优选0.3～25wt％。各种添加剂的量根据其功能而各自不同，但基于聚硅氮烷化合物的重量，每种添加剂的含量优选为0.001～40wt％，更优选0.005～30wt％，最优选0.01～20wt％。 
可以根据已知的方法例如旋涂法、淋涂法、浸涂法等将上述聚硅氮烷组合物涂敷到衬底上。它们当中，从涂层均匀性的角度来说优选旋涂法。涂层的厚度通常为10～1000nm，优选50～800nm。 
(B)形成被覆膜的步骤
接下来，将聚硅氮烷组合物的涂层中仅在邻近衬底表面的部分硬化，从而沿着具有凹凸的衬底的形状形成被覆膜。在该步骤中，不需要将聚硅氮烷完全转化为二氧化硅，并且将该层硬化成使被覆膜在后续的移除未硬化层的步骤(后面将详述)中能留在衬底上的程度就已足够。被覆膜沿着具有凹凸的衬底表面的形状薄薄地、均匀地覆盖该表面。这意味着，如图1所示，厚度均匀的被覆膜2如此形成在衬底1上从而覆盖其包括槽或孔的内壁和底部在内的表面。换句话说，被覆膜形成为使其厚度a、b和c几乎相等。这里，a、b和c分别表示表面上槽或孔之外的部位的膜厚、槽或孔的底部的膜厚以及槽或孔的内壁的膜厚。 
为了方便起见，在本发明中，基于被覆膜的形状一致性来判断该膜是否沿着衬底的形状形成。该形状一致性用a-b除以a+b的绝对值来以数值化方式表达，即，用下式的值来表达： 
|(a-b)/(a+b)| 
包含通过本发明方法形成的硅质膜的精细构造可用于各种半导体器件，因此优选的形状一致性取决于器件的功能。然而，如果上式得到的值为0.2或更小，形状一致性通常是有利的，从而半导体器件可具有优异的特性。 
被覆膜的厚度通常为1～50nm，优选2～20nm。这意味着形成在衬底上的槽或孔并未被填充，但它们的内表面被被覆膜所覆盖。由于仅覆盖了槽或孔的内表面，被覆膜的厚度既不能超过槽宽的一半，也不能超过孔的半径，并且该厚度也不能超过它们的深度。如果厚度超过了它们，该膜无法沿着衬底的形状覆盖该表面。换句话说，如果仅通过实施一次形成被覆膜的步骤而形成的膜足够厚以填充槽或孔，其将不再被认为是被覆膜，从而超出了本发明的范围。厚膜无法使氧在其中充分地扩散。另一方面，如果重复进行形成被覆膜的步骤以形成几乎填充了槽或孔的膜，则在每一次的形成步骤中，氧能在各膜中充分扩散，因此可达到本发明的目的。 
被覆膜可通过任何方法来形成。以下描述形成被覆膜的方法的具体例子。 
(B1)通过衬底加热而进行的形成被覆膜的步骤 
在第一涂布步骤中涂敷了聚硅氮烷组合物的衬底可在相对低的温度下加热相对短的一段时间，这样可将聚硅氮烷涂层中仅与衬底相邻的部分硬化。加热的温度和时间取决于各种条件，例如聚硅氮烷组合物的种类以及衬底的厚度，但温度通常为35～120℃，优选50～120℃，时间通常为0.1～10分钟，优选0.5～5分钟。如果 温度过低，不会发生聚合反应，从而全部的聚硅氮烷在后续的移除未硬化层的步骤中将重新溶解在溶剂中。另一方面，如果温度过高，全部的涂层将聚合而无关衬底的形状，结果是导致无法获得被覆膜。因此，需要小心地选择加热条件。 
(B2)通过曝光而进行的形成被覆膜的步骤 
在第一涂布步骤中涂敷了聚硅氮烷组合物的衬底可曝露于一定波长的光，所述波长使得衬底吸收该光而聚硅氮烷涂层基本上不吸收该光，这样可将聚硅氮烷涂层中仅与衬底相邻的部分硬化。这是因为被衬底所吸收的光转化为热能，其加热了涂层中仅与衬底相邻的部分。此外，光电子效应也对聚合反应做出了贡献，尽管贡献很小。曝光的波长取决于各种条件，例如聚硅氮烷组合物的种类以及衬底的种类，但通常为220～1100nm，优选300～800nm。例如，365nm的光是可用的。此外，曝光能量优选为1～5000mJ/cm2，更优选10～4000mJ/cm2。这里，如果涂层吸收了基于曝光量为1％或更少，优选0.1％或更少的光，则认为该层基本上不吸收光。 
专利文献4和5公开了一种技术，其中聚硅氮烷组合物在臭氧的存在下曝露于UV光，由此被硬化。然而，在臭氧的存在下，聚硅氮烷涂层从表面逐渐地硬化。因此，这种技术中的硬化与本发明的反应的机理不同。 
(B3)通过衬底表面改性而进行的形成被覆膜的步骤 
在第一涂布步骤之前，衬底的表面可用羟基来改性。由于聚硅氮烷化合物与羟基反应，涂敷在改性表面上的聚硅氮烷涂层可在仅与衬底相邻的部分硬化。在该步骤中，在衬底表面上事先提供羟基。因此，一旦涂敷了组合物，组合物中的聚硅氮烷化合物就开始与衬底表面上的羟基反应，从而清楚硅氧烷。由于硅氧烷是不可溶的，所以可用显影液将涂层显影，从而沿着衬底的形状 获得硅氧烷被覆膜。如上所述，涂敷组合物后立即开始形成被覆膜。因此，尽管形成被覆膜的步骤(B)通常是在第一涂布步骤(A)之后进行的，在这种情况下也需要在步骤(A)之前用羟基来改性衬底表面。 
为了在衬底表面上提供羟基，即，为了用羟基来改性衬底表面，衬底表面应曝露于高能量辐射，例如UV光。当施加高能量辐射时，硅衬底表面被激发，同时空气中的氧被转化成臭氧。处于激发状态的硅衬底表面与臭氧反应形成Si-O键，推测其进一步与氛围气中的水分反应，从而被转化为Si-OH键。在羟基化反应中使用的UV光的波长取决于衬底的种类，但通常为150～200nm，优选170～190nm。所照射的UV光的能量优选为0.05～10J/cm2，更优选为0.1～5J/cm2。 
照射通常在空气中进行。然而，由于氧吸收200nm或更短的光，并且由于氛围气中的高氧浓度和/或衬底与光源之间的长距离，光无法充分地达到衬底。尽管在该情形中氧分子吸收光以形成臭氧，衬底表面也无法充分地被激发，从而羟基化反应不能充分地进行。因此，最好适当地控制氛围气中的氧浓度以及衬底与光源之间的距离。衬底通常在室温下进行照射。如果衬底温度过高，由羟基化反应形成的Si-OH会转化成Si-O-Si，从而羟基化反应的效率会变低。因此，在光照时，衬底温度优选为90℃或更低。如果需要，照射后的衬底表面可用水冲洗，并在50～100℃下干燥。 
在形成被覆膜之后，在其上还可形成另一被覆膜。即使在该情形中，先前形成的膜表面也可以与衬底表面相同的方式来用羟基基团改性。被覆膜由二氧化硅或未硬化的聚硅氮烷形成，因此例如Si-H和Si-NH的键通过高能辐射而断裂而被羟基化。 
(B1)至(B3)的成膜方法可以组合起来进行，从而形成一层单一 的被覆膜。此外，如后面所描述的那样，当将要形成并叠层两层或更多层被覆膜时，这些膜可以通过各自不同的方法独立地形成。这些方法由于可提供稳定质量的被覆膜而优选组合起来进行。它们当中，优选方法(B3)，因此根据该方法可容易并稳定地形成被覆膜。当通过上述方法的组合来形成被覆膜时，该组合优选包含方法(B1)和(B3)。 
(C)移除未硬化层的步骤
随后，将在先前步骤中未硬化的聚硅氮烷组合物除去。为了除去未硬化的组合物，通常用能溶解该聚硅氮烷的溶剂来冲洗涂层。这种溶剂可从前述用于聚硅氮烷组合物的溶剂的例子中任意选择。 
如果不能充分地移除未硬化的聚硅氮烷组合物，所得的硅质膜往往不均匀，导致平坦表面上的部分与槽中的部分不同。然而，从另一方面来说，如果过分地移除了组合物，则在先前步骤中形成的被覆膜会被移除。因此，在冲洗涂层时需要非常小心。考虑到这一点，移除未硬化层的步骤通常包括如下工序：将涂层浸渍在能溶解该聚硅氮烷的溶剂中，将该层在溶剂中放置预定的一段时间，然后将该层从溶剂中拉出。浸渍时间通常为0.5～5分钟，优选1～3分钟。在浸渍涂层的同时，可以用桨来搅拌溶剂。此外，还可以通过将溶剂喷在涂层上来移除未硬化的组合物。不管采用何种移除未硬化层的步骤，优选控制条件使得所形成的被覆膜保留，而使未硬化的组合物充分地移除。 
通过上述步骤，在具有凹凸的衬底上，沿着衬底的形状如此形成了被覆膜。 
该被覆膜未完全氧化，但是在某些成膜条件下，聚硅氮烷转化成二氧化硅的程度可以使得被覆膜能用作绝缘膜。 
(D)被覆膜硬化步骤
如果需要，在移除被覆膜之后，在形成被覆膜的步骤中所形成的被覆膜可进一步硬化。被覆膜如此之薄以至于足够多的氧能到达其与衬底的界面，由此形成具有优异特性的硅质膜成为可能。该膜优选在硬化炉中或是在热板上在含有水蒸气的不活泼气体氛围或含有水蒸气的氧气氛围中硬化。水蒸气在将含硅化合物、含硅聚合物以及如果存在的聚硅氮烷化合物充分转化为硅质膜(即，二氧化硅)的过程中扮演了重要的角色。水蒸气含量优选不低于10％，更优选不低于10％，最优选不低于20％。如果水蒸气含量为20％或更多，聚硅氮烷化合物可顺利地转化为硅质膜，而例如气孔等的缺陷数量会得到抑制，并且所得膜的特性也会得到改善。可用作氛围气的不活泼气体例如为氮气、氩气或氦气。 
硬化的温度条件取决于聚硅氮烷组合物的种类以及方法的组合。然而，如果温度高，含硅化合物、含硅聚合物以及聚硅氮烷化合物倾向于快速地转化为硅质膜。另一方面，如果温度低，由于硅衬底的氧化或者硅的晶体构造的改变，所得器件的特性倾向于很少受损。考虑到这些问题，被覆膜通常在1000℃或更低，优选400～900℃的温度下加热。对于该预定温度，通常以1～100℃/分钟的速率来提升温度。在该预定温度下，通常将该膜加热至硬化1分钟～10小时，优选15分钟～3小时。如果需要，硬化温度以及硬化气氛的组成可逐步地进行变化。 
通过上述加热步骤，涂层中所含的聚硅氮烷化合物可转化为二氧化硅以获得最终的硅质膜。 
还可以不用加热而将聚硅氮烷化合物转化为二氧化硅。例如，可将被覆膜置于臭氧氛围中，或将其浸渍在过氧化氢水溶液中，以便将其转化。 
在这些方法中，被覆膜的硬化条件不能随意地确定，这是因为这些条件取决于膜的厚度以及聚硅氮烷组合物的种类。然而，如果用臭氧来使膜硬化，温度通常为15～200℃，优选20～150℃。该情形中，将膜在浓度为0.01～20mg/L，优选0.1～20mg/L的臭氧中放置0.5～60分钟，优选1～30分钟。另一方面，如果用过氧化氢来硬化，将膜在15～60℃，优选20～60℃的温度下在通常为5～70wt％，优选30～60wt％的过氧化氢水溶液中浸渍1～60分钟，优选2～30分钟。 
通过上述步骤，在具有凹凸的衬底上沿着衬底的形状如此形成了含有极少量氮(即硅质膜中的氮浓度)的硅质膜。与使用聚硅氮烷组合物通过常规方法形成的硅质膜相比，本发明的硅质膜获得了非常低的氮浓度。通过本发明的方法形成的硅质膜中含有的氮原子的量通常为1×1019原子/em3或更少，优选8×1018原子/cm3或更少。 
在本发明中，如果需要，可重复进行前述步骤(A)至(D)以在上述形成的被覆膜上形成另一被覆膜。在叠层两层或更多层被覆膜的情形中，每层膜都可以形成得如此之薄以至于在将膜硬化时，足量的氧原子可由表面提供并在厚度方向上扩散至各个部分。结果，获得具有优异特性的硅质膜成为可能。 
(E)最终涂布步骤
如果需要，在以如上描述的方式在衬底上形成了一层或多层硬化的被覆膜之后，对衬底进行最终涂布步骤。在该最终涂布步骤中，在衬底表面上涂敷另外的聚硅氮烷组合物，从而填充各槽，由此用平坦的硅质膜涂布了衬底。该步骤的目的仅仅是填充在被覆膜硬化步骤之后残留在槽中的沟，所以聚硅氮烷组合物以及涂布条件可从前述的描述中选择。因此，在该步骤中使用的聚硅氮 烷组合物可含有与用于形成前述被覆膜的组合物相同的成分。 
(F)最终硬化步骤
如果需要，在完成了最终涂布步骤之后，对衬底进行预烘焙步骤(后面将详述)。于是，对整个衬底进行加热，从而整个聚硅氮烷涂层可完全转化、致密化为硅质膜。 
通常，整个衬底在硬化炉中加热。硬化条件可从前述用于被覆膜硬化步骤的条件中选择。 
在本发明的硅质膜的形成方法中，前述步骤(A)至(C)是必需的。如果需要，可组合进行步骤(D)、(E)和(F)。此外，根据需要还可进行其他步骤。以下描述了那些非强制选择的步骤。 
(a)预烘焙步骤 
在最终涂布步骤之后但在最终硬化步骤之前，可对用聚硅氮烷组合物涂布的衬底进行预烘焙。该步骤的目的在于完全移除涂层中的溶剂，并使最终涂布步骤中形成的层初步硬化。由于预烘焙可改善所得硅质膜的致密程度，在本发明的方法中优选包括该预烘焙步骤。 
在该预烘焙步骤中，通常在恒定的温度下加热衬底。然而，为了防止由于硬化过程中涂层的收缩而引起的衬底表面上槽或孔处的空洞和/或槽中的气孔，预烘焙温度优选需要控制并逐渐提高。预烘焙温度通常为50～400℃，优选100～300℃。预烘焙时间通常为10秒～30分钟，优选30秒～10分钟。 
预烘焙温度可以通过分段式或者使温度单调上升的方式加热衬底所处的氛围气来逐渐升高。由从涂层中移除溶剂的角度来看，该步骤中的最高预烘焙温度通常高于在聚硅氮烷组合物中使用的溶剂的沸点。 
如果在本发明的方法中包括该预烘焙温度，则优选使通过预 烘焙而加热的衬底在冷却前立即经受硬化步骤。热衬底的温度低于该最高预烘焙温度，但优选为50℃或更高。使该衬底在冷却前经受硬化步骤，这样可以节省再次升温所需的能量和时间。 
(b)研磨步骤 
在涂层硬化形成了硅质膜之后，最好移除硅质膜的不想要部分。为此目的，对该膜进行研磨从而移除衬底的平坦表面上形成的部分，但保留槽和孔中形成的部分。该步骤为研磨步骤。研磨步骤可在硬化步骤之前进行，或者是如果实施预烘焙步骤的话，在预烘焙之后立即进行。 
研磨根据化学机械研磨(CMP)来进行，其可使用通常的研磨剂和研磨机来进行。研磨剂的例子包括二氧化硅、氧化铝、二氧化铈以及它们的水分散液，如果需要的话还有添加剂。作为研磨机，可以使用市售的CMP设备。 
(c)蚀刻步骤 
上述研磨步骤移除了硅质膜中由涂敷在衬底的平坦表面上的聚硅氮烷组合物转化而来的全部部分。然而，为了移除残留在衬底的平坦表面上的硅质膜，最好进行蚀刻步骤。该蚀刻步骤通常采用蚀刻液来进行。对于蚀刻液没有特别的限制，只要它能移除硅质膜即可，但通常蚀刻液为含有氟化铵的氢氟酸水溶液。溶液中的氟化铵浓度优选不少于5％，更优选不少于30％。 
通过常规方法在具有凹凸的衬底上形成的硅质膜，槽和孔的内部和它们的外部往往具有不同的性质。此外，在常规膜上残留的氮原子容易使平能带位移增大。由于这些原因，常规膜往往使最终产品的品质受损。相反，由本发明的方法形成的硅质膜具有均匀的性质和改善了的平能带位移，因此能够制造具有想要的性能特性的产品。 
实施例1
准备硅衬底，每片都具有包含100nm宽、500nm深的槽的精细构造。另外，准备聚硅氮烷组合物，其包含溶解于二丁醚中的聚硅氮烷。该聚硅氮烷由式(II)表示，其中R1和R3为H，R2为CH3，由聚苯乙烯标准换算的重均分子量为3200。将该聚硅氮烷组合物涂敷在四片硅衬底上，从而每一片上在衬底的平坦表面部分形成了厚度为500nm的层。此后，各衬底各自在30℃(实施例1A)、50℃(实施例1B)、70℃(实施例1C)和130℃(实施例1D)下加热1分钟，得到被覆膜。将经干燥的衬底各自在二丁醚中浸渍1分钟以移除未硬化的部分。对于每一片衬底，用扫描电子显微镜(高分辨率场致发射型扫描电子显微镜S-4800[商品名]，由Hitachi，Ltd.制造)观察其断面，测量表面上槽之外的部分的膜厚a和槽的底部的膜厚b，由此评价形状一致性。 
[表1] 
表1 
  实施例   1A   1B   1C   1D
  预烘焙温度(℃)   30   50   70   130
  膜厚a(nm)   N/A*1   10   32   N/A*2
  膜厚b(nm)   N/A*1   11   40   N/A*2
  形状-致性   N/A*1   0.05   0.11   N/A*2
注： 
*1：在未硬化部分移除之后，未残留被覆膜。 
*2：几乎没有未硬化部分，涂层在衬底的平坦表面上具有512nm的厚度。槽被硬化的层完全填充，该层的厚度从槽的底部至层表面为1023nm。结果，无法沿着衬底的形状形成被覆膜，所以无法评价形状一致性。 
实施例2
重复实施例1的步骤以准备两块具有精细构造并涂布了聚硅氮烷组合物的硅衬底。本例中使用的聚硅氮烷为全氢聚硅氮烷，由聚苯乙烯标准换算的重均分子量为1300。将衬底各自曝露于波长为172nm(实施例2A)和254nm(实施例2B)的光。172nm的光源为准分子UV辐射装置(由Ushio Inc.制造)，254nm的光源为汞合金灯(由Heraeus K.K.制造)。曝光时间为30秒，曝光量为300mJ/cm2。172nm的光被聚硅氮烷涂层吸收，而254nm的光未被聚硅氮烷涂层吸收，而是被硅衬底吸收。曝光后，将衬底在二甲苯中浸渍1分钟以移除未硬化部分。对于每一片衬底，用扫描电子显微镜观察其断面，测量表面上槽之外的部分的膜厚a和槽的底部的膜厚b，由此评价形状一致性。 
[表2] 
表2 
  实施例   2A   2B
  曝光波长(nm)   172   254
  膜厚a(nm)   480   7
  膜厚b(nm)   920   5
  形状-致性   0.31   0.17
实施例3
准备一片硅衬底，其具有包含28nm宽、500nm深的槽的精细构造。在空气中使用准分子UV辐射装置(由Ushio Inc.制造)对衬底照射172nm的光，由此其表面经受羟基化处理。随后，以与实施例2相同的方式，用聚硅氮烷组合物涂布衬底，然后移除未硬化部分(实施例3B)。另外制备另一片用于对比的衬底，其未照射UV光。以与实施例1相同的方式，用聚硅氮烷组合物涂布该对比衬底，然后移除未硬化部分(实施例3A)。对于每一片衬底，用扫描电子显微镜观察其断面，测量表面上槽之外的部分的膜厚a和 槽的底部的膜厚b，由此评价形状一致性。然而，在实施例3A中，聚硅氮烷组合物完全没有硬化，所以无法形成被覆膜。 
[表3] 
表3 
  实施例   3A   3B
  羟基化反应   未进行   进行
  膜厚a(nm)   N/A   1
  膜厚b(nm)   N/A   1
  形状-致性   N/A   0.00
实施例4
将实施例2中使用的聚硅氮烷组合物旋涂在具有平坦表面的硅衬底上以形成500nm厚的涂层。在热板上于90℃预烘焙1分钟后，将衬底在二丁醚中浸渍3分钟。将衬底从溶剂中拉出并干燥，得到49nm厚的聚硅氮烷层。随后，使用水蒸气氧化炉(VF-1000[商品名]，由Koyo Thermo Systems Co.，Ltd.制造)，使该层在80体积％的水蒸气中于400℃进行水蒸气氧化1小时。得到的层(第一层)用IR光谱进行分析，从而证实了该层已转化为二氧化物膜。 
在所形成的膜上，用实施例2中使用的聚硅氮烷组合物再次旋涂，以形成另一层500nm厚的聚硅氮烷层。于150℃预烘焙3分钟之后，将所形成的膜在流速为8L/分钟的含有80摩尔％水蒸气的氧气流(H2O/(O2+H2O)＝80％)中在400℃下加热1小时，接下来在N2气氛中在800℃下加热1小时，以形成第二层(实施例4A)。作为所得到的样品，通过使用二次离子质量分析仪(以下称为“SIMS”)在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜(第一层)中的氮浓度进行测量。结果为5×1018原子/cm3。 
另外准备一个对比试样。该对比试样没有第一层。为了制备该对比试样，重复进行上述形成第二层的步骤以在硅衬底上形成 二氧化硅膜(实施例4B)。对于所获得的对比试样，在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜(第二层)中的氮浓度进行测量。结果为2×1020原子/cm3。 
根据以上结果，可以证实第一层降低了在与衬底的界面处的杂质的浓度。在本实施例中，使用平坦的衬底，这样可以用SIMS    容易地测量残留氮的浓度。然而，即使使用具有凹凸的衬底，也能得到相同的结果。 
实施例5
重复实施例4的步骤，不同之处仅在于，以如下描述的方式改变第一层的氧化方法以形成二氧化硅膜。用聚硅氮烷组合物旋涂硅衬底以形成500nm厚的层。在热板上于90℃预烘焙1分钟之后，将衬底在二丁醚中浸渍3分钟。然后将衬底从溶剂中拉出并干燥，获得49nm厚的聚硅氮烷层。接下来，使用准分子UV辐射装置(由Ushio Inc.制造)以172nm的UV光对该层照射3分钟，然后通过IR光谱进行分析。结果，证实了该层已转化为二氧化硅膜。在所得到的膜上，以与实施例4A相同的方式形成第二层(实施例5A)。对于所得到的试样，在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜中的氮浓度进行测量。结果为5×1017原子/cm3。该氮浓度明显小于实施例4B的氮浓度。 
实施例6
重复实施例4的步骤，不同之处仅在于，以如下描述的方式改变第一层的氧化方法以形成二氧化硅膜。用聚硅氮烷组合物旋涂硅衬底以形成500nm厚的层。在热板上于90℃预烘焙1分钟之后，将衬底在二丁醚中浸渍3分钟。然后将衬底从溶剂中拉出并干燥，获得49nm厚的聚硅氮烷层。接下来，将衬底封入到氛围气可控的气密容器中，然后用含有10mg/L臭氧的空气向该容器供给 30分钟。然后对所得到的层用IR光谱进行分析，证实了该层已转化为二氧化硅膜。在所得到的膜上，以与实施例4A相同的方式形成第二层(实施例6A)。对于所得到的试样，在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜中的氮浓度进行测量。结果为2×1018原子/cm3。该氮浓度明显小于实施例4B的氮浓度。 
实施例7
重复实施例4的步骤，不同之处仅在于，以如下描述的方式改变第一层的氧化方法以形成二氧化硅膜。用聚硅氮烷组合物旋涂硅衬底以形成500nm厚的层。在热板上于90℃预烘焙1分钟之后，将衬底在二丁醚中浸渍3分钟。然后将衬底从溶剂中拉出并干燥，获得49nm厚的聚硅氮烷层。接下来，将衬底在50wt％的过氧化氢水溶液中浸渍30分钟。然后对所得到的层用IR光谱进行分析，证实了该层已转化为二氧化硅膜。在所得到的膜上，以与实施例4A相同的方式形成第二层(实施例7)。对于所得到的试样，在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜中的氮浓度进行测量。结果为4×1018原子/cm3。该氮浓度明显小于实施例4B的氮浓度。 
实施例8
使实施例3B中使用的衬底经受曝露于UV光、涂布聚硅氮烷组合物、加热以形成被覆膜以及移除未硬化层的一系列步骤。重复该系列六次以形成六层被覆膜。在这些系列中，第一系列的UV光曝光使硅衬底的表面羟基化，而在其他系列中，使刚刚形成的被覆膜的表面羟基化。通过透射电子显微镜(H-9000UHR[商品名]，由Hitachi，Ltd.制造)观察所得试样衬底的断面，以测量表面上槽之外的部分的总膜厚a和槽的底部的总膜厚b，由此评价形状一致性。 
[表4] 
表4 
  实施例   8
  羟基化反应   6次
  膜厚a(nm)   10
  膜厚b(nm)   9
  形状-致性   0.05
将实施例2中使用的聚硅氮烷组合物旋涂在衬底上，使涂层在衬底的平坦表面上具有500nm的厚度(最终涂布步骤)。于150℃预烘焙3分钟之后，将所形成的聚硅氮烷层在流速为8L/分钟的含有80摩尔％水蒸气的氧气流(H2O/(O2+H2O)＝80％)中在400℃下加热1小时，接下来在N2气氛中在800℃下加热1小时(最终硬化步骤)。通过扫描电子显微镜观察所得用硅质膜涂布的衬底的断面。结果发现在衬底1上形成了均匀的被覆膜2，其上进一步被覆了通过最终涂布和硬化步骤形成的足够平坦的硅质膜3(图2)。该硅质膜3足够均匀从而在槽中不含任何气孔。 
实施例9
重复实施例8的步骤，不同之处在于，以如下的方式将衬底改变为平坦的衬底。使平坦的衬底经受曝露于UV光、涂布聚硅氮烷组合物、加热以形成被覆膜以及移除未硬化层的一系列步骤。重复该系列六次以形成六层被覆膜。接下来，将实施例2中使用的聚硅氮烷组合物旋涂在衬底上，以形成500nm厚的聚硅氮烷层。于150℃预烘焙3分钟之后，将所形成的聚硅氮烷层在流速为8L/分钟的含有80摩尔％水蒸气的氧气流(H2O/(O2+H2O)＝80％)中在400℃下加热1小时，接下来在N2气氛中在800℃下加热1小时，以形成第二层(实施例9)。对于所得到的试样，在与衬底的界面处对由聚硅氮烷形成的二氧化硅膜中的氮浓度进行测量。结果为9×1017原子/cm3。 

Claims (14)

1.一种硅质膜的形成方法，包括：
(A)第一涂布步骤，其中将聚硅氮烷组合物涂敷在具有凹部和凸部的衬底的表面上以形成涂层；
(B)形成被覆膜的步骤，其中所述涂层仅在邻近衬底表面的部分硬化，从而沿着具有凹凸的所述衬底的形状形成被覆膜；以及
(C)移除未硬化层的步骤，其中将所述涂层的在上述形成被覆膜的步骤中未硬化的部分中残留的聚硅氮烷组合物移除。
2.权利要求1的硅质膜的形成方法，还包括：
(D)被覆膜硬化步骤，其中所述被覆膜在紧接着前述移除未硬化层的步骤之后进一步硬化。
3.权利要求1或2的硅质膜的形成方法，还包括：
(E)最终涂布步骤，其中将另外的聚硅氮烷组合物涂敷在所述被覆膜上以填充所述凹部；以及
(F)最终硬化步骤，其中在上述最终涂布步骤中涂敷的所述聚硅氮烷组合物转化并致密化为二氧化硅。
4.权利要求3的硅质膜的形成方法，其中所述被覆膜的厚度为1～50nm。
5.权利要求4的硅质膜的形成方法，其中具有凹凸的所述衬底是通过使平坦的衬底凹凸化以具备1～100nm宽、10nm～10μm深的槽而形成的。
6.权利要求2的硅质膜的形成方法，其中所述形成被覆膜的步骤是根据从(B1)～(B3)中选出的方法进行的：
(B1)于35～120℃加热所述衬底，从而使所述聚硅氮烷涂层中仅与所述衬底相邻的部分硬化，
(B2)将所述涂敷了聚硅氮烷组合物的衬底曝露于一定波长的光，所述波长使得所述衬底吸收该光，而所述聚硅氮烷涂层不吸收该光，从而使所述涂层中仅与所述衬底相邻的部分硬化，和
(B3)在第一涂布步骤(A)之前，将所述衬底曝露于高能辐射，从而使所述衬底的表面羟基化，然后在其上涂敷聚硅氮烷组合物，从而使所述涂层中仅与所述衬底相邻的部分硬化。
7.权利要求6的硅质膜的形成方法，其中所述形成被覆膜的步骤是根据(B1)～(B3)中的两种或更多种的组合进行的。
8.权利要求3的硅质膜的形成方法，其中重复步骤(A)～(D)以形成两层或更多层被覆膜。
9.权利要求5的硅质膜的形成方法，其中所述聚硅氮烷组合物含有全氢聚硅氮烷。
10.权利要求2的硅质膜的形成方法，其中被覆膜硬化步骤(D)是在加热条件下在含有水蒸气的不活泼气体氛围或含有水蒸气的氧气氛围中进行的。
11.权利要求5的硅质膜的形成方法，其中最终硬化步骤(F)是在加热条件下在含有水蒸气的不活泼气体氛围或含有水蒸气的氧气氛围中进行的。
12.通过权利要求1～11中任一项的方法形成的硅质膜。
13.权利要求12的硅质膜，含有浓度为1×1019原子/cm3或更少的氮原子。
14.一种具有凹凸表面、凹部被二氧化硅填充的由被覆膜被覆的衬底，其中每一凹部的内表面都被由权利要求1～11中任一项的方法形成的硅质膜所被覆。
CN2009801061194A 2008-02-29 2009-02-27 硅质膜的形成方法以及通过该方法形成的硅质膜 Active CN101952953B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-049906 2008-02-29
JP2008049906A JP5306669B2 (ja) 2008-02-29 2008-02-29 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
PCT/JP2009/053651 WO2009107768A1 (ja) 2008-02-29 2009-02-27 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜

Publications (2)

Publication Number Publication Date
CN101952953A CN101952953A (zh) 2011-01-19
CN101952953B true CN101952953B (zh) 2013-02-27

Family

ID=41016153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801061194A Active CN101952953B (zh) 2008-02-29 2009-02-27 硅质膜的形成方法以及通过该方法形成的硅质膜

Country Status (7)

Country Link
US (1) US8889229B2 (zh)
EP (1) EP2264754B8 (zh)
JP (1) JP5306669B2 (zh)
KR (1) KR101547878B1 (zh)
CN (1) CN101952953B (zh)
TW (1) TWI505403B (zh)
WO (1) WO2009107768A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
JP5405437B2 (ja) * 2010-11-05 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 アイソレーション構造の形成方法
KR101432606B1 (ko) * 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP2013031794A (ja) 2011-08-01 2013-02-14 Fujifilm Corp 機能性フィルムの製造方法および機能性フィルム
US20130071992A1 (en) * 2011-09-21 2013-03-21 Nanya Technology Corporation Semiconductor process
US8748317B2 (en) 2012-08-03 2014-06-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device including a dielectric structure
JP6060460B2 (ja) * 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
JP6097269B2 (ja) * 2014-12-10 2017-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2019064434A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
US11450526B2 (en) * 2018-05-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic spin-on coating process for forming dielectric material
CN110707036B (zh) * 2018-07-12 2022-03-08 联华电子股份有限公司 半导体元件的制作方法
CN111261508B (zh) * 2018-09-26 2021-02-09 长江存储科技有限责任公司 3d nand存储器中存储沟道层的阶梯覆盖改进
CN109326553B (zh) * 2018-12-05 2021-01-22 德淮半导体有限公司 沟槽隔离结构的形成方法、化学气相沉积工艺
US11724963B2 (en) 2019-05-01 2023-08-15 Corning Incorporated Pharmaceutical packages with coatings comprising polysilazane
KR20220115313A (ko) 2021-02-10 2022-08-17 엠제이 주식회사 곰솔추출물을 유효성분으로 함유하는 소취 및 항균성 화장료 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191002B1 (en) * 1998-04-27 2001-02-20 Nec Corporation Method of forming trench isolation structure
CN1452785A (zh) * 2000-04-25 2003-10-29 东燃杰纳尔石油株式会社 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424852A (en) 1987-07-21 1989-01-26 Mitsubishi Chem Ind Polyamide resin composition
JP3391575B2 (ja) 1994-10-28 2003-03-31 旭化成マイクロシステム株式会社 多層ｓｏｇ膜の硬化方法
JP2002035683A (ja) * 2000-07-26 2002-02-05 Sekisui Jushi Co Ltd 被覆物の形成方法
US6767642B2 (en) * 2002-03-11 2004-07-27 E. I. Du Pont Nemours And Company Preparation and use of crosslinkable acrylosilane polymers containing vinyl silane monomers
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
JP2008010884A (ja) * 2002-10-02 2008-01-17 Toshiba Corp 半導体装置の製造方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2005166700A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
US7273796B2 (en) * 2005-03-23 2007-09-25 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
JP2007165422A (ja) * 2005-12-12 2007-06-28 Renesas Technology Corp 半導体装置の製造方法
JP2007036267A (ja) 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191002B1 (en) * 1998-04-27 2001-02-20 Nec Corporation Method of forming trench isolation structure
CN1452785A (zh) * 2000-04-25 2003-10-29 东燃杰纳尔石油株式会社 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料

Also Published As

Publication number Publication date
WO2009107768A1 (ja) 2009-09-03
JP5306669B2 (ja) 2013-10-02
JP2009206440A (ja) 2009-09-10
CN101952953A (zh) 2011-01-19
EP2264754A1 (en) 2010-12-22
KR101547878B1 (ko) 2015-08-27
EP2264754B8 (en) 2017-05-24
TWI505403B (zh) 2015-10-21
EP2264754B1 (en) 2017-03-29
KR20100122488A (ko) 2010-11-22
US20100323168A1 (en) 2010-12-23
EP2264754A4 (en) 2014-01-15
US8889229B2 (en) 2014-11-18
TW200947613A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
CN101952953B (zh) 硅质膜的形成方法以及通过该方法形成的硅质膜
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
TWI598456B (zh) 於多孔低介電常數膜上提供孔密封層的方法和組合物
KR100767255B1 (ko) 기판 상에 피쳐를 한정하는 방법
CN101366103B (zh) 制备硅质膜的方法以及带有由该方法制备的硅质膜的衬底
US20050260420A1 (en) Low dielectric materials and methods for making same
JP2011142207A (ja) ポリシラザンを含むコーティング組成物
KR101736888B1 (ko) 실리콘 옥시나이트라이드 막의 형성 방법 및 이 방법에 의해 제조된 실리콘 옥시나이트라이드 막을 가지는 기판
JP2015115369A (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
SG191997A1 (en) Method for producing silicon dioxide film
CN103189972B (zh) 隔离结构的形成方法
WO2011158119A2 (ja) シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
WO2009157333A1 (ja) シャロー・トレンチ・アイソレーション構造とその形成方法
US7595146B1 (en) Method of creating a graded anti-reflective coating
CN115989281A (zh) 聚硅氮烷、含有它的硅质膜形成用组合物以及使用它制造硅质膜的方法
CN101512737A (zh) 硅质薄膜形成用组合物及应用所述组合物的硅质薄膜的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS (JAPAN) K.K.

Effective date: 20120523

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120523

Address after: Tokyo, Japan

Applicant after: AZ Electronic Materials (Japan) K. K.

Address before: Tokyo, Japan

Applicant before: AZ electronic materials (Japan) Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MERCK PATENT GMBH

Free format text: FORMER OWNER: AZ ELECTRONIC MATERIALS IP (JAPAN) K.K.

Effective date: 20150410

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150410

Address after: Darmstadt

Patentee after: Merck Patent GmbH

Address before: Tokyo, Japan

Patentee before: AZ Electronic Materials (Japan) K. K.