CN101931497A - 低密度奇偶校验(ldpc)码的译码装置及方法 - Google Patents
低密度奇偶校验(ldpc)码的译码装置及方法 Download PDFInfo
- Publication number
- CN101931497A CN101931497A CN2010101650371A CN201010165037A CN101931497A CN 101931497 A CN101931497 A CN 101931497A CN 2010101650371 A CN2010101650371 A CN 2010101650371A CN 201010165037 A CN201010165037 A CN 201010165037A CN 101931497 A CN101931497 A CN 101931497A
- Authority
- CN
- China
- Prior art keywords
- ldpc
- low
- density checksum
- code
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
- H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
- H04L1/0051—Stopping criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种低密度奇偶校验(low density parity check,LDPC)码的译码装置及方法,特别涉及一种利用迭代译码(Iterative Decoding)方式的译码装置中,用于控制低密度奇偶校验(LDPC)码的迭代(Iteration)次数之低密度奇偶校验(LDPC)码的译码装置及方法。
Description
【技术领域】
本发明涉及一种低密度奇偶校验(LDPC)码的译码装置及方法,特别涉及一种利用迭代译码(Iterative Decoding)方式的译码装置中,用于控制低密度奇偶校验(LDPC)码的迭代(Iteration)次数之低密度奇偶校验(LDPC)码的译码装置及方法。
【背景技术】
已知的低密度奇偶校验(LDPC)码为具有接近于香农极限(ShannonLimit)的性能的错误更正码,主要适用于***广播规格标准(DigitalVideo Broadcasting Satellite Version2,DVB-S2)、***多媒体广播***(China Multimedia Mobile Broadcasting,CMMB)等移动广播通讯领域、高密度磁记录装置、及高速的光通讯领域,并且其用途具有越来越扩大的趋势。
1996年“重新发现”低密度奇偶校验(LDPC)码在使用迭代性译码时,其复杂度不会增加太多,之后对该符号的特性及生成方法的研究活跃了起来。这样的低密度奇偶校验(LDPC)码是最接近香农极限(Shannon Limit)的错误更正码,与涡轮码同时被评为可应用于***移动通讯***的较佳错误更正码。
交织器(Interleaving)的意思在词典上被解释为“交叉”,在通讯***中意为着交错信号的方式,为了减少准备传送的数据的拥挤错误而将行和列的顺序互换后传送,从而将信号变成,在空气中传输的信号即使因为多径衰落或闪电、雨而导致发生拥挤错误(Burst Error)的情况下,数据也能被复原。
几乎大部分的低密度奇偶校验(LDPC)码的译码器使用和积算法(Sum-Product Algorithm)、最小和算法等迭代译码(Iterative Decoding)方法。迭代译码方法,是将一个低密度奇偶校验(LDPC)码块的相同过程(称之为核心流程(Core Process)反复执行,直到满足特定的条件为止。
这时所谓的特定条件为,在执行完每个核心流程(Core Process)后,再确认译码的结果是否成功无错误,或者确认是否包含错误的过程中之确认条件(一般称之为奇偶校验(Parity Check)。当发生了可更正的错误的情况下,迭代几次核心流程则能成功更正错误,这时由于能满足特定条件,从而再也不需要执行核心流程。
但是,发生无法更正的错误的情况下,即使迭代执行核心流程也不能成功地更正错误。因此,一般会对最大核心流程的迭代执行次数进行控制,并称之为最大迭代(Iteration)次数。为了防止严重的性能低下,从而需要使用适当的最大迭代次数,特别是在低密度奇偶校验(LDPC)码的长度较长的情况下所需要的最大迭代次数较大,约为30~50左右。这样,随着所需的最大迭代次数的增加,低密度奇偶校验(LDPC)译码器的复杂度增加。
现有技术是以个别低密度奇偶校验(LDPC)码块为单位而独立地控制最大迭代(Iteration)次数的方法,一般使用固定的一种最大迭代次数。设计译码器时应假设,当应用这样的现有技术而对所有低密度奇偶校验(LDPC)码块进行译码时,其执行的迭代次数达到预设的最大值。这会导致执行一次的迭代时所被允许的时间减少,由此在低密度奇偶校验(LDPC)译码器中需要更多的并列处理(Process),从而最终导致增加低密度奇偶校验(LDPC)译码器的复杂度的问题。
而且,采用了交织器(Interleaver)的通讯***中,用于体现解交织器(Deinterleaver)的现有技术一般为双缓冲(Double Buffering)技术。即,使用相当于交织器区块的两倍大小的存储器而体现解交织器,其中在一个解交织器区块(Block)中对解交织器的输入数据执行写入动作,同时在另一个区块中对已写入的数据执行读取动作,并作为解交织器的输出数据而传输出去。该方法需要相当于区块交织器的区块的两倍大小的存储器,从而可能会导致占整个***存储器的相当大的一部分。
例如,***广播***(CMMB)中使用360×384大小的区块交织器,如果通过与现有技术相同的方法体现解交织器时,则需要总数达2×360×384=276,480words的存储器(1word=6bits的情况下需要约1.58Mbits)。
【发明内容】
为了解决上述问题,本发明的目的在于提供一种能降低低密度奇偶校验(LDPC)译码器的复杂度的装置及方法。
并且,本发明的另一目的在于提供一种能够有效地使用解交织器(Deinterleaver)存储器的装置及方法。
另外,本发明的又一目的在于提供一种,在同时采用了低密度奇偶校验(LDPC)码和交织器的通讯***中,能同时对交织器和低密度奇偶校验(LDPC)码组单位的迭代次数进行控制的装置及方法。
为解决上述现有问题,并达成本发明的所述目的,本发明低密度奇偶校验(LDPC)码的译码装置,对由低密度奇偶校验(LDPC)编码装置编码的低密度奇偶校验(Low Density Parity Check,LDPC)码字的输出进行译码,其特征在于,包括:对由所述低密度奇偶校验(LDPC)编码装置所传送的被交织的低密度奇偶校验(LDPC)码字执行解交织的解交织器,输入由所述解交织器所输出的数据后执行低密度奇偶校验(LDPC)译码的低密度奇偶校验(LDPC)译码器。
本发明的低密度奇偶校验(LDPC)码的译码装置,其特征在于,采用了大小为M×K(列数M,行数K)的解交织器(Deinterleaver)的译码装置中,在M>K的情况下使用M×M,而相反情况下使用K×K的正方形存储器于所述解交织器。
利用低密度奇偶校验(LDPC)译码装置的低密度奇偶校验(LDPC)码的译码方法,其特征在于,将所述低密度奇偶校验(LDPC)码以组为单位进行迭代译码(Iterative Decoding),由此对所述低密度奇偶校验(LDPC)码组单位的最大迭代(Iteration)次数进行控制。
本发明的低密度奇偶校验(LDPC)码的译码方法,其特征在于,对大小为L的所述低密度奇偶校验(LDPC)码组内的第i个码块进行译码时所被允许的最大区块迭代次数由下述【公式1】而决定。
n(i)=min{NG-ng(i)-NB,min*(L-i),NB,max}......【公式1】
-第i个LCPC码块所被允许的最大迭代次数:n(i);
-低密度奇偶校验(LDPC)码组的最大组迭代次数:NG;
-低密度奇偶校验(LDPC)码组内的个别LCPC码块的序号:i=0,1,...,L-1;
-开始对第i个低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数:ng(i);
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min;以及
-NB,min值的最大值:NB,max。
本发明的在低密度奇偶校验(LDPC)码的译码方法中,其特征在于,当所述公式1满足下述公式2的条件时,大小为L的低密度奇偶校验(LDPC)码组内对第i个码块进行译码时所被允许的最大区块迭代次数通过下述公式3而决定。
NG=L*NB,min......【公式2】
-低密度奇偶校验(LDPC)码组的最大组迭代次数:NG;
-低密度奇偶校验(LDPC)码组内的低密度奇偶校验(LDPC)码块的数量:L;以及
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min。
n(i)=min{i*NB,min-ng(i),NB,max}......【公式3】
-第i个LCPC码块所被允许的最大迭代次数:n(i);
-低密度奇偶校验(LDPC)码组内的个别低密度奇偶校验(LDPC)码块的序号:i=0,1,...L-1;
-开始对低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数:ng(i);
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min;以及
-NB,min值的最大值:NB,max。
本发明的低密度奇偶校验(LDPC)码的译码方法,其特征在于,对所述解交织器存储器的读取和写入根据规则1而执行。
【规则1】将M>K的情况作为例,对区块解交织器的工作进行说明如下。首先,将每M个区块解交织器的输入数据以解交织器存储器的列(Row)的方向写入,并重复K次。当一个区块(Block)的解交织器存储器的写入结束后,每K个数据为单位以行的方向进行读取。这时,与读取并行,将下一个解交织器的输入数据以M个为单位进行写入。这时,执行写入的位置不能超越读取的的位置。因此,当对一个区块的解交织器存储器的读取和写入结束后,再向列的方向以相同方式进行读取和写入。
本发明低密度奇偶校验(LDPC)码的译码方法中,其特征在于,所述低密度奇偶校验(LDPC)码译码方法、采用了所述解交织器的译码装置、及如所述规则1的解交织器同时被采用的***中,低密度奇偶校验(LDPC)码组的大小可以通过公式4得出。
L=floor(M×K/J)或者ceil(M×K/J)......【公式4】
-低密度奇偶校验(LDPC)码的长度:J;
-区块解交织器的列数:M;以及
-区块解交织器的行数:K。
本发明的低密度奇偶校验(LDPC)码的译码方法中,其特征在于,所述L、M、K、J在被允许的状态下满足L>ceil(M x K/J)的情况下,在解交织器(Deinterleaver)和低密度奇偶校验(LDPC)译码器之间附加缓冲(Buffer)存储器后进行使用。
本发明的低密度奇偶校验(LDPC)码的译码方法中,其特征在于,所述缓冲存储器的大小如下述公式5。
(L-ceil(M×K/J))×J......【公式5】
-低密度奇偶校验(LDPC)码的长度:J;
-ceil(M×K/J)<L;
-区块解交织器的列数:M;以及
-区块解交织器的行数:K。
如上所述,应用本发明时,将低密度奇偶校验(LDPC)码块以组为单位进行捆绑后,对其组单位的最大迭代次数进行控制,由此减少一个低密度奇偶校验(LDPC)区块实际所需的最大迭代次数,由此可以达到降低低密度奇偶校验(LDPC)译码器复杂度的效果。
而且,本发明的低密度奇偶校验(LDPC)码的译码装置及方法,在采用了交织器(Interleaver)的通讯***中,能有效地使用解交织器(Deinterleaver)的存储器。
另外,本发明的低密度奇偶校验(LDPC)码的译码装置及方法,在同时采用了交织器(Interleaver)和低密度奇偶校验(LDPC)码的通讯***中,可同时以交织器(Interleaver)和低密度奇偶校验(LDPC)组的单位对迭代次数进行控制。
【附图说明】
图1是根据本发明的低密度奇偶校验(LDPC)码的译码装置的示意图;
图2是示意一般对个别低密度奇偶校验(LDPC)码块进行迭代译码的方法流程图;
图3a是现有的低密度奇偶校验(LDPC)译码计时的示意图;
图3b是根据本发明的低密度奇偶校验(LDPC)译码计时的示意图;
图4是根据本发明的低密度奇偶校验(LDPC)码译码方法的流程图;
图5a是现有的区块交织器的结构图;以及
图5b是根据本发明的区块解交织器的结构图。
【具体实施方式】
以下,参照附图对根据本发明的具体实施例进行详细说明。
图1是,根据本发明的低密度奇偶校验(LDPC)码的译码装置的示意图。
如图1所示,根据本发明的低密度奇偶校验(LDPC)码的译码装置(200)包括:从低密度奇偶校验(LDPC)编码器(110)利用低密度奇偶校验(LDPC)(Low Density Parity Check,低密度奇偶校验(LDPC))码而进行编码后,将所述输出通过交织器(120)来进行交织,从而输出码字的低密度奇偶校验(LDPC)编码装置(100);接收所述低密度奇偶校验(LDPC)码字后执行解交织的解交织器(210);及输入由所述解交织器(210)输出的数据,从而执行低密度奇偶校验(LDPC)译码的低密度奇偶校验(LDPC)译码器(220)。
图2是示意一般对个别低密度奇偶校验(LDPC)码块进行迭代译码的方法流程图。
如图2所示,对个别低密度奇偶校验(LDPC)码块进行迭代译码(IterativeDecoding)方法如下。首先,低密度奇偶校验(LDPC)码的输入一般以低密度奇偶校验(LDPC)码块为单位,由解映射器(Demapper)或解交织器(Deinterleaver)接收软的(Soft)LLR(对数相似比,Log-Likelihood Ratio)值(S200)。将接收的该值设为初始值,并以迭代(Iterative)方式执行核心流程(Core Process)(S210),每次迭代(Iteration)时均通过错误更正奇偶校验(Parity Check)来判断迭代的结束/继续(S230)。
这时,如果达到预设的最大迭代次数,则结束迭代(S220),并输出错误更正结果(S240)后,结束译码过程。
图3a是现有的低密度奇偶校验(LDPC)译码计时的示意图,图3b是根据本发明的低密度奇偶校验(LDPC)译码计时的示意图,图4是根据本发明的低密度奇偶校验(LDPC)码译码方法的流程图。
如图3a所示,现有的译码计时(Timing)的每个低密度奇偶校验(LDPC)区块(310)的译码开始时刻是以一定间距被分配的。该间距内固定有与预定的最大区块迭代(Iteration)次数(300)所相应的值。
因此,当一个低密度奇偶校验(LDPC)区块的译码过程结束较早时,需要等待直到下一个区块进行译码的时刻。
如图3b及图4所示,根据本发明低密度奇偶校验(LDPC)译码计时的低密度奇偶校验(LDPC)码的译码方法如下。
首先,从首次开始的低密度奇偶校验(LDPC)码块计算出最大迭代次数(S400)。并且,对所述低密度奇偶校验(LDPC)码组(410)的第i个(i=0,1,......L-1)低密度奇偶校验(LDPC)区块进行译码(Decoding)(S410)。
这时,结束低密度奇偶校验(LDPC)区块的译码后,计算出到此为止的累积迭代次数,从而进行更新处理(S420)。
最后,对低密度奇偶校验(LDPC)码组(410)的第L-1个为止的区块执行译码(S430),当译码结束后对下一个低密度奇偶校验(LDPC)码组执行译码。
这时,如果译码没有执行到所述低密度奇偶校验(LDPC)码组的第L-1个区块,则计算对下一个低密度奇偶校验(LDPC)码块执行译码所需的最大迭代次数(S400)。
其中,低密度奇偶校验(LDPC)译码计时的每个低密度奇偶校验(LDPC)区块执行译码的开始时刻并不以一定间距分配,而是被不规则地分配。所述的不规则分配是为了在结束一个低密度奇偶校验(LDPC)区块的译码过程后,能紧接着开始下一个低密度奇偶校验(LDPC)区块的译码过程。
本发明是利用低密度奇偶校验(LDPC)群组被允许的迭代次数总数,藉以适应性控制每个低密度奇偶校验(LDPC)码块的迭代次数,其中该迭代次数总数是对所述低密度奇偶校验(LDPC)群组中L个个别低密度奇偶校验(LDPC)码块进行捆绑以及利用若干所需要的控制参数(controlparameter)所产生。
这时,对L个低密度奇偶校验(LDPC)码块进行捆绑后,设为一个低密度奇偶校验(LDPC)码组,并合并低密度奇偶校验(LDPC)码组所属的所有低密度奇偶校验(LDPC)码块的数量后,设为组迭代次数(410)。并且为了与此进行区分,将个别低密度奇偶校验(LDPC)码块的迭代次数设为区块迭代次数(400),另外将低密度奇偶校验(LDPC)码组的最大组迭代次数设为NG,且低密度奇偶校验(LDPC)码组内的第i个低密度奇偶校验(LDPC)码块开始进行译码时的累积组迭代次数设为ng(i)。□□将每个所述个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数设为NB,min,并将该值的最大值设为NB,max时,对第i个低密度奇偶校验(LDPC)码块进行译码时所被允许的最大区块迭代次数n(i)可以通过下述公式1得出。
如果,将低密度奇偶校验(LDPC)码组的最大组迭代次数(NG)设定为下述的公式2时,低密度奇偶校验(LDPC)码组内的低密度奇偶校验(LDPC)码块的平均最大区块迭代次数则为NB,min,而最大区块迭代次数n(i)如下述的公式3。
n(i)=min{NG-ng(i)-NB,min*(L-i),NB,max}......【公式1】
-第i个LCPC码块所被允许的最大迭代次数:n(i);
-低密度奇偶校验(LDPC)码组的最大组迭代次数:NG;
-低密度奇偶校验(LDPC)码组内的个别LCPC码块的序号:i=0,1,...,L-1;
-开始对第i个低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数:ng(i);
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min;以及
-NB,min值的最大值:NB,max。
NG=L*NB,min......【公式2】
-低密度奇偶校验(LDPC)码组的最大组迭代次数:NG;
-低密度奇偶校验(LDPC)码块的数量:L;以及
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min。
n(i)=min{i*NB,min-ng(i),NB,max}......【公式3】
-第i个LCPC码块所被允许的最大迭代次数:n(i);
-低密度奇偶校验(LDPC)码组内的个别低密度奇偶校验(LDPC)码块的序号:i=0,1,...L-1;
-开始对第i个低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数:ng(i);
-每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数:NB,min;以及
-NB,min值的最大值:NB,max。
如上所述的方式既保障最低限度的最大区块迭代次数NB,min,同时在组迭代次数有富余的情况下扩大最大区块迭代次数。
另外,与具有相同的平均最大迭代次数的现有技术相比,能提高低密度奇偶校验(LDPC)译码器性能。而且,与具有相同的低密度奇偶校验(LDPC)译码器性能的现有技术相比,能减少平均最大区块迭代次数。
所述所允许的低密度奇偶校验(LDPC)码和数据(Data)传送速度所需的最低限度的最大区块迭代次数NB,min是决定低密度奇偶校验(LDPC)译码器复杂度的一个重要的因素。低密度奇偶校验(LDPC)码的长度、编码率、数据传送速度决定一个区块的LDCP码进行译码时所被允许的最大译码时间。
而且,通过平均最大区块迭代次数而决定出迭代一次所被允许的时间,且该值影响核心流程(Core Process)的复杂度和存储器数量。
其中,一次的迭代所被允许的时间成为直接决定低密度奇偶校验(LDPC)译码器复杂度的重要因素。
总的来说,本发明提供的低密度奇偶校验(LDPC)码的译码器中,以码组为单位来控制迭代次数的方法减少了所需的平均最大区块迭代次数,使得减少迭代一次时所被允许的时间而最终能降低译码器的复杂度。
以下,在一般的通讯***中,与低密度奇偶校验(LDPC)码相同的信道代码为了减少对区间误差(Burst Error)的影响,与交织器(Interleaver)连接后使用。交织器大致分为区块交织器(Block Interleaver)和卷积交织器(Convolutional Interleaver),本发明提供一种,在将低密度奇偶校验(LDPC)码连接于区块交织器后使用的***中,将上述的低密度奇偶校验(LDPC)码组为单位对译码器的迭代次数进行控制的方法。
图5a是现有的区块交织器的结构图,图5b是根据本发明的区块解交织器的结构图。
如图5a所示,现有的交织器在将所述区块交织器(500)的大小设为M×K(列数M,行数K)时,现有技术为利用由两个解交织器(Deinterleaving)区块构成的存储器的双缓冲(Double Buffering)方法,其中一个区块对解交织器(Deinterleaver)的输入数据执行写入动作,另一个区块对已写入的输入数据执行读取动作,使其作为解交织器的输出而传输出去。
如图5b所示,根据本发明的区块解交织器(600)利用(M×K)和低密度奇偶校验(LDPC)码的长度J之间的关系(ceil(M×K/J)=L或floor(M×K/J)=L,这时L为译码器中所管理的低密度奇偶校验(LDPC)码组的大小),在M>K的情况下将解交织器(Deinterleaver)的存储器以M×M来构成,而在与其相反的情况下以K×K来构成,使得无需双缓冲,而仅用一个解交织器存储器区块(600a,600b)而体现出解交织器。
其中,【规则1】将M>K的情况作为例,对解交织器的工作进行说明如下。首先,将每M个解交织器区块的输入数据以解交织器存储器的列(Row)的方向写入,并重复K次。当一个区块的解交织器存储器的写入结束后,每K个数据为单位以行(Column)的方向进行读取。这时,与读取并行,将下一个解交织器的输入数据以M个为单位进行写入。这时,执行写入的位置不能超越读取的的位置。因此,当对一个区块的解交织器存储器的读取和写入结束后,再向列的方向以相同方式进行读取和写入。
如上所述规则1,仅利用稍大于交织器区块的正方形的存储器区块,同时执行解交织(Deinterleaving)所需的写入和读取。
另外,低密度奇偶校验(LDPC)码组的大小L根据需要而通过下述公式4得出时,以上述的方式控制低密度奇偶校验(LDPC)译码器的组迭代次数。
L=floor(M×K/J)或者ceil(M×K/J)......【公式4】
-低密度奇偶校验(LDPC)码的长度:J;
-区块解交织器的列数:M;以及
-区块解交织器的行数:K。
这时,举例说明现有的CMMB的情况时M=360,K=384,现有技术的双缓冲(Double Buffering)方法中总共需要2×360×384=276,480words的存储器,相反本发明的方法中只需要384×384=147,456words的存储器。这只占双缓冲构成(Double Buffering Scheme)的53.3%不到。
本发明所述的方法中,为了满足对所提供的平均最大区块迭代次数所需要的性能,需要使L充分地大。这时,当L值大于交织器的大小(更准确地讲是ceil(M×K/J)的情况下,在解交织器和低密度奇偶校验(LDPC)译码器之间附加缓冲(Buffer)存储器而体现出来。
例如,附加如下述公式5大小的缓冲器(Buffer)而轻易体现出来。
(L-ceil(M×K/J))×J......【公式5】
-低密度奇偶校验(LDPC)码的长度:J;
-ceil(M×K/J)<L;
-区块解交织器的列数:M;以及
-区块解交织器的行数:K。
如上所述,虽然本发明的具体实时方式中虽然对本发明优选的实施例进行了说明,但本发明所属技术领域的普通技术人员都有可能在不超出本发明范畴的范围内进行多种变化。从而,本发明的权利范围不能被局限于已说明的实施例,而是应该根据下述的权利要求范围以及与此均等的技术而决定。
Claims (9)
1.一种对由低密度奇偶校验(LDPC)编码装置进行编码的低密度奇偶校验(Low Density Parity Check,LDPC)码输出进行译码的低密度奇偶校验(LDPC)码的译码装置,其特征在于,所述的低密度奇偶校验(LDPC)码的译码装置包括:对所述低密度奇偶校验(LDPC)编码装置所传送的被交织器的低密度奇偶校验(LDPC)码字执行解交织之解交织器(Deinterleaver),以及输入由所述解交织器输出的数据,并执行低密度奇偶校验(LDPC)译码的低密度奇偶校验(LDPC)译码器。
2.如权利要求1所述的低密度奇偶校验(LDPC)码的译码装置,其特征在于:采用了大小为M×K(列数M,行数K)的解交织器的译码装置中,当M>K的情况下,使用M×M,而相反情况下,使用K×K的正方形存储器于所述解交织器。
3.一种利用低密度奇偶校验(LDPC)译码装置的低密度奇偶校验(LDPC)码的译码方法,其特征在于:将所述低密度奇偶校验(LDPC)码以组为单位而进行迭代译码(Iterative Decoding),从而控制所述低密度奇偶校验(LDPC)码的组单位的最大迭代(Iteration)次数。
4.如权利要求3所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:对大小为L的所述低密度奇偶校验(LDPC)码组内的第i个码块进行译码时所被允许的最大区块迭代次数可以通过下述公式1而决定,其中n(i)表示第i个LCPC码块所被允许的最大迭代次数,NG表示低密度奇偶校验(LDPC)码组的最大组迭代次数,i=0,1,...,L-1表示低密度奇偶校验(LDPC)码组内的个别LCPC码块的序号,ng(i)表示开始对第i个低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数,NB,min表示每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数,NB,max表示NB,min值的最大值,n(i)=min{NG-ng(i)-NB,min*(L-i),NB,max}...【公式1】。
5.如权利要求4所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:当所述公式1满足下述公式2的条件时,大小为L的低密度奇偶校验(LDPC)码组内对第i个码块进行译码时所被允许的最大区块迭代次数可以通过下述公式3而被决定,其中NG表示低密度奇偶校验(LDPC)码组的最大组迭代次数,L表示低密度奇偶校验(LDPC)码组内的低密度奇偶校验(LDPC)码块的数量,NB,min表示每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数,NG=L*NB,min...【公式2】,其中n(i)表示第i个LCPC码块所被允许的最大迭代次数,i=0,1,...L-1表示低密度奇偶校验(LDPC)码组内的个别低密度奇偶校验(LDPC)码块的序号,ng(i)表示开始对低密度奇偶校验(LDPC)码块进行译码时的累积组迭代次数,NB,min表示每个个别低密度奇偶校验(LDPC)码块必须确保的最低限度的最大区块迭代次数,NB,max表示NB,min值的最大值,n(i)=min{i*NB,min-ng(i),NB,max}...【公式3】。
6.如权利要求2所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:对所述解交织器的存储器的读取和写入的执行如规则1所述,所述规则1是:将M>K的情况作为例,对区块解交织器的工作进行说明如下,首先,将每M个区块解交织器的输入数据以解交织器存储器的列(Row)的方向写入,并重复K次。当结束一个区块的解交织器存储器的写入后,向行(Column)的方向以K个为单位进行读取。这时,与读取并行,将下一个解交织器的输入数据向行的方向以M个为单位进行写入。这时,执行写入的位置不能超越读取的位置。因此,当对一个区块的解交织器存储器的读取和写入结束后,再向列的方向以相同方式进行读取和写入。
7.权利要求1、2、3、6中的任意一项所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:在所述低密度奇偶校验(LDPC)码译码方法、采用了所述解交织器的译码装置、及如所述规则1的解交织器同时被采用的***中,通过下述公式4来得出低密度奇偶校验(LDPC)码组的大小的方法,其中J表示低密度奇偶校验(LDPC)码的长度,M表示区块解交织器的列数,K表示区块解交织器的行数,L=floor(M×K/J)或者ceil(M×K/J)...【公式4】。
8.如权利要求7所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:所述L、M、K、J在被允许的状态下满足L>ceil(M×K/J)的情况下,在解交织器(Deinterleaver)和低密度奇偶校验(LDPC)译码器之间附加缓冲器(Buffer)后进行使用。
9.如权利要求8所述的低密度奇偶校验(LDPC)码的译码方法,其特征在于:所述缓冲存储器的大小如下述公式5,其中J表示低密度奇偶校验(LDPC)码的长度,ceil(M×K/J)<L,M表示列数,K表示行数,(L-ceil(M×K/J))×J...【公式5】。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090057339A KR101181969B1 (ko) | 2009-06-26 | 2009-06-26 | 엘디피시 부호의 복호방법 |
KR10-2009-0057339 | 2009-06-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101931497A true CN101931497A (zh) | 2010-12-29 |
CN101931497B CN101931497B (zh) | 2014-12-17 |
Family
ID=43370442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010165037.1A Expired - Fee Related CN101931497B (zh) | 2009-06-26 | 2010-04-12 | 低密度奇偶校验(ldpc)码的译码装置及方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101181969B1 (zh) |
CN (1) | CN101931497B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447523A (zh) * | 2014-06-17 | 2018-08-24 | 慧荣科技股份有限公司 | 用来控制一记忆装置的方法以及记忆装置与控制器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043533B1 (ko) | 2011-01-10 | 2011-06-23 | 이동원 | 고효율 전원을 구비한 led 조명장치 |
US8826096B2 (en) | 2011-12-29 | 2014-09-02 | Korea Advanced Institute Of Science And Technology | Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same |
US9266182B2 (en) | 2012-04-06 | 2016-02-23 | Illinois Tools Works Inc. | Welding torch with a temperature measurement device |
US9415459B2 (en) | 2012-04-06 | 2016-08-16 | Illinois Tool Works Inc. | Welding systems having non-contact temperature measurement systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1335995A (zh) * | 1999-08-26 | 2002-02-13 | 皇家菲利浦电子有限公司 | 一种数据读/写方法、一种解交错方法、一种数据处理方法、一种存储器和一种存储器驱动装置 |
CN1825770A (zh) * | 2005-02-26 | 2006-08-30 | 美国博通公司 | 解码ldpc编码信号的加速消息传递解码器和方法 |
CN101047392A (zh) * | 2007-03-23 | 2007-10-03 | 北京航空航天大学 | 一种多码率的ldpc码的译码器装置及译码方法 |
CN101150377A (zh) * | 2006-09-18 | 2008-03-26 | 国家广播电影电视总局广播科学研究院 | 用于低密度奇偶校验编码的32apsk***的比特映射方案 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413421B1 (ko) * | 1999-10-08 | 2003-12-31 | 엘지전자 주식회사 | 이중 인터리빙 방법 |
-
2009
- 2009-06-26 KR KR1020090057339A patent/KR101181969B1/ko active IP Right Grant
-
2010
- 2010-04-12 CN CN201010165037.1A patent/CN101931497B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1335995A (zh) * | 1999-08-26 | 2002-02-13 | 皇家菲利浦电子有限公司 | 一种数据读/写方法、一种解交错方法、一种数据处理方法、一种存储器和一种存储器驱动装置 |
CN1825770A (zh) * | 2005-02-26 | 2006-08-30 | 美国博通公司 | 解码ldpc编码信号的加速消息传递解码器和方法 |
CN101150377A (zh) * | 2006-09-18 | 2008-03-26 | 国家广播电影电视总局广播科学研究院 | 用于低密度奇偶校验编码的32apsk***的比特映射方案 |
CN101047392A (zh) * | 2007-03-23 | 2007-10-03 | 北京航空航天大学 | 一种多码率的ldpc码的译码器装置及译码方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447523A (zh) * | 2014-06-17 | 2018-08-24 | 慧荣科技股份有限公司 | 用来控制一记忆装置的方法以及记忆装置与控制器 |
CN108447523B (zh) * | 2014-06-17 | 2021-01-22 | 慧荣科技股份有限公司 | 用来控制一记忆装置的方法以及记忆装置与控制器 |
Also Published As
Publication number | Publication date |
---|---|
KR20110000013A (ko) | 2011-01-03 |
KR101181969B1 (ko) | 2012-09-11 |
CN101931497B (zh) | 2014-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5384187B2 (ja) | 待ち行列ベースのデータ検出および復号のシステムおよび方法 | |
US8443267B2 (en) | Systems and methods for hard decision assisted decoding | |
US8773790B2 (en) | Systems and methods for dynamic scaling in a read data processing system | |
US7853854B2 (en) | Iterative decoding of a frame of data encoded using a block coding algorithm | |
CN102223203B (zh) | 用于数据解码***中的动态定标的***和方法 | |
US8578253B2 (en) | Systems and methods for updating detector parameters in a data processing circuit | |
CN100525119C (zh) | Turbo译码装置和Turbo译码方法 | |
US20020166095A1 (en) | Mechanism for turbo decoding when CRC for partial blocks is provided | |
US9230596B2 (en) | Systems and methods for variable rate coding in a data processing system | |
CN101931497A (zh) | 低密度奇偶校验(ldpc)码的译码装置及方法 | |
US8321746B2 (en) | Systems and methods for quasi-cyclic LDPC code production and decoding | |
WO2009009950A1 (fr) | Décodeur de code qc-ldpc et procédé de décodage correspondant | |
US8527831B2 (en) | Systems and methods for low density parity check data decoding | |
CN101273531B (zh) | 低密度奇偶校验码的改进turbo-译码消息传递方法、设备和*** | |
CN102611463A (zh) | 多进制低密度奇偶校验码的级联编译码***及方法 | |
CN104333435A (zh) | 迭代解映射译码装置 | |
JP4837645B2 (ja) | 誤り訂正符号復号回路 | |
US9184954B1 (en) | Systems and methods for directed soft data perturbation in layered decoding | |
US9214959B2 (en) | Systems and methods for skip layer data decoding | |
WO2010066778A1 (en) | Method for turbo equalization of zarray coded words | |
CN101958718B (zh) | 用于ldpc码的改进型半并行译码器和译码方法 | |
CN102742164B (zh) | 一种译码方法和译码装置 | |
EP2665190B1 (en) | Decoding of non-binary codes with symbol re-grouping | |
US9219503B2 (en) | Systems and methods for multi-algorithm concatenation encoding and decoding | |
US8650456B2 (en) | Decoder based data recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141217 Termination date: 20200412 |
|
CF01 | Termination of patent right due to non-payment of annual fee |