JP5384187B2 - 待ち行列ベースのデータ検出および復号のシステムおよび方法 - Google Patents

待ち行列ベースのデータ検出および復号のシステムおよび方法 Download PDF

Info

Publication number
JP5384187B2
JP5384187B2 JP2009107302A JP2009107302A JP5384187B2 JP 5384187 B2 JP5384187 B2 JP 5384187B2 JP 2009107302 A JP2009107302 A JP 2009107302A JP 2009107302 A JP2009107302 A JP 2009107302A JP 5384187 B2 JP5384187 B2 JP 5384187B2
Authority
JP
Japan
Prior art keywords
data set
output
detector
decoder
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009107302A
Other languages
English (en)
Other versions
JP2009273123A (ja
Inventor
ヤング シャオウア
ハオ,ゾング
タン ウェイジュン
ラウチメイヤー リチャード
シン リー ユアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2009273123A publication Critical patent/JP2009273123A/ja
Application granted granted Critical
Publication of JP5384187B2 publication Critical patent/JP5384187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2978Particular arrangement of the component decoders
    • H03M13/2987Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/07Arithmetic codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6331Error control coding in combination with equalisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6337Error control coding in combination with channel estimation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/185Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using an low density parity check [LDPC] code
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/25Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508Magnetic discs
    • G11B2220/2516Hard disks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、情報を検出および/または復号するシステムおよび方法に関し、より詳細には、反復データ復号および/または検出を実行するシステムおよび方法に関する。
記憶システム、携帯電話システムおよび無線伝送システムを含む、様々なデータ転送システムが開発されてきた。これらの各システムでは、送信側から受信側に、何らかの媒体を介してデータが転送される。例えば、記憶システムでは、送信側(すなわち書込み機能)から受信側(すなわち読取り機能)に、記憶媒体を介してデータが送られる。任意の転送の有効性は、様々な要因に起因する任意のデータ損失の影響を受ける。一部の例では、データ・エラーを検出し、そのデータ・エラーを訂正する機能を高めるために、符号化/復号処理を使用する。一例として、単純なデータ検出/復号を実行することができるが、そのような単純な処理は、しばしば訂正されたデータ・ストリームに収束する機能を欠く。
収束する可能性を高めるために、様々な既存の処理では、2回以上の検出/復号反復を活用する。図1を参照すると、例示的な従来技術の2段階データ検出/復号回路100が示されている。2段階データ検出/復号回路100は、検出器110に与えられるデータ入力105を受け取る。検出器110からの硬出力および軟出力が、LDPC復号器115に提供される。入力105は、バッファ130を介して別の検出器120に転送される。検出器120は、LDPC復号器115の軟出力および入力105を使用して、追加のデータ検出処理を実行する。検出器120からの硬出力および軟出力が、LDPC復号器125に提供され、LDPC復号器125は第2の復号処理を実行して出力135を提供する。検出器110およびLDPC復号器115が行う最初の検出/復号が収束しない場合、検出器120およびLDPC復号器125が行う次の検出/復号が、さらに収束する機会を提供する。しかし、このような手法では、入力105として取り入れられる入力データ・セットごとに2回の反復を必要とする。この処理は、1回の反復で入力が収束できることに対して、かなりの電力を浪費し、不必要な待ち時間を発生させる。さらに、一部の例では、収束をもたらすのに2回の反復では不十分である。したがって、そのような手法はいくつかの条件で無駄があり、他の条件では不十分である。
したがって、少なくとも上述の理由から、進歩したデータ処理のシステムおよび方法が当技術分野で求められている。
本発明は、情報を検出および/または復号するシステムおよび方法に関し、より詳細には、反復データ復号および/または検出を実行するシステムおよび方法に関する。
本発明の一部の実施形態では、可変反復データ処理システムを提供する。そのようなシステムは、少なくとも第1の検出器と、第2の検出器と、復号器と、待ち行列バッファとを含む。第1の検出器は、入力データ・セットに対して1回目のデータ検出を実行するように動作可能である。復号器は、第1の検出器からの出力の導出を受け取り、復号処理を実行する。復号処理が収束しない場合、復号器出力が、後続の2回目の検出/復号処理のために第2の検出器に渡される。一部の例では、復号器の出力は、硬出力と軟出力との両方を含む。その場合、軟入力は、待ち行列バッファを介して第2の検出器に提供される。特定の例では、第2の検出器の出力は、さらにもう一度復号を試みるために、さらに復号器に渡される。
上述の実施形態の様々な例は、復号器の出力が収束するたびに硬出力を記憶する出力データ・バッファを含む。その場合、出力データ・バッファは、順不同で受け取った一連の復号器出力を並べ替えるように動作可能である。上述の実施形態の一部の例は、少なくとも2回目と1回目との間の差異に対応する時間、入力データ・セットを記憶する入力データ・バッファを含む。その場合、入力データ・バッファから、第2の検出器に入力データ・セットが提供される。特定の例では、出力データ・バッファのサイズは、その入力データ・セットを検出器および復号器が処理することができる最大時間を決定する。入力データ・セットがシステム内で許可された最大時間に達すると、復号が収束したかどうかに関係なく、復号器がそのデータ・セットを処理した後に、対応する出力データが出力データ・バッファ中に書き込まれる。
上述の実施形態の一部の例では、このシステムは、第1の検出器からの出力をインタリーブして、その結果を第1の検出器からの出力の導出として提供するインタリーバをさらに含む。このインタリーバは、第2の検出器からの出力をさらにインタリーブして、その結果を第2の検出器からの出力の導出として提供することができる。上述のシステムは、記憶装置または通信装置を含むがこれだけに限定されない、多数の様々なタイプの装置に組み込むことができる。
本発明の他の実施形態は、データ入力の処理方法を提供する。そのような方法は、第1の検出器および第2の検出器を備えることを含む。第1の検出器を使用して入力データ・セットに対してデータ検出を行い、検出済みデータ・セットを生成する。この方法は、この検出済みデータ・セットをインタリーブして、インタリーブ済みデータ・セットを生成し、そのインタリーブ済みデータ・セットを復号して復号済みデータ・セットを生成することをさらに含む。復号済みデータ・セットが収束したかどうかが判定される。復号済みデータ・セットが収束しなかった場合、その復号済みデータ・セットは、第2の検出器を使用する次の処理のために提供される。一部の例では、上述の内容は、復号の最大待ち時間に達しておらず、復号済みデータ・セットを保持する待ち行列バッファが満杯でない状況に限定される。上述の実施形態の一部の例では、第2の検出器を使用する次の処理のために復号済みデータ・セットを提供することは、復号済みデータ・セットを待ち行列バッファに書き込み、復号済みデータ・セットをデインタリーブすることを含む。待ち行列バッファが満杯の場合、たとえ、前の復号済みデータ・セットが収束しなかった場合にも、システムは前の復号済みデータ・セットを出力する。一部の例では、前の復号済みデータ・セットが、復号器を通って少なくとも2回処理された。一部の例では、これは、データ・セットが1回目の復号の試みで収束しない状況に限定され得る。
上述の実施形態の一部の例では、この方法は、前の復号済みデータ・セットが収束したかどうかを判定することをさらに含む。前の復号済みデータ・セットが収束したと判定された場合、前の復号済みデータ・セットが出力バッファに与えられる。一部の例では、出力データ・バッファは、他の復号済みデータ・セットに関連して前の復号済みデータ・セットを順序付けるように動作可能である。本発明の上述の実施形態の特定の例では、このデータ検出は第1のデータ検出であり、検出済みデータ・セットは第1の検出済みデータ・セットである。そのような場合、この方法は、入力データ・セットを記憶し、復号済みデータ・セットをデインタリーブしてデインタリーブ済みデータ・セットを生成し、復号済みデータ・セットを記憶済みデータ・セットと調整し、第2の検出器を使用して、記憶済み入力データ・セットおよびデインタリーブ済みデータ・セットに対して第2のデータ検出を実行することをさらに含む。
この概要は、本発明の一部の実施形態の典型的な要点を定めるにすぎない。本発明の他の多くの目的、特徴、利点および他の実施形態が、以下の詳細な説明、添付の特許請求の範囲および添付の図面により、さらに十分に明らかになるであろう。
本明細書の残りの部分に記載した図面を参照することにより、本発明の様々な実施形態のさらなる理解が得られよう。これらの図面では、複数の図面を通して、同様の参照番号を使用して同様の構成要素を参照する。一部の例では、小文字からなる副表示が参照番号に関連付けられ、複数の同様の構成要素のうちの1つを表す。既存の副表示を指定せずに参照番号を参照する場合、そのような複数の同様の構成要素全体を参照することを意図する。
従来技術の2段階データ検出/復号システムを表す図である。 本発明の一部の実施形態による待ち行列検出/復号手法を使用するデータ転送システムを表す図である。 本発明の一部の実施形態による待ち行列検出/復号手法を使用するデータ転送システムを表す図である。 本発明の様々な実施形態による待ち行列検出/復号回路の2つの異なる実施形態を表す図である。 本発明の様々な実施形態による待ち行列検出/復号回路の2つの異なる実施形態を表す図である。 本発明の1つまたは複数の実施形態による待ち行列検出/復号回路の動作を示すタイミング図である。 可変反復検出/復号処理を実行する本発明の一部の実施形態による方法を示す流れ図である。
本発明は、情報を検出および/または復号するシステムおよび方法に関し、より詳細には、反復データ復号および/または検出を実行するシステムおよび方法に関する。
本発明の様々な実施形態は、読取りチャネル、無線伝送および他の応用例に適した、反復復号のコンパクトなハードウェア解決策を提供する。一部の例では、本発明の諸実施形態は、少なくとも1個の復号器にデータを提供する2個以上のデータ検出器を使用して、データ依存型の複数回のグローバル反復を実現可能なアルゴリズムを提供する。この場合、復号器は、単一の復号器、2個の独立した復号器、単一の検出器からのデータを処理するのに必要な2倍の率で動作する単一の復号器とすることができる。単一復号器のシステムでは、復号器が、2つの進行中の検出処理および復号処理の間で復号能力を単一の符号語時間内で時分割する機能を提供する。そのような実施形態は、「不良」な符号語(すなわち、1回のグローバル反復後に収束しなかった符号語)を扱う機能を、対応する結果を待ち行列バッファに書き込み、次いでその符号語を1回または複数回の後続のグローバル反復を使用して再処理することにより、例外として提供する。不良の符号語の結果は、待ち行列バッファがその符号語をもう一度再処理するのに満杯になりすぎた場合、あるいはその符号語が収束した場合に順不同で提供される。不良の符号語のグローバル反復の最大回数は、後続の符号語の間で何個の符号語が不良であるか、待ち行列メモリのサイズ、および復号待ち時間の制約によって決まる。本発明の上述の実施形態が、符号語処理結果を順不同で報告することを認めるため、下流の硬判定バッファを使用して、受け取った結果をそれらの元の順序を表す順番に並べ替えることができる。他の場合では、この順不同の結果が、並べ替えられることなく単純に受け手の装置に報告される。
図2aを参照すると、本発明の一部の実施形態に従って、待ち行列検出/復号回路210を含む記憶システム200が示されている。記憶システム200は、制御器230、チャネル240および物理記憶媒体220を含む。物理記憶媒体220は磁気ディスクとすることができるが、これだけに限定されるものではない。本明細書で行う開示に基づいて、本発明の様々な実施形態に関連して使用することができる様々な物理記憶媒体を当業者なら認めるであろう。制御器230は、エラー訂正符号化/復号を含む。より詳細には、制御器230は、エラー訂正符号器204を含む。エラー訂正符号器204は、リード・ソロモン符号器またはCRC符号器を含むがこれだけに限定されない、当技術分野で知られているどんなエラー訂正符号器でもよく、エラー訂正復号器224は、対応するリード・ソロモン復号器またはCRC復号器とすることができるが、これだけに限定されるものではない。前述の符号器および復号器は両方とも、符号化処理および復号処理を実行可能な当技術分野で知られている任意の回路またはシステムとすることができる。チャネル240は、データ符号器206および前処理回路208を含む。一部の例では、データ符号器206は、低密度パリティ・チェックLDPC符号器である。本明細書で行う開示に基づいて、本発明の様々な実施形態により実施することができる様々な符号化処理および対応する復号処理を当業者なら認めるであろう。前処理回路208には、当技術分野でよく知られている様々な前処理回路が含まれる。後処理回路222には、物理記憶媒体からデータを受け取り、受け取ったデータをデータ検出/復号に準備するための、当技術分野でよく知られている様々な後処理回路が含まれる。
さらに、チャネル240は、処理の可用性および/または収束に応じて、可変回数の検出/復号反復を実行可能な待ち行列検出/復号回路210を含む。このような待ち行列検出/復号回路210は、実行しなければならない反復回数を最小限にしながら、所与の入力に対して可変回数の反復を実行可能にする。この機能を実行するために、入力処理の完了は順不同でなされ、後の時点でそれらの結果を再度組み合わせることができる。
動作において、データ入力202が受け取られる。データ入力202は、物理記憶媒体220上に記憶することになっているどんなデータ・セットでもよい。データ入力202は、当技術分野で知られているようにエラー訂正符号器204を使用して符号化される。エラー訂正符号器204の出力は、データ符号器206に提供され、このデータ符号器206は、例えばそのデータのLDPC符号化を実行することができる。データ符号器206の出力は、前処理回路208に提供され、この前処理回路208は、物理記憶媒体220に書き込むために出力をデジタル出力からアナログ出力へと満足に変換することができる。
物理記憶媒体220に前に書き込まれたデータは、その後、後処理回路222が取り出し、処理することができる。ある例では、後処理回路222は、物理記憶媒体220から取り出したアナログ・データ信号の増幅を行い、増幅したアナログ信号をデジタル信号に変換し、変換したデジタル信号を待ち行列検出/復号回路210に出力する。次いで、待ち行列検出/復号回路210は、処理の出力が収束する(すなわち、その出力が、データ符号器206によって符号化された元のデータを十分に表す)か、あるいは追加の処理を実行するための残りリソースが不足するまで、可変回数のデータ検出/復号処理を実行する。待ち行列検出/復号回路210は、自らの結果を出力としてエラー訂正復号器224に提供する。エラー訂正復号器224は、指定されたエラー訂正処理を実行して任意のエラーが残っているかどうかを判定し、エラーを検出した場合はそのエラーの訂正を試みる。エラー訂正処理が完了すると、エラー訂正復号器224は、データ出力226を提供する。典型的には、データ出力226は、物理記憶媒体220に書き込むために最初に提供されたデータ入力202に対応する。
図2bを参照すると、本発明の一部の実施形態に従って、待ち行列検出/復号回路211を含む伝送システム201が示されている。伝送システム201は、送信制御器231、送信機241、伝送チャネル251、受信機243および受信制御器233を含む。伝送チャネルは、RF伝送チャネルとすることができるが、これだけに限定されるものではない。本明細書で行う開示に基づいて、本発明の様々な実施形態に関連して使用することができる様々な伝送チャネルを当業者なら認めるであろう。送信制御器231は、例えば、リード・ソロモン符号器またはCRC符号器として実装することができるエラー訂正符号器を含む。同様に、受信制御器233は、エラー訂正符号器205に対応するエラー訂正復号器225を含む。したがって、エラー訂正復号器225は、例えばCRC復号器またはリード・ソロモン復号器とすることができる。前述の符号器および復号器は両方とも、符号化処理および復号処理を実行可能な当技術分野で知られている任意の回路またはシステムとすることができる。本明細書で行う開示に基づいて、本発明の様々な実施形態に関連して使用することができる様々なエラー訂正符号器/復号器の手法を当業者なら認めるであろう。
送信機241は、データ符号器245および前処理回路247を含む。一部の例では、データ符号器245は、LDPC符号器である。本明細書で行う開示に基づいて、本発明の様々な実施形態により実装することができる様々な符号化処理を当業者なら認めるであろう。前処理回路247には、当技術分野でよく知られている様々な前処理回路が含まれる。ある特定の例では、前処理回路247は、データ符号器245からのデジタル・データ・セットを、伝送チャネル251を介して送信するのに適した、対応するRF信号へと変換するように動作可能である。伝送チャネル251を介して転送されるデータ・セットは、受信機243の後処理回路244を使用して受け取られる。後処理回路244には、伝送チャネルからデータを受け取り、受け取ったデータをデータ検出/復号に準備するための、当技術分野でよく知られている様々な後処理回路が含まれる。
さらに、受信機243は、処理の可用性および/または収束に応じて、可変回数の検出/復号反復を実行可能な待ち行列検出/復号回路211を含む。このような待ち行列検出/復号回路211は、実行しなければならない反復回数を最小限にしながら、所与の入力に対して可変回数の反復を実行可能にする。この機能を実行するために、入力処理の完了は順不同でなされ、後の時点でそれらの結果を再度組み合わせることができる。
動作において、データ入力203が受け取られる。データ入力203は、伝送チャネル251を介して送信することになっているどんなデータ・セットでもよい。データ入力203は、当技術分野で知られているようにエラー訂正符号器205を使用して符号化される。エラー訂正符号器205の出力は、データ符号器245に提供され、このデータ符号器245は、例えばそのデータのLDPC符号化を実行することができる。データ符号器245の出力は、前処理回路247に提供され、この前処理回路247は、伝送チャネル251を介して送信するために出力をデジタル出力からアナログ出力へと満足に変換することができる。
伝送チャネル251を介して送信されるデータは、受信機243の後処理回路244が受け取り、処理する。ある例では、後処理回路244は、伝送チャネル251から取り出したアナログ・データ信号の増幅を行い、増幅したアナログ信号をデジタル信号に変換し、変換したデジタル信号を待ち行列検出/復号回路211に出力する。次いで、待ち行列検出/復号回路211は、処理の出力が収束する(すなわち、その出力が、データ符号器245によって符号化された元のデータを十分に表す)か、あるいは追加の処理を実行するための残りリソースが不足するまで、可変回数のデータ検出/復号処理を実行する。待ち行列検出/復号回路211は、自らの結果を出力としてエラー訂正復号器225に提供する。エラー訂正復号器225は、指定されたエラー訂正処理を実行して任意のエラーが残っているかどうかを判定し、エラーを検出した場合はそのエラーの訂正を試みる。エラー訂正処理が完了すると、エラー訂正復号器225は、データ出力227を提供する。典型的には、データ出力227は、伝送チャネル251を介して送信するために最初に提供されたデータ入力203に対応する。
図2a〜図2bには、待ち行列検出/復号回路および/または処理を適用することができる記憶システムおよび伝送システムが示されているが、本発明の様々な実施形態による待ち行列検出/復号回路を適用することができる様々なシステムがあることに留意すべきである。本明細書で行う開示に基づいて、本発明の様々な実施形態による待ち行列検出/復号回路および/または処理を使用することにより恩恵を受けることのできる様々なシステムを当業者なら認めるであろう。
図3aを参照すると、本発明の一部の実施形態に従って待ち行列検出/復号回路300の一実装形態が示されている。待ち行列検出/復号回路300は、チャネル検出器308に供給されるデータ入力304を含む。チャネル検出器308は、軟出力ビタビ・アルゴリズムSOVA検出器または最大事後確率MAP検出器を含むがこれだけに限定されない、当技術分野で知られている任意のタイプのチャネル検出器とすることができる。本明細書で行う開示に基づいて、本発明の様々な実施形態により使用することができる様々なチャネル検出器を当業者なら認めるであろう。さらに、データ入力304は、データ入力304から受け取ったいくつかのデータ・セットを保持するように設計された入力データ・バッファ312に提供される。入力データ・バッファ312のサイズは、十分なバッファリングを行うように選択することができ、これにより、以下でさらに十分に説明するように、データ入力304によるデータ・セット入力は、少なくともその同じデータ・セットの第1の反復処理が完了し、処理済みデータがピンポン・バッファ348(すなわち、待ち行列バッファ)で利用可能になるまで利用できるままでいる。入力データ・バッファ312は、それらのデータ・セットをチャネル検出器316に提供する。チャネル検出器308と同様に、チャネル検出器316は、SOVA検出器またはMAP検出器を含むがこれだけに限定されない、当技術分野で知られている任意のタイプのチャネル検出器とすることができる。この場合も、本明細書で行う開示に基づいて、本発明の様々な実施形態により使用することができる様々なチャネル検出器を当業者なら認めるであろう。
チャネル検出器308およびチャネル検出器316両方の出力が、多重化装置320を介してインタリーバ回路328に提供される。そのような出力は、例えば対数尤度比値とすることができる。インタリーバ回路328は、2組のピンポン・バッファ324、332を使用してチャネル検出器308の出力をインタリーブし、これとは別にチャネル検出器316の出力をインタリーブする。ピンポン・バッファ324のバッファの1個が、チャネル検出器308からの現在インタリーブ中のデータ・セットを保持しながら、ピンポン・バッファ324のもう1個のバッファが、チャネル検出器308からの出力の、前のインタリーブ処理の結果を保持してLDPC復号器336にアンロードする。同様に、ピンポン・バッファ332のバッファの1個が、チャネル検出器316からの現在インタリーブ中のデータ・セットを保持しながら、ピンポン・バッファ332のもう1個のバッファが、チャネル検出器316からの出力の、前のインタリーブ処理の結果を保持してLDPC復号器336にアンロードする。
LDPC復号器336は、1個または複数個のデータ・セットを同時に復号することができる。一例として、LDPC復号器336は、ピンポン・バッファ324からの1個のインタリーブ済みデータ・セット、またはピンポン・バッファ332からの1個のインタリーブ済みデータ・セットを復号し、あるいは、ピンポン・バッファ324およびピンポン・バッファ332からの各インタリーブ済みデータ・セットを同時に復号するように設計することができる。復号したデータは、硬判定出力340として提供され、および/またはピンポン・バッファ348を使用して復号済みデータをデインタリーブし、デインタリーブしたそのデータをチャネル検出器316への入力として提供するデインタリーバ回路344に提供される。ピンポン・バッファ348のバッファの1個が、現在デインタリーブ中の復号済みデータ・セットを保持しながら、ピンポン・バッファ348のもう1個のバッファが、前のデインタリーブ処理の結果を保持してチャネル検出器316にアンロードする。硬判定出力340をデインタリーブし、デインタリーブした結果を出力データ・バッファ360中に記憶する、デインタリーバ回路356に硬判定出力340が提供される。最終的に、デインタリーバ回路356が、出力データ・バッファ360中に記憶したデインタリーブ済みデータを、出力370として提供する。
動作において、第1のデータ・セットが、データ入力304によってチャネル検出器308に取り入れられる。チャネル検出器308は、自らのチャネル検出アルゴリズムを実行して硬出力および軟出力の両方を多重化装置320に提供する。硬判定データおよび軟判定データが、ピンポン・バッファ324の1個のバッファに書き込まれる。検出器の出力がバッファ中に書き込まれるのと同時に、インタリーバ328が、連続するデータ・セットを、インタリーバのアルゴリズム/マッピングに基づいて非連続的なメモリ/バッファ・アドレスに書き込むことにより、そのデータ・セットをインタリーブする。インタリーバ328が自らのインタリーブ処理を完了すると、インタリーブ済みデータをLDPC復号器336が復号する。データが収束する場合、LDPC復号器336が、自らの出力を硬判定出力340として出力データ・バッファ360に書き込み、その特定のデータ・セットの処理が完了する。あるいはデータが収束しない場合、LDPC復号器336が、自らの出力(軟出力および硬出力の両方)をピンポン・バッファ348に書き込む。以下でより詳細に説明するように、このスケジューリングは、この新しいデータ・セットを保持するための少なくとも1個の空のバッファがあることを保証し、この方策は、各データ入力が、少なくとも2回のグローバル反復(すなわち、検出器と復号器との対を2回通過すること)の可能性を確実に保証する。
ピンポン・バッファ348に書き込まれたデータは、チャネル検出器316に送り戻される。チャネル検出器316は、ピンポン・バッファ348の出力に対応するデータ・セットを入力データ・バッファ312から選択し、LDPC復号器336が生成してピンポン・バッファ348から送り戻された軟出力データに支援され、次のデータ検出を実行する。入力データ・バッファ312中に保たれたデータの、前に生成した軟データを使用することにより、チャネル検出器316は典型的に、後続のチャネル検出を、より高い精度で実行する。この、後続のチャネル検出の出力は、多重化装置320を介してインタリーバ328に渡される。このデータは、ピンポン・バッファ332の1個のバッファに書き込まれ、インタリーバ328がそのデータをインタリーブする。次いで、そのインタリーブ済みデータが、LDPC復号器336に渡され、このLDPC復号器336で2回目の復号が行われる。1回目の反復と同様に、データが収束したかどうか、またはデータを扱うのにピンポン・バッファ348中のスペースが不足しているかどうかに関して判定がなされる。その場合、LDPC復号器336が、自らの出力を硬判定出力340として出力データ・バッファ360に書き込み、その特定のデータ・セットの処理は完了する。あるいは、データが収束せず、ピンポン・バッファ348中に、追加のデータ・セットを受け取るための十分なバッファ・スペースがある場合、LDPC復号器336が自らの出力(軟出力および硬出力の両方)をピンポン・バッファ348に書き込み、そして3回目の通過のためにチャネル検出器316に送り戻される。第2の検出器および復号器からのデータ・セットがピンポン・バッファ348中に書き込まれた後に、少なくとも第1の検出器および復号器からのデータ・セット用の予約スペースを有することにより、ピンポン・バッファ348中に十分なスペースが定義される。
例として、データ入力304で第1のデータ・セットを与えることができ、データ入力304で与えられる後続のすべてのデータ・セットが1回目の通過(すなわち1回の反復)で収束する一方、第1のデータ・セットでは収束するのに複数回の反復が必要であることに留意すべきである。その場合、第1のデータ・セットを複数回処理(すなわち複数回反復)することができ、この処理は、出力データ・バッファ360中で利用可能なメモリ量によって制限される。出力データ・バッファ360が満杯になるか、順序付けられた1組の出力が利用可能な場合、第1のデータ・セットに対応する最新の硬判定出力が硬判定出力として提供され、デインタリーバ356が、第1の出力を第1の位置に置いてそれらの出力を並べ替える。これを終えると、出力データ・バッファ360は、出力370として追い出される。本発明の一部の実施形態では、デインタリーバ356は並べ替え機能を実行せず、出力データ・バッファ360は極めて限られたサイズを有する。そのような場合、1個のデータ・セットは非常に多くの回数処理(すなわち、多数回反復)することができると考えられ、この処理は、出力370の受け手がそのデータをどれだけの時間待とうとするかのみに限定される。別の例として、データ入力304として与えられたすべてのデータが、1回目の通過で収束する可能性もある。そのような場合、節電のために、チャネル検出器316、LDPC復号器336および/またはデインタリーバ344を節電モードにすることもできる。さらに別の例として、データ入力304で与えられたすべてのデータ・セットが1回目の通過(すなわち1回の反復)では収束しない可能性もある。そのような場合、すべてのデータ・セットが2回反復されることになる。密接に位置するかなりの数のデータ・セットが収束しない状況で、より多くの反復を容易にするピンポン・バッファ324、332および348中の追加スペースと共に、1個または複数個の追加のチャネル検出器を追加することができることにも留意すべきである。そのような場合、すべてのデータ・セットが、検出器の数と同じ反復回数復号されることを保証することができる。
本明細書で行う開示に基づいて、待ち行列検出/復号回路300は、当然のことながら、取り入れられたデータに応じて可変回数の検出/復号反復を実行できるようにする。さらに、一部の例では、待ち行列検出/復号回路300を使用することにより、かなりの節電を実現することもできる。またさらに一部の例では、より高速なLDPC復号器を実装することもでき、処理能力の向上を可能にし、かなりの第1反復データの収束が存在し、これらは複数反復を必ずしも必要としない。またさらに、LDPC復号器336の結果が順不同で報告されることを認めることにより、上流の処理は、下流の処理が完了するのを待つ必要がない。順不同結果の並べ替えは、待ち行列検出/復号回路300または出力370の下流の受け手が実行することができる。
図3bを参照すると、本発明の他の様々な実施形態に従って待ち行列検出/復号回路301の別の実装形態が示されている。待ち行列検出/復号回路301は、チャネル検出器309に供給されるデータ入力305を含む。チャネル検出器309は、軟出力ビタビ・アルゴリズムSOVA検出器または最大事後確率MAP検出器を含むがこれだけに限定されない、当技術分野で知られている任意のタイプのチャネル検出器とすることができる。本明細書で行う開示に基づいて、本発明の様々な実施形態により使用することができる様々なチャネル検出器を当業者なら認めるであろう。さらに、データ入力305は、データ入力305から受け取ったいくつかのデータ・セットを保持するように設計されたメモリ・バッファ313に提供される。メモリ・バッファ313のサイズは、十分なバッファリングを行うように選択することができ、これにより、以下でさらに十分に説明するように、データ入力305によるデータ・セット入力は、少なくともその同じデータ・セットの第1の反復処理が完了し、処理済みデータがピンポン・バッファ349で利用可能になるまで利用できるままでいる。メモリ・バッファ313は、それらのデータ・セットをチャネル検出器317に提供する。チャネル検出器309と同様に、チャネル検出器317は、SOVA検出器またはMAP検出器を含むがこれだけに限定されない、当技術分野で知られている任意のタイプのチャネル検出器とすることができる。この場合も、本明細書で行う開示に基づいて、本発明の様々な実施形態により使用することができる様々なチャネル検出器を当業者なら認めるであろう。
チャネル検出器309の出力が、インタリーバ回路392に提供され、チャネル検出器317の出力が、別のインタリーバ回路394に提供される。インタリーバ回路392は、ピンポン・バッファ396を使用してチャネル検出器309の出力をインタリーブし、インタリーバ回路394は、ピンポン・バッファ398を使用してチャネル検出器317の出力をインタリーブする。ピンポン・バッファ396のバッファの1個が、チャネル検出器309からの現在インタリーブ中のデータ・セットを保持しながら、ピンポン・バッファ396のもう1個のバッファが、チャネル検出器309からの出力の、前のインタリーブ処理の結果を保持して、多重化装置321を介してLDPC復号器337にアンロードする。同様に、ピンポン・バッファ398のバッファの1個が、チャネル検出器317からの現在インタリーブ中のデータ・セットを保持しながら、ピンポン・バッファ398のもう1個のバッファが、チャネル検出器317からの出力の、前のインタリーブ処理の結果を保持して、多重化装置321を介してLDPC復号器337にアンロードする。
LDPC復号器337は、1個または複数個のデータ・セットを同時に復号することができる。一例として、LDPC復号器337は、ピンポン・バッファ396からの1個のインタリーブ済みデータ・セットを復号し、ピンポン・バッファ398からの1個のインタリーブ済みデータ・セットを復号し、またはピンポン・バッファ396およびピンポン・バッファ398からの各インタリーブ済みデータ・セットを同時に復号するように設計することができる。復号したデータは、硬判定出力341として提供されるか、あるいはピンポン・バッファ349を使用して復号済みデータをデインタリーブし、デインタリーブしたそのデータをチャネル検出器317への入力として提供するデインタリーバ回路345に提供される。ピンポン・バッファ349のバッファの1個が、現在デインタリーブ中の復号済みデータ・セットを保持しながら、ピンポン・バッファ349のもう1個のバッファが、前のデインタリーブ処理の結果を保持してチャネル検出器317にアンロードする。硬判定出力341をデインタリーブし、デインタリーブした結果をいくつかのメモリ・バッファ361のうちの1個に記憶する、デインタリーバ回路357に硬判定出力341が提供される。最終的に、デインタリーバ回路357が、メモリ・バッファ361中に記憶したデインタリーブ済みデータを、出力371として提供する。
待ち行列検出/復号回路301は、待ち行列検出/復号回路300と同様に動作する。したがって、待ち行列検出/復号回路301は、取り入れられたデータに応じて可変回数の検出/復号反復を実行できるようにする。さらに、一部の例では、待ち行列検出/復号回路301を使用することにより、かなりの節電を実現することもできる。またさらに一部の例では、より高速なLDPC復号器を実装することもでき、処理能力の向上を可能にし、かなりの第1反復データの収束が存在し、これらは複数反復を必ずしも必要としない。またさらに、LDPC復号器337の結果が順不同で報告されることを認めることにより、上流の処理は、下流の処理が完了するのを待つ必要がない。順不同結果の並べ替えは、待ち行列検出/復号回路301または出力371の下流の受け手が実行することができる。
待ち行列検出/復号回路の2つの特定の実装形態を本明細書で開示したが、本発明の様々な実施形態により他のいくつかの改変形態も可能であることに留意されたい。例えば、各々がそれぞれのチャネル検出器に対応する、別々の復号器を実装することもできる。また、別の例として、ピンポン・バッファ349は、3個以上のデータ・セットを含むように設計することもできる。バッファ349中のデータ・セット領域のうちの1つは、第1の検出器および第1の復号器から届く新しいデータ・セットを保持するために常に予約されており、残りの領域は、復号が収束していないデータ・セットを保持するために使用する。バッファ349が満杯になると、バッファ中に最も長い間留まっていたデータ・セットを、たとえ復号後に収束しなくても、復号器から出力バッファに出力する必要がある。一部の例では、制御器は、第1の検出器が符号語の復号をスキップできることを判定する。本明細書で行う開示に基づいて、本発明の1つまたは複数の実施形態により可能とすることができる他の様々な修正形態を、当業者なら認めるであろう。
図3a〜図3bの回路は、複数の符号語の可変グローバル反復を可能にする待ち行列機能を提供し、グローバル反復は逐次検出/復号処理を含む。2回のグローバル反復の可能性が保証されているが、必須ではない。図3a〜図3bの回路によってサポートされた待ち行列システムでは、入力符号語を、Map4検出器および後続のLDPC復号器を使用してまず処理することができる。符号語が収束しない場合、その符号語の軟情報をLDPC軟出力(すなわち待ち行列バッファ)メモリ中に記憶することができ、次いで、待ち行列に入れられたこの符号語は、収束するか、待ち時間の制約またはメモリ不足のために出力として次へ伝える必要があるまで、第2の検出器およびLDPC復号器による次のグローバル反復で処理することができる。後続の処理は、次の状態のうちの少なくとも1つが保たれるまで継続する。状態とはすなわち、LDPC復号器が符号語を上手く復号する(すなわち、すべてのパリティ・チェックを満足する)、待ち行列メモリが満杯であり、待ち行列に入れられた先行符号語が新しく届く符号語に取って代わられる必要がある、および/または待ち行列に入れられた符号語が、最大待ち時間を超えてシステム内にある、状態である。最大待ち時間は、硬判定バッファ(すなわち出力バッファ)を利用する場合、硬判定バッファ(すなわち出力バッファ)のサイズ(符号語数で測られる)によって決まる。並べ替えバッファとして使用する場合、最も小さい意味のあるサイズは、2個の符号語を保持するのに十分なサイズである。LDPC復号が収束する前に、符号語が硬判定バッファ中へと押し出される場合に復号の失敗が発生する。
図4を参照すると、ハード・ディスク・ドライブでの実装に特に適用される、本発明の1つまたは複数の実施形態による待ち行列検出/復号回路301の例示的動作を示すタイミング図400が示されている。待ち行列検出/復号回路300を使用し、および他のシステム実装形態でも同様の例示的タイミングが実現可能である。この例示的な説明では、ピンポン・バッファ349が、3個の不良の符号語を保持するスペースを有すると仮定する。タイミング図400をたどると、一連のデータ・ビットが、チャネル検出器309に提供されている(403として示す)。受け取られた一連のデータ・ビットは、チャネル検出器309によって処理され、その出力が、ピンポン・バッファ396の1個のバッファ中にロードされる(405として示す)。インタリーバ392が、前述のバッファをLDPC復号器337にアンロードし(407として示す)、LDPC復号器337が、結果として得られた復号済み出力を提供する(413として示す)。同時に、後続の一連のデータ・ビットがチャネル検出器309に提供されており(409として示す)、チャネル検出器309は、この新しく受け取った一連のビットをピンポン・バッファ396のもう1個のバッファ中に処理する(411として示す)。この場合、LDPC復号器337の出力が収束しなかったと判定されており、したがってLDPC復号器337の出力が、チャネル検出器317への入力として供せられる、ピンポン・バッファ349の1個のバッファに書き込まれる(415として示す)。ピンポン・バッファ349からのデータ(415として示す)は、チャネル検出器317を介して処理され、チャネル検出器317の出力は、ピンポン・バッファ398の1個のバッファ中にロードされる(417として示す)。
同時に、インタリーバ392が、ピンポン・バッファ396をLDPC復号器337にアンロードし(419として示す)、LDPC復号器337が、結果として得られた復号済み出力を提供する(421として示す)。さらに、後続の一連のデータ・ビットがチャネル検出器309に提供されており(423として示す)、チャネル検出器309は、この新しく受け取った一連のビットをピンポン・バッファ396のもう1個のバッファ中に処理する(425として示す)。この場合も、LDPC復号器337の出力が収束せず、したがってLDPC復号器337の出力が、チャネル検出器317への入力として供せられるピンポン・バッファ349の1個のバッファに書き込まれる(427として示す)。ピンポン・バッファ349からのデータ(427として示す)は、チャネル検出器317を介して処理され、その出力は、ピンポン・バッファ398の1個のバッファ中にロードされる(429として示す)。次いで、第1のデータ・セット(403として示す)に対応するデータが、ピンポン・バッファ398から取り出され、LDPC復号器337を介して再処理される(431、433として示す)。この場合、LDPC復号器337は依然として収束せず、したがってLDPC復号器337の出力は、チャネル検出器317への入力として供せられる、ピンポン・バッファ349の1個のバッファに書き込まれる(435として示す)。次いで、このデータはピンポン・バッファ349から取り出され、チャネル検出器317を介して再処理される(437として示す)。
同時に、後続の一連のデータがチャネル検出器309を介して処理され、LDPC復号器337に与えられる(439、441、443、445として示す)。これら後続の一連のデータは、LDPC復号器337を介して処理され、その結果が収束しないので、その出力がピンポン・バッファ349に書き込まれる(467、469、475、477として示す)。次いで、第2のデータ・セット(409として示す)に対応するデータが、ピンポン・バッファ398から取り出され、LDPC復号器337を介して再処理される(461、463として示す)。この場合、LDPC復号器337が収束し、LDPC復号器337の出力が硬判定出力として書き込まれる(465として示す)。次いで、第4のデータ・セット(439として示す)に対応するデータが、ピンポン・バッファ396から取り出され、LDPC復号器337を介して処理される(467、469として示す)。その後、第1のデータ・セット(405として示す)に対応するデータが、ピンポン・バッファ398から取り出され、LDPC復号器337を介して再処理される(471、473として示す)。この場合もLDPC復号器337は再度収束しないが、ピンポン・バッファ349は、ピンポン・メモリ396から入ってくるデータ・セット(475、477として示す)用に1つスペースを予約する必要があり、したがって、待ち行列(ピンポン)バッファ349は満杯とみなされる。こうして、復号済み符号語(471、473として示す)は完了として指定され、システムから出力として報告される必要がある。そのように、第1のデータ・セット(405として示す)に対応する既存の硬判定出力が、硬判定出力(485として示す)として書き込まれる。
第1のデータ・セット(403として示す)に対応するデータの処理は、第2のデータ・セット(409として示す)に対応するデータの処理の後に終了したことに留意されたい。この順不同にデータ・セットを処理できる機能により、各データ・セットを、各データ・セットの特定の要求および利用可能なメモリ機能に対応して、複数回反復処理することが可能である。これは、待ち行列機能と呼ばれており、様々な処理的利点を提供する。タイミング図400のタイミングは例示的なものであり、与えられる特定のデータ・セットに応じて様々な異なる状況を実現することができることに留意すべきである。
タイミング図では、データ入力が受け取られた時間をセクタ時間(Ts)として示す。さらに、チャネル検出器317を介して処理するのに必要な時間をLvとして示す。符号語が待ち行列中で過ごす(例えば、ピンポン・バッファ349中に入れられ、待ち行列に入れられた他の符号語の処理から第2の検出器が利用できるようになるのを待つ)時間をQとして示し、特定のデータ入力に対して実行する反復回数をMとして示す。これらの変数に基づいて、後続の復号待ち時間を、およそ次式で得ることができる。
(2M+Q−(M>1?0.5:0))*Ts+Lv
上記のタイミングにおいて、待ち行列検出/復号回路は、入ってくる符号語がいつ取り入れられるのかを制御することはできない。復号器を共用するこの方式は、新しく受け取った符号語を復号するのに最低N1のローカル反復を割り当てることを含むことができ、N1はプログラム可能な値である。この復号の時間フレームは、次の符号語時間の終わりと調整される。符号語時間の前半(N2ローカル反復)は、第2の検出器からの軟情報を処理する(すなわち前に処理した符号語の後続のグローバル反復に取り組む)ために割り当てられる。後続のグローバル反復を待つピンポン・バッファからの符号語が、後続のグローバル反復(すなわちN2ローカル反復)が開始する前に収束する場合、復号器は、予測された開始時間よりも早く、新しく届く符号語の復号を直ちに開始する。これは、新しく届く符号語の>N1のローカル反復をもたらす。後続の1回または複数回のグローバル反復のために符号語が待ち行列に入っていない極端な例では、復号器は、新しく入ってくる符号語からの軟情報が処理用に利用できるようになるときに、その軟情報の処理を開始する。このようにして、復号器は、新しく検出された符号語を保持するピンポン・バッファが満たされ、検出器が今度は現在のピンポン・メモリに切り替えなければならないよりも遅れることなく、処理を終了する。
複数構成要素の符号化語がインタリーブされてより大きな符号語を形成する場合、インタリーブされた構成要素検出結果の復号は1つずつ行われる。このような場合、各復号語には、最大値に等しい復号時間が与えられることになる。特定の復号語が、割り当てられた復号時間よりも早く収束する場合、節約した時間を次の復号語の復号に使用することができる。このようにして、「優良」な符号語(すなわち、1回のグローバル反復後に収束する符号語)は、「不良」な符号語(すなわち、2回以上のグローバル反復を要求する符号語)よりも、復号に時間がかからない。復号語の復号用に割り当てられた時間を使い果たすか、復号語が収束すると、復号器からの外在的軟情報が待ち行列メモリ中に書き込まれる。この書込み処理は、後続の符号語の第1のローカル反復の間に果たすことができる。復号が収束する場合、収束した符号語に対応する硬判定が、硬判定バッファ・メモリ中に書き込まれる。あるいは、復号器の後の待ち行列中の符号語のうちの1個または複数個が収束しない場合、その符号語は、利用可能な結果が硬判定出力として報告される時点である最大復号遅延を超えるまで、さらなるグローバル反復のために待ち行列中に残る可能性もある。さらに、個々の符号語の復号収束を示す1個または複数個のフラグを維持することもでき、これにより、前に収束した符号語が次のグローバル反復に送り出されることはない。一部の例では、所与の符号語が、最終的に後続の符号語によって置換されるまで、待ち行列中で同じメモリ・スロットを常に占有することになる。
復号器の後の待ち行列が符号語全体の軟情報を有し、後続反復の検出器に関連するピンポン・メモリが、自らのピンポン・メモリ中に空のバッファを有する場合、後続反復の検出器は、先頭の待ち行列メモリ中に記憶されているその軟情報の処理を開始し、さらにその検出器の軟情報をピンポン・メモリ中の空のバッファ中に書き込む。そのピンポン・メモリが満杯であり、復号器が、初回通過の検出器に関連するピンポン・メモリからの新しい符号語の復号を開始しなければならない前に、待ち行列に入れられた符号語に対する少なくとも何回かのローカル反復のためのアイドル時間を有する場合、復号器は直ちにピンポン・メモリ中の符号語の処理を開始する。後続反復の検出器からの任意の符号語が後続の復号処理で収束しない場合で、待ち行列メモリが満杯であるか、または特定の符号語の待ち時間が定義済みの最大値を超える場合に硬判定が出力される。あるいは、収束しない符号語に関連する軟情報が、待ち行列中の元の場所に戻されてさらなるグローバル反復を待つ。
図5を参照すると、タイミング図500は、可変反復検出/復号処理を実行するための、本発明の一部の実施形態による方法を示す。流れ図500をたどると、データ入力が受け取られる(ブロック520)。このデータ入力は、磁気記憶媒体から受け取った一連のデータ・ビット、または伝送チャネルから受け取った一連のビットとすることができるが、これだけに限定されるものではない。本明細書で行う開示に基づいて、受け取ったデータ入力の様々なソースおよび形式を当業者なら認めるであろう。受け取ったデータのサンプルをバッファ中に記憶し、後続の処理のために保つ(ブロック525)。受け取ったデータに対してデータ検出処理を実行し(ブロック555)、検出したデータをインタリーブし(ブロック560)、インタリーブしたデータを復号する(ブロック565)。次いで、この復号処理が収束したかどうかを判定し(ブロック545)、このデータを再処理するための十分なバッファリングを利用できるかどうかを判定する(ブロック550)。
復号処理が収束するか(ブロック545)、あるいは利用できるバッファリングが不足している場合(ブロック550)、復号したデータをデインタリーブし(ブロック570)、バッファに記憶する(ブロック575)。バッファは、順不同で利用できるようになり得る様々な結果を含み、そのようなものとして、それらの様々な結果は、対応するデータ入力が最初に受け取られた順番を表すようにバッファ中で並べ替えられる(ブロック580)。次いで、バッファ中で完全なタイム・セットが利用できるかどうかを判定する(ステップ585)。完全なタイム・セットは、所与の時間にわたって受け取った入力に対応するすべての結果を含む。したがって、例えば、最初の結果が遅れる一方で後の結果が2個報告される場合、最初の結果が最終的にバッファ中で利用できるようになったときに、この3個の結果の完全なタイム・セットが存在する。本発明の一部の実施形態によると、これらの結果は順不同で受け手に報告されることに留意すべきである。そのような場合、結果を並べ替えるか、または完全なタイム・セットが利用できるかどうかを判定する必要はない。完全なタイム・セットを利用できる場合(ブロック585)、または順番に関係なくこれらの結果を受け取ったままの状態で報告する場合、1個または複数個の結果が受け手に出力される(ブロック590)。
あるいは、復号処理が収束しない場合(ブロック545)、かつ十分なバッファリングを利用できる場合(ブロック550)、検出/復号処理が繰り返される。詳細には、復号したデータをデインタリーブし(ブロック505)、結果として得られるデインタリーブしたデータをバッファ中に記憶する(ブロック510)。データ検出器が利用可能になったときに、デインタリーブしたデータを、対応するデータ入力のサンプルと調整する(ブロック515)。デインタリーブしたデータおよび対応するサンプル・データ入力をデータ検出器に提供し、データ検出器で、最初に記憶したサンプル・データ入力(ブロック525)に対して、同じデータ入力の先行処理(ブロック555、560、565、545、550、505、510、515)で形成した軟入力を使用して、後続のデータ検出を実行する(ブロック530)。データ検出処理の結果をインタリーブし(ブロック535)、インタリーブしたデータを復号する(ブロック540)。この時点で、データ検出/復号処理を繰り返す(ブロック505、510、515、530、535、540)かどうか、または結果を報告する(ブロック570、575、580、585、590)かどうか、を判定する。
結論として、本発明は、反復データ復号および/または検出を実行するための新規のシステム、装置、方法および構成を提供する。本発明の1つまたは複数の実施形態についての詳細な説明を上記に示してきたが、本発明の精神から逸脱することなく、様々な代替策、変更および均等物が当業者には明らかになるであろう。例えば、本発明の1つまたは複数の実施形態を、例えば、テープ記憶システム、光ディスク・ドライブ、無線システムおよびデジタル加入者線システムなど、様々なデータ記憶システムおよびデジタル通信システムに適用することができる。したがって、上記の説明は、添付の特許請求の範囲で定義する本発明の範囲を限定するものとして解釈すべきでない。

Claims (19)

  1. 入力データ・セットに対して1回目のデータ検出を実行するように動作可能な第1の検出器と、
    第2の検出器と、
    前記第1の検出器からの出力の導出および前記第2の検出器からの出力の導出を受け取るように動作可能な復号器と、
    前記入力データ・セットに対応する前記復号器の出力を記憶する待ち行列バッファとを含み、
    前記第2の検出器は、前記復号器の前記出力が収束しない場合にのみ、前記復号器の前記出力を使用して前記入力データ・セットに対する2回目のデータ検出を実行するように動作可能であり、前記2回目が前記1回目の後になされる
    収束判定に少なくとも部分的に基づいて、前記第2の検出器を使用した後続処理のために前記復号済みデータ・セットを提供する
    ことを特徴とする可変反復データ処理システム。
  2. 前記復号器の前記出力が硬出力および軟出力の両方を含み、前記軟出力が前記待ち行列バッファを介して前記第2の検出器に提供される、請求項1に記載のシステム。
  3. 前記復号器の前記出力が収束するたびに前記硬出力を記憶する出力データ・バッファをさらに含む、請求項2に記載のシステム。
  4. 前記入力データ・セットが、第1の入力データ・セットであり、前記復号器出力が、前記第1の入力データ・セットに対応する第1の復号器出力であり、前記復号器が、第2の入力データ・セットに対応する第2の復号器出力を提供し、前記出力データ・バッファが、前記第2の復号器出力に関連して前記第1の復号器出力を順序付けるように動作可能である、請求項3に記載のシステム。
  5. 少なくとも前記2回目と前記1回目との間の差異に対応する時間、前記入力データ・セットを記憶する入力データ・バッファをさらに含み、前記入力データ・バッファから前記第2の検出器に前記入力データ・セットが提供される、請求項1に記載のシステム。
  6. 前記システムが、前記第1の検出器からの前記出力をインタリーブし、その結果を前記第1の検出器からの前記出力の前記導出として提供するインタリーバをさらに含む、請求項1に記載のシステム。
  7. 前記インタリーバが、前記第2の検出器からの前記出力をさらにインタリーブし、その結果を前記第2の検出器からの前記出力の前記導出として提供する、請求項6に記載のシステム。
  8. 前記入力データ・セットが、第1の入力データ・セットであり、前記第1の検出器が、第2の入力データ・セットに対して3回目のデータ検出を実行するように動作可能であり、前記復号器が、前記第2の入力データ・セットに対応する前記第1の検出器からの前記出力の導出を受け取るように動作可能であり、前記待ち行列バッファが、前記第1の入力データ・セットに対応する前記復号器の前記出力を、前記第2の入力データ・セットに対応する前記復号器の出力で上書きするように動作可能である、請求項1に記載のシステム。
  9. たとえ前記第1の入力データ・セットに対応する前記復号器の前記出力が収束しない場合にも、前記第1の入力データ・セットに対応する前記復号器の前記出力を出力データ・バッファに書き込む、請求項8に記載のシステム。
  10. 前記第2の検出器は、前記復号器の前記出力が収束しない場合にのみ、前記第2の入力データ・セットに対応する前記復号器の前記出力を使用して前記第2の入力データ・セットに対する4回目のデータ検出を実行するように動作可能であり、前記2回目が前記1回目の後になされる、請求項8に記載のシステム。
  11. 前記システムが、記憶装置および通信装置からなる集まりから選択された装置に組み込まれる、請求項1に記載のシステム。
  12. データ入力を処理するための方法であって、
    第1の検出器および第2の検出器を備えることと、
    検出済みデータ・セットを生成する、前記第1の検出器を使用した入力データ・セットに対するデータ検出を実行することと、
    インタリーブ済みデータ・セットを生成する、前記検出済みデータ・セットをインタリーブすることと、
    復号済みデータ・セットを生成する、前記インタリーブ済みデータ・セットを復号することと、
    前記復号済みデータ・セットが収束したかどうかを判定することと、
    前記収束判定に少なくとも部分的に基づいて、前記第2の検出器を使用した後続処理のために前記復号済みデータ・セットを提供することと
    前記第2の検出器を使用した後続処理のために前記復号済みデータ・セットを提供することが、前記復号済みデータ・セットを待ち行列バッファに書き込むことを特徴とすることを含む方法。
  13. 前記第2の検出器を使用した後続処理のために前記復号済みデータ・セットを提供することが、前記復号済みデータ・セットを待ち行列バッファにデインタリーブすることを含む、請求項12に記載の方法。
  14. 前記復号済みデータ・セットを前記待ち行列バッファに書き込むときに、前記待ち行列バッファが満杯になり、たとえ復号済みデータ・セットが収束しない場合にも、前記第2の検出器パスからの前記復号済みデータ・セットを硬判定バッファに出力する、請求項12に記載の方法。
  15. 前記符号語が収束せず、前記前の復号済みデータ・セットが、前記復号器を通って少なくとも2回処理された、請求項14に記載の方法。
  16. 前の復号済みデータ・セットが収束したかどうかを判定することと、
    前記前の復号済みデータ・セットの前記収束判定に少なくとも部分的に基づいて、前記前の復号済みデータ・セットを出力バッファに提供することと
    をさらに含む、請求項12に記載の方法。
  17. 前記出力データ・バッファが、他の復号済みデータ・セットに関連して前記前の復号済みデータ・セットを順序付けるように動作可能である、請求項16に記載の方法。
  18. 前記データ検出が第1のデータ検出であり、前記検出済みデータ・セットが第1の検出済みデータ・セットである方法であって、
    前記入力データ・セットを記憶することと、
    デインタリーブ済みデータ・セットを生成する、前記復号済みデータ・セットをデインタリーブすることと、
    前記復号済みデータ・セットを前記記憶済み入力データ・セットと調整することと、
    第2の検出済みデータ・セットを生成する、前記第2の検出器を使用した前記記憶済み入力データ・セットおよび前記デインタリーブ済みデータ・セットに対する第2のデータ検出を実行することと
    をさらに含む、請求項12に記載の方法。
  19. 第1の入力データ・セットに対して1回目の、および第2の入力データ・セットに対して2回目のデータ検出を実行するように動作可能な第1の検出器と、
    第2の検出器と、
    前記第1のデータ・セットに対応する前記第1の検出器からの出力の導出、前記第2のデータ・セットに対応する前記第1の検出器からの出力、および前記第2の検出器からの出力の導出を受け取るように動作可能な復号器と、
    前記第2の入力データ・セットに対応する前記復号器の前記出力を受け取った後で、前記第1の入力データ・セットに対応する前記復号器の前記出力を受け取り、前記第2の復号器出力に関連して前記第1の復号器出力を順序付けるように動作可能な出力データ・バッファとを備え、
    前記第2の検出器は、前記復号器の前記出力が収束しない場合にのみ、前記第1の入力データ・セットに対応する前記復号器の前記出力を使用して前記第1の入力データ・セットに対する3回目のデータ検出を実行するように動作可能であり、
    前記3回目が前記1回目および前記2回目の後になされ、収束判定に少なくとも部分的に基づいて、前記第2の検出器を使用した後続処理のために前記復号済みデータ・セットを提供することを特徴とするデータ処理回路。
JP2009107302A 2008-05-02 2009-04-27 待ち行列ベースのデータ検出および復号のシステムおよび方法 Expired - Fee Related JP5384187B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/114,462 US8245104B2 (en) 2008-05-02 2008-05-02 Systems and methods for queue based data detection and decoding
US12/114,462 2008-05-02

Publications (2)

Publication Number Publication Date
JP2009273123A JP2009273123A (ja) 2009-11-19
JP5384187B2 true JP5384187B2 (ja) 2014-01-08

Family

ID=40674230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107302A Expired - Fee Related JP5384187B2 (ja) 2008-05-02 2009-04-27 待ち行列ベースのデータ検出および復号のシステムおよび方法

Country Status (6)

Country Link
US (2) US8245104B2 (ja)
EP (1) EP2114014B1 (ja)
JP (1) JP5384187B2 (ja)
KR (1) KR101629008B1 (ja)
CN (1) CN101572553B (ja)
TW (1) TWI488445B (ja)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418023B2 (en) * 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
EP2258065B1 (en) * 2008-02-05 2017-01-11 Telefonaktiebolaget LM Ericsson (publ) A method and system for stopping execution of a turbo decoder
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
JP5276173B2 (ja) * 2008-08-15 2013-08-28 エルエスアイ コーポレーション ニア・コードワードのromリスト復号
US8161345B2 (en) 2008-10-29 2012-04-17 Agere Systems Inc. LDPC decoders using fixed and adjustable permutators
US9356623B2 (en) 2008-11-26 2016-05-31 Avago Technologies General Ip (Singapore) Pte. Ltd. LDPC decoder variable node units having fewer adder stages
US8621312B2 (en) * 2009-01-16 2013-12-31 Intel Corporation Transceiver that serves LDPC codewords for decoding including clock cycle budgeting based on block transmission length
EP2340507A4 (en) 2009-03-05 2012-05-30 Lsi Corp IMPROVED TURBO COMPENSATION PROCESS FOR ITERATIVE DECODER
JP2010212934A (ja) * 2009-03-10 2010-09-24 Toshiba Corp 半導体装置
US8347155B2 (en) * 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
WO2010123493A1 (en) 2009-04-21 2010-10-28 Agere Systems, Inc. Error-floor mitigation of codes using write verification
US8578256B2 (en) * 2009-04-22 2013-11-05 Agere Systems Llc Low-latency decoder
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8625474B2 (en) * 2009-09-09 2014-01-07 Qualcomm Incorporated System and method for the simultaneous reception of FLO and FLO-EV data
US8677209B2 (en) * 2009-11-19 2014-03-18 Lsi Corporation Subwords coding using different encoding/decoding matrices
US8352847B2 (en) * 2009-12-02 2013-01-08 Lsi Corporation Matrix vector multiplication for error-correction encoding and the like
US8743936B2 (en) 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8464142B2 (en) 2010-04-23 2013-06-11 Lsi Corporation Error-correction decoder employing extrinsic message averaging
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8499226B2 (en) 2010-06-29 2013-07-30 Lsi Corporation Multi-mode layered decoding
US8458555B2 (en) 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US8504900B2 (en) 2010-07-02 2013-08-06 Lsi Corporation On-line discovery and filtering of trapping sets
US8621289B2 (en) 2010-07-14 2013-12-31 Lsi Corporation Local and global interleaving/de-interleaving on values in an information word
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) * 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) * 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8768990B2 (en) 2011-11-11 2014-07-01 Lsi Corporation Reconfigurable cyclic shifter arrangement
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
KR101968746B1 (ko) * 2011-12-30 2019-04-15 삼성전자주식회사 저장 장치로부터 데이터를 읽는 읽기 방법, 에러 정정 장치, 그리고 에러 정정 코드 디코더를 포함하는 저장 시스템
US8826105B2 (en) * 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer
US8797670B2 (en) * 2012-06-19 2014-08-05 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743498B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
US8743500B2 (en) * 2012-06-19 2014-06-03 International Business Machines Corporation Adaptive soft-output detector for magnetic tape read channels
JP2014017734A (ja) * 2012-07-10 2014-01-30 Toshiba Corp 受信機及び受信方法
US8972832B2 (en) * 2012-09-04 2015-03-03 Lsi Corporation Optimized scheme and architecture of hard drive queue design
US20140082450A1 (en) * 2012-09-17 2014-03-20 Lsi Corp. Systems and Methods for Efficient Transfer in Iterative Processing
US9219504B2 (en) * 2012-10-29 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. LEH memory module architecture design in the multi-level LDPC coded iterative system
RU2012146685A (ru) 2012-11-01 2014-05-10 ЭлЭсАй Корпорейшн База данных наборов-ловушек для декодера на основе разреженного контроля четности
US9298369B2 (en) * 2013-02-14 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Modify priority of dataset based on number of times the data set is processed by both a data detector circuit and a data decoder circuit
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9362954B1 (en) * 2013-03-15 2016-06-07 Seagate Technology Llc Digital communications channel
US9274889B2 (en) * 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
EP2819310A1 (en) * 2013-06-26 2014-12-31 Alcatel Lucent Iterative error decoder with cascaded decoding blocks and a feedback decoding block
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9384778B2 (en) 2014-03-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte Ltd. Online iteration resource allocation for large sector format drive
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9525514B2 (en) * 2015-01-26 2016-12-20 Mitsubishi Electric Research Laboratories, Inc. System and method for decoding block of data received over communication channel
US9785504B2 (en) * 2015-11-23 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for overlapping parity sectors
US10075192B2 (en) * 2016-05-09 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing with folded parity sector
CN111162794B (zh) * 2018-11-08 2023-10-20 北京忆芯科技有限公司 译码数据缓存方法和译码器
CN113239655B (zh) * 2020-05-21 2024-06-28 台湾积体电路制造股份有限公司 半导体电路的约束确定***和方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443721A (ja) 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd ディジタル信号復号装置
US5612964A (en) 1991-04-08 1997-03-18 Haraszti; Tegze P. High performance, fault tolerant orthogonal shuffle memory and method
CA2067669C (en) 1991-04-30 1997-10-28 Akihisa Ushirokawa Method and apparatus of estimating data sequence transmitted using viterbi algorithm
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5311087A (en) 1991-07-12 1994-05-10 Pioneer Electronic Corporation Noise removing circuit
US5392299A (en) 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
US5513192A (en) 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
EP0631277A3 (en) 1993-06-22 1995-02-22 Quantum Corp Data sector format without identity code and data control unit for disk drive.
AU665716B2 (en) * 1993-07-05 1996-01-11 Mitsubishi Denki Kabushiki Kaisha A transmitter for encoding error correction codes and a receiver for decoding error correction codes on a transmission frame
ZA947317B (en) 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
US5523903A (en) 1993-12-23 1996-06-04 International Business Machines Corporation Sector architecture for fixed block disk drive
US5550870A (en) 1994-03-02 1996-08-27 Lucent Technologies Inc. Viterbi processor
JPH07245635A (ja) 1994-03-04 1995-09-19 Sony Corp 信号点マッピング方法および信号点検出方法
US5471500A (en) 1994-03-08 1995-11-28 At&T Ipm Corp. Soft symbol decoding
EP0677967A3 (en) 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
US5666513A (en) * 1996-01-05 1997-09-09 Unisys Corporation Automatic reconfiguration of multiple-way cache system allowing uninterrupted continuing processor operation
JPH09232973A (ja) 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
SG52990A1 (en) 1996-07-09 1998-09-28 Ibm Improvements to radial self-propagation pattern generation for disk file servowriting
US5802118A (en) 1996-07-29 1998-09-01 Cirrus Logic, Inc. Sub-sampled discrete time read channel for computer storage systems
JP3310185B2 (ja) 1996-11-21 2002-07-29 松下電器産業株式会社 誤り訂正装置
US6377610B1 (en) 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
US6671404B1 (en) 1997-02-14 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for recognizing patterns
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
KR100484127B1 (ko) 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
US6005897A (en) 1997-12-16 1999-12-21 Mccallister; Ronald D. Data communication system and method therefor
JP3900637B2 (ja) 1997-12-19 2007-04-04 ソニー株式会社 ビタビ復号装置
JP2912323B1 (ja) 1998-01-29 1999-06-28 日本放送協会 デジタルデータの受信装置
US6145110A (en) 1998-06-22 2000-11-07 Ericsson Inc. Digital data decoder that derives codeword estimates from soft data
KR100277764B1 (ko) 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6381726B1 (en) 1999-01-04 2002-04-30 Maxtor Corporation Architecture for soft decision decoding of linear block error correcting codes
US6216249B1 (en) 1999-03-03 2001-04-10 Cirrus Logic, Inc. Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US6216251B1 (en) 1999-04-30 2001-04-10 Motorola Inc On-chip error detection and correction system for an embedded non-volatile memory array and method of operation
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
SE516157C2 (sv) 1999-05-28 2001-11-26 Ericsson Telefon Ab L M Rättning av statiska fel i en AD-omvandlare
US6351832B1 (en) 1999-05-28 2002-02-26 Lucent Technologies Inc. Turbo code symbol interleaver
US6473878B1 (en) 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
JP3407703B2 (ja) * 1999-09-29 2003-05-19 日本電気株式会社 データ通信方法及びデータ通信システム
DE10085214T1 (de) 1999-11-22 2002-10-31 Seagate Technology Llc Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
FI111888B (fi) 2000-02-25 2003-09-30 Nokia Corp Mukautuva menetelmä ja järjestelmä vähittäisen redundanssin toteuttamiseksi vastaanotossa
JP2001274698A (ja) 2000-03-24 2001-10-05 Sony Corp 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US6757862B1 (en) 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
JP4324316B2 (ja) 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
WO2002078196A1 (en) 2001-03-22 2002-10-03 University Of Florida Method and coding means for error-correction utilizing concatenated parity and turbo codes
US7236757B2 (en) 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US7295623B2 (en) 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US20030112896A1 (en) 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US6904084B2 (en) 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
US7073118B2 (en) 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
US7173783B1 (en) 2001-09-21 2007-02-06 Maxtor Corporation Media noise optimized detector for magnetic recording
US6731442B2 (en) 2001-10-02 2004-05-04 Seagate Technologies Llc Method and apparatus for detecting media defects
JP3759711B2 (ja) 2001-11-09 2006-03-29 富士通株式会社 磁気ディスクシステム
US6986098B2 (en) 2001-11-20 2006-01-10 Lsi Logic Corporation Method of reducing miscorrections in a post-processor using column parity checks
EP1449338A1 (en) 2001-11-21 2004-08-25 Koninklijke Philips Electronics N.V. Adaptive equalizer operating at a sampling rate asynchronous to the data rate
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
ES2381012T3 (es) 2002-07-03 2012-05-22 Dtvg Licensing, Inc Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC)
JP2004080210A (ja) 2002-08-13 2004-03-11 Fujitsu Ltd デジタルフィルタ
US7113356B1 (en) 2002-09-10 2006-09-26 Marvell International Ltd. Method for checking the quality of servo gray codes
US6785863B2 (en) 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
JP4118127B2 (ja) 2002-11-14 2008-07-16 システムエルエスアイ株式会社 データの復号方法およびそれを用いたディスク装置
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US7047474B2 (en) 2002-12-23 2006-05-16 Do-Jun Rhee Decoding concatenated codes via parity bit recycling
US7505537B1 (en) 2003-03-25 2009-03-17 Marvell International Ltd. System and method for controlling gain and timing phase in a presence of a first least mean square filter using a second adaptive filter
US7117427B2 (en) 2003-07-09 2006-10-03 Texas Instruments Incorporated Reduced complexity decoding for trellis coded modulation
JP4095504B2 (ja) 2003-07-31 2008-06-04 株式会社東芝 ディスク記憶装置及びシンクマーク書込み方法
US7313750B1 (en) 2003-08-06 2007-12-25 Ralink Technology, Inc. Efficient soft decision demapper to minimize viterbi decoder complexity
KR100510549B1 (ko) 2003-09-26 2005-08-26 삼성전자주식회사 코채널 간섭을 검출하고 경감시키는 디지털 비디오 방송수신기의 채널 상태 평가 장치 및 그 방법
US7133228B2 (en) 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
DE602004011445T2 (de) 2003-11-03 2009-01-15 Broadcom Corp., Irvine FEC-Dekodierung mit dynamischen Parametern
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7958425B2 (en) 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
US7673213B2 (en) 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
AU2005201005A1 (en) 2004-03-05 2005-09-22 General Dynamics C4 Systems, Inc A method and system for capacity analysis for on the move adhoc wireless packet-switched networks
US7415651B2 (en) 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
KR101208546B1 (ko) 2004-08-09 2012-12-05 엘지전자 주식회사 저밀도 패리티 체크 행렬을 이용한 부호화 및 복호화 방법
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US20060123285A1 (en) 2004-11-16 2006-06-08 De Araujo Daniel F Dynamic threshold scaling in a communication system
US7646829B2 (en) 2004-12-23 2010-01-12 Agere Systems, Inc. Composite data detector and a method for detecting data
US7779325B2 (en) 2005-01-24 2010-08-17 Agere Systems Inc. Data detection and decoding system and method
US7213767B2 (en) 2005-02-23 2007-05-08 Sdgi Holding, Inc. Sleeve-type RFID tag
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US7889823B2 (en) 2005-03-03 2011-02-15 Seagate Technology Llc Timing recovery in a parallel channel communication system
US7370258B2 (en) 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7587657B2 (en) 2005-04-29 2009-09-08 Agere Systems Inc. Method and apparatus for iterative error-erasure decoding
KR100629509B1 (ko) 2005-05-16 2006-09-28 삼성전자주식회사 광디스크에서 독출된 신호의 신호대 잡음비 측정 장치 및그 방법
US7502982B2 (en) 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
JP2006352218A (ja) * 2005-06-13 2006-12-28 Nagaoka Univ Of Technology ターボ等化システム及び受信機
US7802172B2 (en) 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength
US20070047635A1 (en) 2005-08-24 2007-03-01 Stojanovic Vladimir M Signaling system with data correlation detection
US7394608B2 (en) 2005-08-26 2008-07-01 International Business Machines Corporation Read channel apparatus for asynchronous sampling and synchronous equalization
US7861131B1 (en) * 2005-09-01 2010-12-28 Marvell International Ltd. Tensor product codes containing an iterative code
JP4356670B2 (ja) 2005-09-12 2009-11-04 ソニー株式会社 雑音低減装置及び雑音低減方法並びに雑音低減プログラムとその電子機器用収音装置
US7523375B2 (en) 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7590927B1 (en) 2005-11-14 2009-09-15 Link —A—Media Devices Corporation Soft output viterbi detector with error event output
US7929597B2 (en) 2005-11-15 2011-04-19 Qualcomm Incorporated Equalizer for a receiver in a wireless communication system
US7712008B2 (en) 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
JP2007214783A (ja) * 2006-02-08 2007-08-23 Kddi Corp 送信装置、受信装置及び伝送方法
US7752523B1 (en) 2006-02-13 2010-07-06 Marvell International Ltd. Reduced-complexity decoding of parity check codes
US7808956B2 (en) 2006-03-31 2010-10-05 Motorola, Inc. Dynamic, adaptive power control for a half-duplex wireless communication system
US7802163B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7801200B2 (en) 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
KR101037243B1 (ko) * 2006-08-02 2011-05-26 후지쯔 가부시끼가이샤 수신 장치 및 그 복호 방법
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US20080049825A1 (en) 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US8705752B2 (en) 2006-09-20 2014-04-22 Broadcom Corporation Low frequency noise reduction circuit architecture for communications applications
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
FR2909499B1 (fr) 2006-12-01 2009-01-16 Commissariat Energie Atomique Procede et dispositif de decodage pour codes ldpc, et appareil de communication comprenant un tel dispositif
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US20100185914A1 (en) 2007-09-28 2010-07-22 Weijun Tan Systems and Methods for Reduced Complexity Data Processing
WO2009045203A1 (en) 2007-10-01 2009-04-09 Agere Systems Inc. Systems and methods for media defect detection
US8711984B2 (en) 2008-01-22 2014-04-29 Agere Systems Llc Methods and apparatus for map detection with reduced complexity
US8161348B2 (en) 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8095855B2 (en) 2008-03-17 2012-01-10 Agere Systems Inc. Systems and methods for regenerating data from a defective medium
US8161357B2 (en) 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US7872978B1 (en) 2008-04-18 2011-01-18 Link—A—Media Devices Corporation Obtaining parameters for minimizing an error event probability
US8599973B2 (en) 2008-04-30 2013-12-03 HGST Netherlands B.V. Detection of synchronization mark from output of matched filter upstream of Viterbi detector
US8176399B2 (en) * 2008-05-02 2012-05-08 Lsi Corporation Using short burst error detector in a queue-based system
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
JP5173021B2 (ja) 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
JP5276173B2 (ja) 2008-08-15 2013-08-28 エルエスアイ コーポレーション ニア・コードワードのromリスト復号
US8660220B2 (en) 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
KR20110086504A (ko) 2008-11-20 2011-07-28 엘에스아이 코포레이션 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8683306B2 (en) 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling

Also Published As

Publication number Publication date
CN101572553B (zh) 2015-05-13
EP2114014A3 (en) 2011-12-14
KR101629008B1 (ko) 2016-06-09
KR20090115677A (ko) 2009-11-05
US8245104B2 (en) 2012-08-14
US8468418B2 (en) 2013-06-18
TW201004155A (en) 2010-01-16
US20120284585A1 (en) 2012-11-08
TWI488445B (zh) 2015-06-11
US20090273492A1 (en) 2009-11-05
EP2114014B1 (en) 2014-06-18
EP2114014A2 (en) 2009-11-04
CN101572553A (zh) 2009-11-04
JP2009273123A (ja) 2009-11-19

Similar Documents

Publication Publication Date Title
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
US8245120B2 (en) Power reduced queue based data detection and decoding systems and methods for using such
US8443267B2 (en) Systems and methods for hard decision assisted decoding
US8418019B2 (en) Systems and methods for dynamic scaling in a data decoding system
US8578253B2 (en) Systems and methods for updating detector parameters in a data processing circuit
US8773790B2 (en) Systems and methods for dynamic scaling in a read data processing system
US8688873B2 (en) Systems and methods for monitoring out of order data decoding
US8854754B2 (en) Systems and methods for local iteration adjustment
US8312343B2 (en) Systems and methods for re-using decoding parity in a detector circuit
US8402348B1 (en) Systems and methods for variable data processing using a central queue
US8381074B1 (en) Systems and methods for utilizing a centralized queue based data processing circuit
WO2002001730A1 (fr) Décodeur turbo, station de base amrc équipé d'un tel décodeur, et procédé de décodage turbo

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees