CN101908542B - 半导体器件及其制造方法以及固态摄像元件 - Google Patents

半导体器件及其制造方法以及固态摄像元件 Download PDF

Info

Publication number
CN101908542B
CN101908542B CN2010101904927A CN201010190492A CN101908542B CN 101908542 B CN101908542 B CN 101908542B CN 2010101904927 A CN2010101904927 A CN 2010101904927A CN 201010190492 A CN201010190492 A CN 201010190492A CN 101908542 B CN101908542 B CN 101908542B
Authority
CN
China
Prior art keywords
conduction type
type
mos transistor
raceway groove
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101904927A
Other languages
English (en)
Other versions
CN101908542A (zh
Inventor
万田周治
高桥洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101908542A publication Critical patent/CN101908542A/zh
Application granted granted Critical
Publication of CN101908542B publication Critical patent/CN101908542B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了半导体器件及其制造方法以及固态摄像元件。这里公开了一种半导体器件，其包括具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有所述第一导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管，所述半导体器件包括形成在具有所述第一导电类型的沟道的所述竖直MOS晶体管的下方或上方的除晶体管之外的其他电路元件。

Description

半导体器件及其制造方法以及固态摄像元件
技术领域
本申请涉及包含了具有埋入半导体衬底中的栅电极和栅极绝缘膜的竖直型金属氧化物半导体(MOS)晶体管的半导体器件及其制造方法。此外，本发明涉及在像素部分中包括竖直型MOS晶体管的固态摄像元件。
背景技术
在固态摄像元件中，为增强灵敏度而提高了电路的集成度，并且因此提出了各种类型的用于确保光电二极管的面积的技术。
例如，提出了一种其中在硅衬底背面侧上的光电二极管上形成沟槽，并且在沟槽的内部设置转移栅极，从而在沟槽中形成了竖直型MOS晶体管的结构。该技术例如在日本专利公报No.2005-223084中描述。
在形成在沟槽中的竖直型MOS晶体管中，栅电极的电极材料埋在由栅极绝缘膜覆盖的沟槽中。因此，沟槽的侧壁部分和底部表面部分构成了沟道部分。
通过这种结构，因为相比于光电二极管和转移栅极分别形成在硅衬底的前表面那一侧上的结构，可以增大光电二极管的面积，所以可以增强灵敏度。
发明内容
具有包含了作为转移栅极的栅极的竖直型MOS晶体管的固态摄像元件具有以下结构：其中竖直型MOS晶体管和像素部分中的、每个构造为普通平面型MOS晶体管的形式的MOS晶体管(放大MOS晶体管，选择MOS晶体管和复位MOS晶体管)以及逻辑部分中的MOS晶体管被嵌入。因为这个原因，电极形成过程变得复杂。
在对仅由平面型MOS晶体管组成的现有固态摄像元件的制造过程中，在形成单个多晶硅层之后，使用各自的光掩模(每个都应用了光刻工艺)来执行图案化和离子注入，从而彼此分别地形成了NMOS部分的电极和PMOS部分的电极。这就是说，可以以此方式采用简单的制造过程。
然而，在具有竖直型MOS晶体管的固态摄像元件中，在期望形成竖直型MOS晶体管的具有埋入沟槽中几微米深度的电极层时，因为沟槽形成得很深，所以通过使用离子注入过程引入到电极层中的杂质离子不扩散到竖直孔的底部。
由于这个原因，上面描述的简单制造处理(通过该处理，使用光刻处理和离子注入处理而彼此分别形成NMOS部分的电极和PMOS部分的电极)，不应用到具有竖直型MOS晶体管的固态摄像元件。
然后，人们希望在形成电极层的同时将杂质引入到电极层，而不是在形成电极层之后通过使用离子注入引入杂质。以这种方式形成竖直型MOS晶体管的电极层，由此即使在具有竖直型MOS晶体管的固态摄像元件中，也变得有可能彼此分别形成NMOS部分的电极和PMOS部分的电极。
参照图5A到图5H，将说明一种在形成电极层的同时将杂质引入电极层时，以此方式制造具有竖直型MOS晶体管的固态摄像元件的方法。在这种情况下，假设有深度1μm并且直径0.2μm的圆柱状竖直型MOS晶体管。
如图5A所示，在将竖直孔形成在硅衬底101中之后，将栅极绝缘膜102形成在硅衬底101上。在这之后，成为栅电极的电极层103形成为使其被填充在硅衬底101的竖直孔中。其中含有n型杂质的半导体层(例如磷掺杂无定形硅(PDAS)层)形成为电极层103。
之后，如图5B所示，具有对应于竖直型NMOS晶体管以及像素部分中的NMOS晶体管的栅电极的图案的光刻胶106形成在电极层103上。
之后，如图5C所示，在光刻胶106作为掩模的状态下，对电极层103进行处理，由此分别形成竖直型NMOS晶体管的n型栅电极103a和像素部分中的NMOS晶体管部分的n型栅电极103b。
之后，如图5D所示，在形成成为蚀刻终止膜的氧化物膜109以覆盖n型栅电极103a和n型栅电极103b之后，形成电极层107以使其覆盖硅衬底101的整个表面。
之后，如图5E和5F所示，形成了具有对应于逻辑部分的NMOS晶体管的栅电极和PMOS晶体管的栅电极的图案的光刻胶108。在此之后，在光刻胶108作为掩模的状态下，通过采用光刻处理和干法蚀刻法对电极层107进行处理，借此形成了逻辑部分中的NMOS晶体管的栅电极107a和逻辑部分中的PMOS晶体管的栅电极107b。
之后，如图5G所示，光刻胶110形成为使其覆盖包含竖直型NMOS晶体管的像素部分以及逻辑部分中的NMOS晶体管。并且，将硼(B)离子注入到在光刻胶110作为掩模的状态下没有被掩模的区域中，由此将逻辑部分中的PMOS晶体管的栅电极107b的导电类型从n型变为p型。
如图5H所示，可以以上述方式形成竖直型NMOS晶体管和像素部分中的NMOS晶体管以及逻辑部分中的NMOS晶体管和PMOS晶体管的栅电极103a、103b以及107a、107b。
通过上述制造方法，在竖直型NMOS晶体管、像素NMOS晶体管和逻辑部分中的NMOS晶体管和PMOS晶体管中，可以分别形成NMOS晶体管的栅电极层以及PMOS晶体管的栅电极层。因此，可以在MOS晶体管的每个栅电极里抑制耗尽层的形成。因此，可以获得满意的电极特性。
然而，通过上述制造方法，因为大量使用了加工和光刻处理，所以工序的数目会增加。由于这个原因，不可避免地降低了生产效率。此外，因为蚀刻处理的次数增加，所以在蚀刻处理完成之后产生残留剩余物的次数以及在浅沟隔离器(STI)中产生边沟的次数都增加了，这将导致产量的降低。
此外，竖直型MOS晶体管不仅可以应用在固态摄像元件中，并且也可以应用在其他半导体器件中。例如，期望竖直型MOS晶体管适用于包括MOS晶体管和其他电路元件(例如晶体管、电容和光电二极管)的半导体器件，并且其他电路元件和MOS晶体管中的一者形成在另一者的上方。因此，不仅可以减小整个半导体器件的面积，还可以增加其他电路元件的面积。
即使在NMOS晶体管的栅电极层和PMOS晶体管的栅电极层彼此分离地形成的这样的半导体器件中时，类似于固态摄像元件的情况而产生关于生产率和产量的问题。
为了解决上述问题而作出了本发明，并且因此期望提供具有允许以高生产率和高产量制造半导体器件的结构的半导体器件及其制造方法，以及固态摄像元件。
为了达到上述期望，根据本发明的实施例，提供了一种半导体器件，其包括具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有第一导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管，半导体器件包括：
具有第一导电类型的沟道的竖直型MOS晶体管，其包括具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有第一导电类型的沟道的平面型MOS晶体管，其包括具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有第二导电类型的沟道的平面型MOS晶体管，其包括作为第二导电类型的电极的、具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及引入第二导电类型的杂质的电极层；并且
除晶体管之外的其他电路元件，其形成在具有第一导电类型的沟道的竖直MOS晶体管的下方或上方。
通过根据本发明的半导体器件的结构，具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每个栅电极都具有双层的层压结构。此外，将第一导电类型的杂质引入栅电极的每个下层电极层中。由于这个原因，在具有第一导电类型的沟道的竖直MOS晶体管中，可以增加栅电极的、埋入半导体衬底中的部分的第一导电类型的杂质的浓度。另一方面，将第二导电类型的杂质引入具有第二导电类型的沟道的平面型MOS晶体管的栅电极的上层电极层中，因此，将第一导电类型的栅电极转变为第二导电类型的栅电极。因此，可以将所得到的具有第二导电类型的沟道的平面型MOS晶体管的栅电极用作具有第二导电类型的沟道的MOS晶体管。
此外，具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每个栅电极都具有含有相同的下层电极层的双层层压结构。因此，可以通过对两个电极层进行图案化而同时形成具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每个栅电极。
根据本发明的另一个实施例，提供了一种制造半导体器件的方法，半导体器件包括具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有第一导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管，制造方法包括以下步骤：
形成通过在半导体衬底中形成孔、填充孔的内部并且完全地引入第一导电类型的杂质而获得的电极层；
在引入第一导电类型的杂质的电极层上形成没引入杂质的电极层；
将两个电极层的层压结构图案化为具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的各栅电极的图案；以及
将第二导电类型的杂质离子注入具有第二导电类型的沟道的平面型MOS晶体管的栅电极中。
通过根据本发明的另一个实施例的制造半导体器件的方法，将双电极层的层压结构图案化为具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的各栅电极的图案。因此，可以同时形成具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的各栅电极。因此，不需要与图5A到图5H中示出的制造方法一样两次形成栅电极。此外，图5D中示出的氧化物膜109也变得没有必要。
此外，将第二导电类型的杂质离子注入具有第二导电类型的沟道的平面型MOS晶体管的栅电极中。因此，可以将栅电极的导电类型从第一导电类型改变为第二导电类型。因此，所得到的栅电极可以用作具有第二导电类型的沟道的平面型MOS晶体管的栅电极。
此外，通过在半导体衬底中形成孔、填充孔的内部并且完全地引入第一导电类型的杂质而获得的电极层。因此，对于具有第一导电类型的沟道的竖直型MOS晶体管的栅电极的形成来说，孔的内侧可以填充有引入第一导电类型的杂质并且具有高浓度的第一导电类型的杂质的电极层。
此外，在引入第一导电类型的杂质的电极层上形成没引入杂质的电极层。因此，在具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每一者中，可以使栅电极中的第一导电类型的杂质的浓度相对地较低。此外，在具有第二导电类型的沟道的平面型MOS晶体管，通过执行第二导电类型的杂质的离子注入，可以将栅电极的导电类型相对容易地从第一导电类型改变为第二导电类型。
根据本发明的另一个实施例，提供了一种固态摄像元件，其包括在半导体衬底中按照每个像素形成光电二极管、具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有第一导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在半导体衬底上的栅电极的平面型MOS晶体管，固态摄像元件包括：
光电二极管；
形成在光电二极管上并且成为转移栅极的具有第一导电类型的沟道的竖直型MOS晶体管，其包括具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有第一导电类型的沟道的平面型MOS晶体管，其包括具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有第二导电类型的沟道的平面型MOS晶体管，其包括作为第二导电类型的电极的、具有层压结构的栅电极，在层压结构中按顺序形成引入第一导电类型的杂质的电极层以及引入第二导电类型的杂质的电极层。
通过根据本发明的另一个实施例的固态成像元件，具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每个栅电极都具有双层的层压结构。此外，将第一导电类型的杂质引入栅电极的每个下层电极层中。由于这个原因，在具有第一导电类型的沟道的竖直MOS晶体管中，可以增加栅电极的、埋入半导体衬底中的部分的第一导电类型的杂质浓度。另一方面，将第二导电类型的杂质引入具有第二导电类型的沟道的平面型MOS晶体管的栅电极的上层电极层中，因此，将第一导电类型的栅电极转变为第二导电类型的栅电极。因此，可以将所得到的具有第二导电类型的沟道的平面型MOS晶体管的栅电极用作具有第二导电类型的够到的MOS晶体管。
此外，具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的每个栅电极都具有含有相同的下层电极层的双层层压结构。因此，可以通过对两个电极层进行图案化而同时形成具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的各栅电极。
如上所述，根据本发明，因为可以通过对两个电极层进行图案化而同时形成具有第一导电类型的沟道的竖直型MOS晶体管、具有第一导电类型的沟道的平面型MOS晶体管以及具有第二导电类型的沟道的平面型MOS晶体管的各栅电极，所以可以简化制造过程。因此，可以增强生产率。
此外，因为减少了蚀刻处理的次数，所以可以减少在蚀刻处理完成后产生残渣剩余物的次数，以及在浅沟隔离物(STI)中产生边沟的次数，由此增加产量。
因此，根据本发明，可以以高生产率和产量制造都包括竖直型MOS晶体管的半导体器件和固态摄像元件。
此外，竖直MOS晶体管的使用导致半导体器件的其他电路元件和固态摄像元件的光电二极管以及竖直型MOS晶体管中的一者可以形成在另一者上，由此减小整个面积。
因此，可以实现半导体器件的小型化并且固态摄像元件的小型化和多像素化。
此外，在本发明的实施例的固态摄像元件中，可以增加每个像素的光电二极管的面积，由此增加灵敏度。
此外，在具有第一导电类型沟道的竖直型MOS晶体管仲，可以增加栅电极的、埋入孔的内侧的部分中的第一导电类型杂质的浓度。此外，在具有第一导电类型沟道的平面型MOS晶体管中，可以减小在栅电极中的第一导电类型杂质的浓度。因此，可以调节具有第一导电类型沟道的竖直型MOS晶体管的杂质浓度以及具有第一导电类型的平面型MOS晶体管的杂质浓度，由此使得有可能在具有第一导电类型沟道的竖直型MOS晶体管和具有第一导电类型沟道的平面型MOS晶体管中实现期望的性能。
附图说明
图1A和图1B分别是根据本发明的实施例的固态摄像元件的像素部分的示意性截面图；
图2是示出了根据本发明的实施例的固态摄像元件的像素部分中的整个竖直型MOS晶体管的结构的截面图；
图3是图1A和图1B中示出的固态摄像元件的像素部分中的一个像素的等效电路图；
图4A到图4E分别是示出了用于制造图1A和图1B中示出的固态摄像元件的各个过程的截面图；以及
图5A到图5H分别是示出了用于制造具有竖直型MOS晶体管的现有固态摄像元件的各个过程的截面图。
具体实施方式
将会在下文中参照附图详细说明本发明的优选实施例。
注意，将会按照以下的顺序给出说明。
1.固态摄像元件
2.半导体器件
3.变化例
<1.固态摄像元件>
图1A和1B分别是根据本发明的实施例的固态摄像元件的像素部分的示意性截面图以及根据本发明的实施例的固态摄像元件的逻辑部分的示意性截面图。在此实施例中，本发明可以应用到CMOS固态摄像元件(CMOS图像传感器)。
CMOS固态摄像单元1包括由竖直型NMOS晶体管组成的转移晶体管，以及由像素部分中的平面型NMOS晶体管和逻辑部分中的平面型MOS晶体管(NMOS晶体管和PMOS晶体管)所组成的另外的晶体管。
在图1A所示的像素部分中形成由竖直型NMOS晶体管组成的转移晶体管，以及由平面型NMOS晶体管组成的另外的晶体管(复位晶体管、放大晶体管以及选择晶体管等)。
在竖直型NMOS晶体管的下方、半导体衬底11(例如硅衬底)的下侧上(背面上)形成构成光接收部分的光电二极管的n型杂质区域2。n型杂质区域2由具有低n型杂质浓度的下层n型杂质区域2B和具有高n型杂质的上层n+型杂质区域2A组成。
并且，具有高n型杂质浓度的n+型杂质区域3形成于n型杂质区域2上方、半导体衬底11的表面的附近区域中。
在由竖直型NMOS晶体管组成的转移晶体管中，填充在形成于半导体衬底11中的孔中的栅电极21成为转移栅极TG。栅极绝缘膜12形成为使其覆盖形成在半导体衬底11中的孔的内表面，并且栅电极21通过栅极绝缘膜12而填充在形成于半导体衬底11中的孔中。组成了光电二极管的n+型杂质区域2A和形成在半导体衬底11表面附近的n+型杂质区域3分别变为源极区域和漏极区域。并且，在作为源极区域和漏极区域的n+型杂质区域2A和n+型杂质区域3之间的区域以及在半导体衬底11的p型半导体区域中的栅极绝缘膜12的附近变为沟道区域。
形成于半导体衬底11表面附近的n+型杂质区域3是通过转移栅极TG的操作从由n型杂质区域2组成的光电二极管读出信号电荷这样的区域。因此，n+型杂质区域3用作所谓的浮动扩散部(FD)。
在平面型NMOS晶体管中，都具有高杂质浓度的n+型源极区域和漏极区域4形成在通过形成在半导体衬底11的表面附近的隔离层13而与任何其他元件(诸如竖直型NMOS晶体管)分离的区域中。并且，栅电极22形成在栅极绝缘膜12上。
由平面型NMOS和PMOS晶体管组成的NMOS晶体管和PMOS晶体管分别形成在图1B中示出的逻辑部分中。
在CMOS固态摄像元件1的逻辑部分中的平面型NMOS晶体管中，p型阱区域5形成在通过由埋藏在半导体衬底11中的绝缘层所组成的浅沟隔离层14而与CMOS固态摄像元件1的逻辑部分中的其他任何元件(诸如平面型PMOS晶体管)相隔离的区域。都具有高杂质浓度的n+型源极和漏极区域6形成在p型阱区域5的表面附近，并且栅电极23形成在栅极绝缘膜12上。
在CMOS固态摄像元件1的逻辑部分中的平面型PMOS晶体管中，n型阱区域7形成在通过浅沟隔离层14而与CMOS固态摄像元件1的逻辑部分中的其他任何元件(诸如平面型NMOS晶体管)相隔离的区域。都具有高杂质浓度的p+型源极和漏极区域8形成在p型阱区域7的表面附近，并且栅电极24形成在栅绝缘膜12上。
在实施例的CMOS固态摄像元件1中，特别地，竖直型NMOS晶体管、平面型NMOS转移晶体管和平面型NMOS晶体管、平面型PMOS晶体管的栅电极21、22和23、24中的每个都具有双层结构。具体地，每个栅电极21、22和23、24由引入n型杂质(例如磷)的电极层15和形成在电极层15上的电极层16、17组成。
在像素部分中的竖直型NMOS晶体管和平面型NMOS晶体管以及逻辑部分中的平面型NMOS晶体管中，栅电极21、22和23的每个上层电极层是没有引入杂质的电极层16。
在逻辑部分中的平面型PMOS晶体管中，栅电极24的上层电极层是引入p型杂质(例如硼)的电极层17。
例如，多晶硅可以被用作每个电极层15、16和17的材料。并且，将p型杂质或者n型杂质引入或者不引入，以使其分别对应于电极层15、16和17。对于多晶硅层的形成，首先，可以沉积无定形硅层，并且之后可以通过执行退火处理来使之结晶化，由此获得了多晶硅层。
注意，虽然图1A和1B分别示出了像素部分中的竖直型NMOS晶体管和平面NMOS晶体管的截面图，以及逻辑部分的平面NMOS晶体管和平面型PMOS晶体管的截面图，但是像素部分的竖直型NMOS晶体管的整个的截面图在图2中示出。需要注意，因为图2示出了与图1A不同的截面图，所以用作浮动扩散部的n+型杂质区域3并没有在图2中出现。
如图2所示，由n+型杂质区域2A和n型杂质区域2B组成的并且构成成为光接收部分的光电二极管的n型杂质区域2按照每个像素20形成在半导体衬底11的下部中。
并且，彩色滤光片9和片上透镜10以此顺序按照每个像素20形成在半导体衬底11的背表面上。
绝缘层19形成在半导体衬底11的表面上，以使其覆盖栅极绝缘膜12和栅电极21。布线层18形成在绝缘层19内部。注意，虽然在图2中未示出，但是布线层18和绝缘层19也形成在图1A中示出的像素部分的诸如平面型NMOS晶体管的其他晶体管的上方，以及图1B中示出的逻辑部分中的诸如平面型NMOS晶体管和平面型PMOS晶体管的晶体管的上方。
这里，图3示出了CMOS固态摄像元件的像素部分中的一个像素20的等效电路图。
如图3所示，将由n型杂质区域2所组成的光电二极管经由作为转移栅极TG的栅电极21连接到作为浮动扩散部的n+型杂质区域3。此外，浮动扩散部3连接到复位晶体管RST的源极和漏极区域中的每个以及放大晶体管Amp的栅极。选择晶体管SEL的源极和漏极区域中的一者连接到放大晶体管Amp的源极和漏极区域中的一者。将电源电位VDD提供给复位晶体管RST的源极和漏极区域的另一者，以及放大晶体管Amp的源极和漏极区域的另一者。并且，信号线25连接到选择晶体管SEL的源极和漏极区域的另一者。
这就是说，每个像素的等效电路图都与具有作为转移MOS晶体管的平面型MOS晶体管的现存构造中的每个像素相同。
其次，将要参考图4A到4E描述实施例的CMOS固态摄像元件1的制造方法。注意，在图4A到4E中省略了一部分组成元件(例如图1B中示出的平面型NMOS晶体管的p型阱区5和n+型杂质区域6以及平面型PMOS晶体管中的n型阱区域7以及的p+型杂质区域8)的图示。
首先，在通过采用干法蚀刻法将用于竖直型NMOS晶体管的栅电极的孔形成在半导体衬底11中之后，例如薄的氧化硅膜形成为栅极绝缘膜12。此时，最好通过采用竖直氧化处理，将氧化硅膜形成为栅极绝缘膜12，其中竖直氧化处理对于硅的表面取向依赖较低，对于角部分的倒圆并且减小了硅的粗糙度有效。在自由基氧化时，例如，H2和O2用作原料气体，并且在800到1000℃的温度下进行处理。
之后，用于浅沟隔离层14的孔形成在半导体衬底11中，并且之后例如以氧化硅填充这个孔，由此形成浅沟隔离层14。此外，氧化硅层例如可以形成为像素部分的隔离层13。
此外，引入n型杂质的电极层15形成在半导体衬底11的整个表面上。例如，通过采用使用SiH4气体、H2气体和PH3气体的化学蒸汽沉积法(CVD)在500到600℃的温度下形成了磷掺杂的无定形硅(PDAS)层。PDAS中的磷浓度优选地设置在0.12到0.25wt％的范围内。
注意，电极层15的厚度设置为对应于竖直型NMOS晶体管的栅电极21的孔的直径，即，设置成竖直型NMOS晶体管的栅电极21的孔的直径的一半以上。例如，当孔的直径是200nm时，电极层15的厚度设置为100nm以上。因此，孔的内部仅填充有电极层15。
此外，将没有引入杂质的电极层16形成在电极层15上(在下文中参照图4A)。例如，相对于100nm厚的电极层15，无定形硅层形成为具有80nm的厚度。
接着，如图4B所示，具有与像素区域中的竖直型NMOS晶体管和平面型NMOS晶体管以及逻辑部分中的平面型NMOS晶体管和平面型PMOS晶体管的栅电极21、22和23、24相对应的图案的抗蚀剂31形成在电极层16上。
接着，如图4C所示，电极层15和电极层16都图案化有作为掩模的抗蚀剂31，并且之后将抗蚀剂31移除。因此，形成了像素区域中的竖直型NMOS晶体管和平面型NMOS晶体管以及逻辑部分中的平面型NMOS晶体管和平面型PMOS晶体管的栅电极21、22和23、24。
接着，如图4D所示，形成抗蚀剂32以使其覆盖像素区域中的竖直型NMOS晶体管和平面型NMOS晶体管以及除了逻辑部分中的平面型PMOS晶体管之外的逻辑部分中的平面型NMOS晶体管。并且，如图4D中的箭头所指示的，将作为p型杂质的硼离子注入到逻辑部分中的平面型PMOS晶体管中。例如，剂量可以设置为7×1015atoms/cm2。
随后，如图4E所示，将抗蚀剂32移除。通过实施p型杂质的离子注入，将逻辑部分中的平面型PMOS晶体管的电极层16变成引入p型杂质的电极层17。注意，此时，尽管因为将p型杂质的离子注入到引入n型杂质的电极层15中，所以将逻辑部分中的平面型PMOS晶体管的引入n型杂质的电极层15变为引入n型杂质和p型杂质二者的电极层，但是将得到的电极层的附图标记保持为15。
在此之后，通过执行退火处理(热处理)，使形成了每个电极层15、16和17的无定形硅结晶化，由此从多晶硅层形成电极层15、16和17中的每一个。此时，使得作为由此注入的p型杂质的硼离子扩散通过晶粒间的界面，并积聚在与被激活的栅极绝缘膜12的界面附近。按照上述方式将逻辑部分中的平面型PMOS晶体管的整个栅电极24的导电类型从n型转变为p型。积聚在栅绝缘膜12的界面附近的硼离子有助于逻辑部分中的平面型PMOS晶体管的栅电极24的p型极化。
注意，因为通过执行退火处理使包含在电极层15内的n型杂质扩散到未掺杂的电极层16中，所以最终的n型层与未掺杂层之间的边界会与沉积过程中的情况发生轻微的改变。
在这之后，绝缘层19形成为使其覆盖栅电极21、22和23、24，并且之后重复形成布线层18和绝缘层19。
可以按照上述方式制造本实施例的CMOS固态摄像元件1。
在这里，让我们考虑每个栅电极21、22和23、24都构造为PDAS(其中含有0.25wt％的磷)以及无定形硅的层压结构的形式的情况。因为将PDAS填充到竖直型NMOS晶体管中，所以，在栅极绝缘膜12的界面附近的磷的浓度是0.25wt％。
另一方面，在平面型NMOS晶体管的栅电极中的PDAS和无定形硅的层压部分中，因为磷在随后的过程中通过退火处理而朝向无定形硅扩散，所以磷的浓度从原始浓度下降，例如，从0.25wt％到0.14-0.15wt％。
这就是说，在栅电极21的、竖直型NMOS晶体管的栅极绝缘膜12的界面附近的部分中的磷的浓度会变得比在栅电极22、23的、平面型NMOS晶体管的栅极绝缘膜12的界面附近的部分中磷的浓度更高。
因此，在平面型NMOS晶体管和平面型PMOS晶体管中，分别按照层压结构中的电极层15和16的厚度控制以及PDAS(电极层15)中的磷浓度的控制，可以将栅电极22、23和24形成为使其具有期望的磷浓度。
此外，因为晶粒更小并且晶粒边界数更大，所以促进了磷的扩散并且界面附近的磷浓度增加。
晶粒的尺寸取决于PDAS的磷浓度。因此，当磷浓度下降时，晶粒会变得更小，因此可以在其中注入了硼离子的栅电极24中得到满意的p型特性。
此外，增加硼离子注入时的加速电压，并且因此将硼的分布控制为使其位于栅极绝缘膜12的界面附近，也成为了获得令人满意的p型特性的方法。
例如，所需的就是将加速电压设置为约15到约22keV。结果，在抑制硼穿过栅极绝缘膜12朝向半导体衬底11渗透的同时，可以将硼的分布控制为使其位于栅极绝缘膜12的界面附近。
注意，在逻辑部分中的平面型PMOS晶体管中，在栅电极24中栅电极24与栅极绝缘膜12之间的界面附近的硼的浓度优选地等于或大于2×1020atoms/cm2。硼的浓度被设置为等于或大于2×1020atoms/cm2，将使得将会在p型电极的方面得到令人满意的特性。
此外，在逻辑部分中的平面型PMOS晶体管的栅电极24中的磷的分布优选地具有使得磷的浓度从栅电极的特定深度朝向表面单调地降低的分布。
按照实施例的CMOS固态摄像元件1的结构，因为竖直型NMOS晶体管形成在由n型杂质区域2所组成的光电二极管上，所以可以减小像素部分的面积。结果，CMOS固态摄像元件1的小型化或多像素化成为可能。
此外，因为可以增加光电二极管的面积，所以可以增强CMOS固态摄像元件1的灵敏度。
因此，可以在例如包含CMOS固态摄像元件1的摄像机等的设备中，实现设备的小型化或者多像素化。或者，可以通过增强灵敏度，即使在照度很低的情况下也能够获得图像。
根据本发明的实施例，通过对两个电极层15和16形成图案化，可以同时形成像素部分中的竖直型NMOS晶体管和平面型NMOS晶体管以及逻辑部分中的平面型NMOS晶体管和平面型PMOS晶体管的栅电极21、22和23、24。因此，可以简化制造流程。因此，可以增强生产率。此外，因为蚀刻处理的次数的减少，所以可以减少在蚀刻处理完成后产生残渣剩余物的次数，以及在浅沟隔离层14中产生边沟的次数。因此，可以提高产量。
这就是说，可以以令人满意的生产率和在令人满意的产量下制造包括竖直型NMOS晶体管的CMOS固态摄像元件1。
此外，每个栅电极21、22和23、24都被构造成层压结构的形式，该结构中，以此顺序形成引入磷的电极层15以及没有引入磷的电极层16或17。因此，在竖直型NMOS晶体管中，可以在栅电极的、埋入半导体衬底11的孔中的部分中增加磷的浓度。而且，在每个平面型NMOS晶体管以及平面型PMOS晶体管中，可以减小每个栅电极22、23和24中的磷的浓度。
在竖直型NMOS晶体管中，栅电极22中的磷的浓度优选地较高。另一方面，在每个平面型NMOS晶体管和PMOS晶体管中，在每个栅电极22、23和24中的磷的浓度优选地较低。根据实施例，可以容易地实现相反的特性。这就是说，可以通过分别调整竖直型NMOS晶体管、平面型NMOS晶体管以及平面型NMOS晶体管、平面型PMOS晶体管中的栅电极21、22和23、24中的杂质浓度，来在竖直型NMOS晶体管、平面型NMOS晶体管以及平面型NMOS晶体管、平面型PMOS晶体管中实现所需要的特性。
此外，因为栅电极24的磷浓度在平面型PMOS晶体管中较低，所以可以通过硼离子的注入而将栅电极24的导电类型从n型改变为p型。
<2.半导体器件>
在上面所描述的实施例中，本发明适用于CMOS固态摄像元件。然而，本发明的实施例也可以类似地应用到具有晶体管和(多个)其他电路元件的半导体器件中。在这种情况下，除了由n型杂质区域2组成的光电二极管之外，根据本发明的另一实施例的半导体器件具有基本与图1A和1B中示出的本发明的实施例的CMOS固态摄像元件1相同的结构。这就是说，根据本发明另一实施例的半导体器件具有通过将栅电极埋入半导体衬底中而形成的竖直型NMOS晶体管、具有形成在半导体衬底上的栅电极的平面型NMOS晶体管以及具有形成在半导体衬底上的栅电极的平面型PMOS晶体管。特别地，半导体器件包括：具有栅电极的竖直型NMOS晶体管，其中栅电极具有其中n型电极层和未掺杂电极层以此顺序形成的层压结构；具有栅电极的平面型NMOS晶体管，其中栅电极具有其中n型电极层和未掺杂电极层以此顺序形成的层压结构；具有作为p型电极的栅电极的平面型PMOS晶体管，其中栅电极具有其中n型电极层和未掺杂电极层以此顺序形成的层压结构；以及除晶体管之外的其他形成在竖直型NMOS晶体管下方或上方的电路元件。
电阻器、电容器、存储元件、光电二极管和类似元件可以作为其他电路元件而给出。与每像素都具有光电二极管的固态摄像元件不同，包括由单个光电二极管组成的光接收元件的半导体器件(例如，红外线传感器或用于接收和检测激光束的器件)作为具有光电二极管的半导体器件而给出。
此外，(多个)其他电路元件也可以形成在竖直型NMOS晶体管的栅电极上方而不是形成在竖直型NMOS晶体管的下方。
此外，根据本发明的另一实施例的制造半导体器件的方法，包括了基本上与图4A到4E中示出的步骤相同的步骤。这就是说，根据本发明的另一个实施例的制造半导体器件的方法包括以下步骤：形成通过在半导体衬底中形成孔、填充孔的内部并且完全地将n型杂质引入其中而获得的电极层；在n型电极层上形成未掺杂的电极层；将两个电极层的层压结构图案化为竖直型NMOS晶体管、平面型NMOS晶体管以及平面型PMOS晶体管的栅电极的图案；并且将p型杂质离子注入到平面型PMOS晶体管的栅电极中。
在这里，半导体器件具有通过在半导体衬底中埋入栅电极而形成的竖直型NMOS晶体管、具有形成在半导体衬底上的栅电极的平面型NMOS晶体管以及具有形成在半导体衬底上的栅电极的平面型PMOS晶体管。
<3.变化例>
在上述实施例中，作为n型杂质和p型杂质而分别引入磷(P)和硼(B)。
然而，本发明决不限于这些杂质元素的组合，并且因此其他元素也可以用作n型杂质或p型杂质。
在上述实施例中，对于电极层15和16的形成，首先形成了无定形硅层，并且之后通过执行退火处理来使其结晶化，由此得到了多晶硅层。
然而，本发明决不限于这样的形成方法和结构。
例如，无定形硅层可以形成为电极层15和16中的每个，因此在没有随后的结晶化的状态下就形成了栅电极。在这种情况下，栅电极最终由无定形硅层形成。
此外，例如，每个电极层15和16都可以由多晶硅层所形成，由此随后形成栅电极。在这种情况下，栅电极最终由多晶硅层所形成。即使对多晶硅的形成来说，可以通过与形成无定形硅的情况相类似地采用使用SiH4气体、H2气体和PH3气体的CVD法来得到多晶硅层。然而，CVD法的条件(例如温度)与形成无定形硅层时的条件略微地不同。
虽然在上述实施例中，已经将半导体衬底11描述为硅衬底，但是本发明决不限于此，并且因此任何其他合适的硅层(例如，硅衬底上的硅外延层或形成在任何其他合适衬底上的硅层)都可以被用作半导体衬底11。
此外，可以使用硅之外的半导体材料来制造半导体衬底。
此外，在上述实施例中，竖直型MOS晶体管构造为竖直型NMOS晶体管的形式。另一方面，本发明也可以类似地应用到在固态摄像元件或半导体器件中将竖直型MOS晶体管构造为竖直型PMOS晶体管的形式的情况，只要竖直型PMOS晶体管中的各个层和区域的导电类型是通过反转在上述每个实施例中的竖直型NMOS晶体管中的各个层和区域的导电类型来实现的。
这就是说，在本发明的实施例中，当竖直型MOS晶体管被构造为具有第一导电类型的沟道的竖直型MOS晶体管时，为了使得竖直型MOS晶体管的栅电极可以具有第一导电类型，将没有引入杂质的电极层形成在引入第一导电类型的杂质的电极层上。另一方面，对于具有第二导电类型的沟道的平面型MOS晶体管，第二导电类型的杂质离子被注入到两个电极层的层压结构中，由此使得栅电极具有第二导电类型。
本发明决不限于上述实施例，并且因此也可以在不脱离本发明主题的情况下采用其他各种类型的结构。
本发明包含与2009年6月3日递交给日本专利局的日本优先权专利申请JP 2009-134424中公开的主题有关的主题，并将其全部内容通过引用结合在这里。
本领域的技术人员应该理解，可以根据设计需要和其他因素进行各种修改、结合、子结合和替换，只要它们在权利要求或其等同的范围内。

Claims (12)

1.一种半导体器件，其包括具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有所述第一导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管，所述半导体器件包括：
具有所述第一导电类型的沟道的所述竖直型MOS晶体管，其包括具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及没有引入杂质的电极层；
具有所述第一导电类型的沟道的所述平面型MOS晶体管，其包括具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及没有引入杂质的电极层；
具有所述第二导电类型的沟道的所述平面型MOS晶体管，其包括作为所述第二导电类型的电极的、具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及引入所述第二导电类型的杂质的电极层；以及
除晶体管之外的其他电路元件，其形成在具有所述第一导电类型的沟道的所述竖直型MOS晶体管的下方或上方，
其中，所述第一导电类型是n型，并且所述第二导电类型是p型。
2.根据权利要求1所述的半导体器件，其中，所述第一导电类型的杂质是磷，并且所述第二导电类型的杂质是硼。
3.根据权利要求2所述的半导体器件，其中，将在具有所述第一导电类型的沟道的所述竖直型MOS晶体管的所述栅电极中的、栅极绝缘膜的界面附近的磷浓度设置在0.15到0.25wt％的范围内。
4.根据权利要求1所述的半导体器件，其中，在具有所述第一导电类型的沟道的所述竖直型MOS晶体管的所述栅电极中的、栅极绝缘膜的界面附近的所述第一导电类型的杂质的浓度高于在具有所述第一导电类型的沟道的所述平面型MOS晶体管的所述栅电极中的、栅极绝缘膜的界面附近的所述第一导电类型的杂质的浓度。
5.一种制造半导体器件的方法，所述半导体器件包括具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有所述第一导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管，所述制造方法包括以下步骤：
形成通过在所述半导体衬底中形成孔、填充所述孔的内部并且完全地引入所述第一导电类型的杂质而获得的电极层；
在引入所述第一导电类型的杂质的所述电极层上形成没引入杂质的电极层；
将所述两个电极层的层压结构图案化为具有所述第一导电类型的沟道的所述竖直型MOS晶体管、具有所述第一导电类型的沟道的所述平面型MOS晶体管以及具有所述第二导电类型的沟道的所述平面型MOS晶体管的各栅电极的图案；以及
将所述第二导电类型的杂质离子注入具有所述第二导电类型的沟道的所述平面型MOS晶体管的栅电极中，
其中，所述第一导电类型是n型，并且所述第二导电类型是p型。
6.根据权利要求5所述的制造半导体器件的方法，其中，所述第一导电类型的杂质是磷，并且所述第二导电类型的杂质是硼。
7.根据权利要求5所述的制造半导体器件的方法，其中，将引入所述第一导电类型的杂质的所述电极层的厚度设置为等于或大于形成在所述半导体衬底中的所述孔的半径。
8.根据权利要求6所述的制造半导体器件的方法，其中，通过采用使用SiH4气体、H2气体和PH3气体的CVD法，来将引入磷的所述电极层形成为无定形硅层。
9.根据权利要求6所述的制造半导体器件的方法，其中，通过采用使用SiH4气体、H2气体和PH3气体的CVD法，来将引入磷的所述电极层形成为多晶硅层。
10.一种固态摄像元件，其包括在半导体衬底中按照每个像素而形成的光电二极管、具有第一导电类型的沟道并且通过将栅电极埋入半导体衬底中而形成的竖直型MOS晶体管、具有所述第一导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管以及具有第二导电类型的沟道并且具有形成在所述半导体衬底上的栅电极的平面型MOS晶体管，所述固态摄像元件包括：
所述光电二极管；
形成在所述光电二极管上并且成为转移栅极的具有所述第一导电类型的沟道的所述竖直型MOS晶体管，其包括具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有所述第一导电类型的沟道的所述平面型MOS晶体管，其包括具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及没引入杂质的电极层；
具有所述第二导电类型的沟道的所述平面型MOS晶体管，其包括作为所述第二导电类型的电极的、具有层压结构的所述栅电极，在所述层压结构中按顺序形成引入所述第一导电类型的杂质的电极层以及引入所述第二导电类型的杂质的电极层，
其中，所述第一导电类型是n型，并且所述第二导电类型是p型。
11.根据权利要求10所述的固态摄像元件，还包括：
像素部分，其含有光电二极管、具有所述第一导电类型的沟道的竖直型MOS晶体管以及具有所述第一导电类型的沟道的平面型MOS晶体管；以及
逻辑部分，其包括具有所述第一导电类型的沟道的平面型MOS晶体管以及具有所述第二导电类型的沟道的平面型MOS晶体管。
12.根据权利要求10所述的固态摄像元件，其中，所述第一导电类型的杂质是磷，并且所述第二导电类型的杂质是硼。
CN2010101904927A 2009-06-03 2010-05-27 半导体器件及其制造方法以及固态摄像元件 Expired - Fee Related CN101908542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009134424A JP5515434B2 (ja) 2009-06-03 2009-06-03 半導体装置及びその製造方法、固体撮像素子
JP2009-134424 2009-06-03

Publications (2)

Publication Number Publication Date
CN101908542A CN101908542A (zh) 2010-12-08
CN101908542B true CN101908542B (zh) 2012-11-14

Family

ID=43263946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101904927A Expired - Fee Related CN101908542B (zh) 2009-06-03 2010-05-27 半导体器件及其制造方法以及固态摄像元件

Country Status (3)

Country Link
US (1) US8212296B2 (zh)
JP (1) JP5515434B2 (zh)
CN (1) CN101908542B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206173A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびカメラ
JP2010206172A (ja) * 2009-02-06 2010-09-16 Canon Inc 撮像装置およびカメラ
JP2010206174A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP2012094672A (ja) * 2010-10-27 2012-05-17 Sony Corp 半導体装置、および、半導体装置の製造方法
US8253178B1 (en) * 2011-08-02 2012-08-28 Omnivision Technologies, Inc. CMOS image sensor with peripheral trench capacitor
TWI467751B (zh) 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
TW201334169A (zh) * 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US11322533B2 (en) * 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
KR20150046898A (ko) * 2013-10-23 2015-05-04 삼성전자주식회사 이미지 소자의 제조 방법
US9748299B2 (en) * 2014-08-06 2017-08-29 Samsung Electronics Co., Ltd. Pixel, image sensor including the same, and portable electronic device including the image sensor
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
JP2016136584A (ja) * 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2019082546A1 (ja) * 2017-10-27 2019-05-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP7451029B2 (ja) 2017-11-09 2024-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
WO2021149380A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法、電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
JP2007134674A (ja) * 2005-10-11 2007-05-31 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP4773182B2 (ja) * 2005-10-28 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
JP4199782B2 (ja) * 2006-06-20 2008-12-17 エルピーダメモリ株式会社 半導体装置の製造方法
JP2009021502A (ja) * 2007-07-13 2009-01-29 Elpida Memory Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5515434B2 (ja) 2014-06-11
US20100308385A1 (en) 2010-12-09
JP2010283086A (ja) 2010-12-16
CN101908542A (zh) 2010-12-08
US8212296B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
CN101908542B (zh) 半导体器件及其制造方法以及固态摄像元件
JP4862878B2 (ja) 固体撮像装置、その製造方法および撮像装置
KR101053323B1 (ko) 반도체 장치와 그 제조 방법, 및 전자 기기
CN103456755B (zh) 固态摄像装置的制造方法
US7955924B2 (en) Image sensor and method of manufacturing the same
JP2007027705A (ja) イメージセンサ及びその製造方法
CN102792452A (zh) 半导体器件的制造方法及半导体器件
US7368771B2 (en) CMOS image sensor and method of fabricating the same
JP2004039832A (ja) 光電変換装置及びその製造方法
JP2010114324A (ja) 固体撮像装置とその製造方法、及び電子機器
KR100712507B1 (ko) 두 종류의 소자분리영역들을 포함하는 씨모스 이미지센서및 그 제조 방법
US9490294B2 (en) Method of manufacturing semiconductor device
KR100595899B1 (ko) 이미지 센서 및 그 제조방법
JP6341796B2 (ja) 半導体装置の製造方法
JP2003101004A (ja) 固体撮像装置及びその製造方法
KR100855282B1 (ko) 이미지 센서 제조 방법
JP2006093175A (ja) 固体撮像素子及びその製造方法
US10566367B2 (en) Semiconductor device and a manufacturing method thereof
JP2010098192A (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP4115446B2 (ja) Ｃｍｏｓイメージセンサの製造方法
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR100538378B1 (ko) 이미지센서 및 그 제조방법
JP2010232361A (ja) 半導体記憶装置
JP2006041080A (ja) 固体撮像装置
JP2008130795A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161227

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114