CN101901752A

CN101901752A - 半导体层积结构体的制造方法

Info

Publication number: CN101901752A
Application number: CN 201010175605
Authority: CN
Inventors: 佐藤纯一
Original assignee: Sharp Corp
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-05-25
Filing date: 2010-05-05
Publication date: 2010-12-01
Anticipated expiration: 2030-05-05
Also published as: CN101901752B; JP4969607B2; JP2010272781A

Abstract

本发明提供一种半导体层积结构体的制造方法。首先，(a)在室温下，在基板(2)的背面上使热膨胀率比基板(2)低的第一膜(3)成膜。其次，(b)在加热至高温后，(c)在基板(2)的表面(2a)上使热膨胀率比基板(2)高的缓冲层(4)以及第二膜(5)成膜。之后，(d)当半导体层积结构体(1)的温度降低至室温，半导体层积结构体(1)成为基板(2)以及所有膜(3、4、5)都几乎不翘曲的平坦状态。

Description

半导体层积结构体的制造方法

技术领域

本发明涉及在基板上层积一层或多层半导体层而形成的半导体层积结构体的制造方法。

背景技术

近年来，使用Si基板作为用于生长GaN膜的基板的尝试很活跃。但是，由于GaN膜和Si基板彼此的热膨胀率不同，产生了作为所制造的半导体晶片的半导体层积结构体翘曲的问题。即、在大约1300K生长GaN膜时，热膨胀率比Si基板高的GaN膜在环境温度降低至室温时收缩幅度比Si基板大。这样，为了消除这种失配，就会产生半导体层积结构体以使GaN膜的与Si基板非接触的面凹下的方式翘曲的现象。同时，在GaN膜中产生内部应力(拉伸应力)。

这样，如果半导体层积结构体存在翘曲，在随后进行的光刻工序中，就会产生每当半导体层积结构体内的曝光位置变化，就产生对焦不准的问题。并且，由于半导体层积结构体的翘曲以及GaN膜中内在的拉伸应力，在GaN膜或Si基板产生裂纹的可能性变高。

为了减少上述翘曲，在日本特开2005-116785号公报中公开了如下技术，在Si基板的表面形成GaN膜，并且在Si基板的背面形成GaN膜或与GaN膜相同的具有比Si基板的热膨胀率高的膜，通过在Si基板的表面和背面使拉伸应力平衡从而减少翘曲。并且，在日本特开2003-218031号公报中公开了如下技术，在Si基板的表面形成GaN膜的基础上，通过在GaN膜上形成热膨胀率比Si基板低的膜从而产生压缩应力，通过使该压缩应力和GaN膜中产生的拉伸应力的平衡来降低翘曲。

然而，虽然上述日本特开2005-116785号公报以及日本特开2003-218031号公报中记载的技术的确可以减少半导体层积结构体的翘曲，但是GaN膜的拉伸应力并没有减小。不仅如此，在日本特开2005-116785号公报中，形成在Si基板背面的高热膨胀膜或在专利文献2中，形成在GaN膜上的低热膨胀膜进一步在GaN膜上施加拉伸应力。因而，在半导体层积结构体中产生裂纹的可能性进一步提高。并且，在日本特开2005-116785号公报以及日本特开2003-218031号公报中记载的技术中，为了形成电极，在形成的半导体层积结构体的一个面上实施研磨以及蚀刻处理等薄化加工时，已达到平衡的应力的平衡被打破，在半导体层积结构体中出现翘曲，并且半导体层积结构体中产生裂纹的频率提高。

这种问题不仅在层积了GaN膜和Si基板的半导体层积结构体中产生，在基板上成膜热膨胀率与基板不同的半导体膜的一般半导体层积结构体中也会产生。

发明内容

本发明是鉴于上述问题而做出的，其目的在于提供一种同时降低内部应力和翘曲的半导体层积结构体的制造方法。

本发明的半导体层积结构体的制造方法包括：在基板的第一面上使热膨胀率比所述基板低的第一膜成膜的工序；在所述第一膜成膜后，在位于所述第一面的相反侧的所述基板的第二面上，在比所述第一膜成膜时更高的温度下，使由热膨胀率比所述基板高的半导体构成的第二膜成膜的工序。

当在基板的第一面上使第一膜成膜而形成的中间层积体的温度上升至比第一膜成膜时更高时，由于两者的热膨胀率的差，中间层积体以使基板的与第一膜非接触的面(第二面)凸出的方式翘曲。因此，在基板的第二面上成膜的第二膜在成膜时沿基板的第二面以使基板的第二面凸出方式的翘曲。之后，当半导体层积结构体的温度降低，由于三者的热膨胀率的差，基板以及第一、第二膜成为大致不翘曲的平坦状态。并且，由于能够将第二膜中产生的内部应力(拉伸应力)控制在低范围，所以半导体层积结构体中难以产生裂纹。

在本发明中，所述基板是Si基板，所述第一膜是以碳为主要成分的材料构成的膜、或以Si为主要成分的氧化物或氮化物构成的膜，所述第二膜可以是III-V族氮化物半导体构成的膜。

在使用Si基板时，优选第一膜与Si基板之间的紧密结合性高。一般地、第一膜在室温或接近室温的较低温度下成膜。

作为以碳为主要成分的材料，例如可以举出DLC(类金刚石碳)、CN(氮化碳)。特别是sp³成分高的DLC膜的机械性能与金刚石相似(参考文献：《DLC成膜及其应用》，HP版ver.1.1)，因此，DLC膜具有热膨胀率低，硬度以及杨氏模量高的特性。并且由于与Si之间的亲和性高，所以与Si基板之间的紧密结合性也高。并且，DLC膜能够容易地在室温或接近室温的较低温度下成膜。因此，适合作为第一膜。

Si为主要成分的氧化物可以是SiO₂等SiO_x(氧化硅)，Si为主要成为的氮化物可以是SiN_x(氮化硅)。一般地、第一膜被形成为非晶态。以Si为主要成分的氧化物也具有热膨胀率低、硬度以及杨氏模量高等与DLC相同的特性。另外，在以Si为主要成分的氧化物或氮化物的热膨胀率高时，在成膜时能够进行非晶化，并使热膨胀率降低。在进行非晶化时将成膜温度降低即可。

作为III-V族氮化物半导体，例如可以举出AlN、GaN、AlGaN、InGaN、InAln以及InGaAlN中的任一种氮化物半导体。一般地、第二膜被形成为结晶态。这是因为在本发明的半导体层积结构体上形成电子元件时，为了使电子高速移动并起到电子元件的功能，作为结晶态是必须的。一般地、第二膜在与其膜材料的熔点成比例的较高温度下(GaN是800～1200℃左右)成膜。

根据本发明，能够降低半导体层积结构体的翘曲以及裂纹的发生概率。

附图说明

图1是利用图2所示的制造方法制造的半导体层积结构体的剖面图。

图2(a)～(d)是按照工序的顺序表示本发明的一个实施例的半导体层积结构体的制造方法的剖面图。

图3是表示DLC膜厚与1300K时基板的翘曲之间的关系的曲线图。

图4是表示Si基板的膜厚方向的应力分布的曲线图。

图5是表示DLC膜厚与Si表面产生的应力之间的关系的曲线图。

图6是参考例中的半导体层积结构体的剖面图。

具体实施方式

如图1所示，利用本发明的一个实施例的制造方法制造的半导体层积结构体1由基板2、形成在基板2的下表面(背面)上的第一膜3、形成在基板2的上表面(表面)上的缓冲层4以及进而形成在缓冲层4上的第二膜5构成。在本实施例中，基板2是Si(111)基板，第一膜3是非晶态的DLC膜，缓冲层4是AlN膜，第二膜5是GaN膜。另外，也可分别在基板2的表面和背面形成极薄的自然氧化膜。

基板2的厚度优选为从100μm至通常使用的500～700μm。第一膜3的厚度优选随着基板2厚度的增大而增大。这是为了使缓冲层4以及第二膜5成膜时基板2的翘曲程度适度，使制成的半导体层积结构体1成为基本没有翘曲的平坦状态。

在本实施例中，基板2的厚度是500μm，第一膜3的厚度是2～11.5μm，缓冲层4的厚度是1～2μm左右，第二膜5的厚度是1～5μm左右。另外，第二膜5的厚度根据制造的晶体管的规格进行适当变化。

接下来，参照图2(a)～图2(d)对图1所示的半导体层积结构体1的制造方法进行说明。在图2(a)～图2(d)中，翘曲程度描绘得比实际情况夸张。

首先，如图2(a)所示，在室温下，在基板2的背面上使作为第一膜3的DLC膜成膜。这样，在基板2上层积第一膜3而构成的中间层积体11被形成。作为DLC膜的成膜方法，适用AD(Aero sol Deposition：气浮沉积法)法，溅射法、蒸镀法等。虽然DLC膜的热膨胀率会根据制造方法产生若干变化，但大约为1～2×10^-6/K左右。并且，Si基板的热膨胀率为3.6×10^-6/K左右。

接着，如图2(b)所示，将中间层积体11加热至GaN膜的生长温度左右的高温(在本实施例中是1300K左右)。这样，因为第一膜3的热膨胀率比基板2的热膨胀率低，中间层积体11以基板2中与第一膜3非接触的面、即表面2a凸出的方式翘曲。另外，如后所述，翘曲的程度能够通过调整DLC膜的厚度来进行控制。

接着，如图2(c)所示，在1300K左右的高温下，在基板2的表面2a上使缓冲层4成膜。此时，缓冲层4沿着基板2的表面2a形成为与基板2非接触的面凸出的弯曲形状。缓冲层4用于提高随后进行成膜的第二膜5以及其后形成的膜的结晶性。一般使用AlN膜等作为缓冲层4。AlN膜在基板温度为1000～1300K时成膜。另外，也可以省略缓冲层4的成膜。

接着，如图2(c)所示，在1300K左右的高温下，在缓冲层4上使作为第二膜5的GaN膜成膜。此时，第二膜5沿缓冲层4的表面形成为与缓冲层4非接触的面5a凸出的弯曲形状。第二膜5可以只是GaN膜，也可以是在GaN膜上进一步形成了AlN膜、AlGaN膜、InGaN等半导体膜的结构。另外，在之后进行的器件形成工序中，在第二膜5的最上部形成电极等。

之后，如图2(d)所示，当半导体层积结构体1的温度降低至室温时，半导体层积结构体1成为基板2以及全部的膜3、4、5都大致不翘曲的平坦状态。这是由于高温时以表面2a凸出的方式翘曲的基板2的表面2a在温度降低至室温时收缩，由此，热膨胀率比基板2高所以收缩量比基板2大的第二膜5随着从高温降回到室温而产生的收缩被缓和。

这样制造出的半导体层积结构体1能够将第二膜5中产生的内部应力(拉伸应力)控制在低范围。如上所述，这是因为第二膜5和基板2之间的热膨胀率的差造成的热收缩量的差、通过在第二膜5成膜时以表面2a凸出的方式拉长基板2而得到缓和。因此，难以在半导体层积结构体1中产生裂纹。

作为第一膜3，不限于DLC膜，只要满足(1)能够在接近室温的温度下成膜，(2)热膨胀率比Si低，(3)与Si基板之间的紧密结合性高这些条件，就能够使用其他材料构成的膜。作为这种膜，能够使用例如、以CN(氮化碳)等以碳为主要成分的膜，以及以Si为主要成分的SiOx(氧化硅)等氧化物或SiNx(氮化硅)等氮化物构成的膜。并且，一般地、热膨胀率的值随着材料的结晶性而大幅度增减。例如，SiOx随着其结晶性以及组成的不同热膨胀率在1～13×10^-6/K左右大幅变化。因而，通过控制制造方法以及制造条件能够调整热膨胀率。

如下所示，在第二膜5中产生的内部应力能够根据第一膜3的膜厚进行调节。下面以层积Si基板和DLC膜而形成的层积体为例进行说明。本发明者等在室温下基板平坦的前提下，在室温下，在直径为3英寸的Si基板的背面使DLC膜成膜而构成的层积体中，利用COMSOL、Multiphysics(使用有限元法的模拟软件的商标名)求出DLC膜的膜厚与相当于图2(b)的时间点、即温度为1300K时在Si基板中产生的应力之间的关系。图3～图5表示其结果。

作为求出图3～图5所示的关系时的条件，Si基板的热膨胀率为3.6×10^-6/K、杨氏模量为188GPa、厚度为500μm、DLC的热膨胀率为1.5×10^-6/K、杨氏模量为500GPa(在参考文献《DLC成膜及其应用》HP版ver.1.1中，DLC的杨氏模量为100～760GPa)。

图3是表示DLC膜的膜厚(μm)与翘曲程度(定义为半导体层积结构体1的中心部与端部之间的高度差)之间关系的曲线图。由图3可知翘曲与DLC膜的膜厚成比例地变大。

图4是表示DLC膜的膜厚为4μm时，在相当于图2(b)的时间点、即温度为1300K时在Si基板中产生的Mises(等效)应力的厚度方向的分布的曲线图。z轴为Si基板的膜厚方向，z＝0是Si基板的表面(第二面)，z＝500μm相当于Si基板与DLC膜之间的界面(第一面)。在Si基板和DLC膜之间的界面附近(z＝500μm)，Si基板被热膨胀率低的DLC膜压缩，在Si基板中大约50MPa的压缩应力起作用。因而，虽然在z＝500μm附近Si基板热膨胀，但是由于上述压缩应力而被压缩。随着从z＝500μm的位置向Si基板的表面接近，由于离开DLC膜，压缩应力逐渐降低，在z＝180μm时应力变为0。在这个位置，Si基板的伸缩只是由于热膨胀，没有应力造成的伸缩。其后，在直到z＝0之前应力逐渐增加。该应力是相当于上述压缩应力的反作用力的拉伸应力。在z＝0～180μm时，在热膨胀的作用之外，Si也被拉伸应力拉伸。在图4中，z＝0处的拉伸应力约为23MPa。因此，如果按照在Si基板的<110>方向，在1300K温度下的杨氏模量为1200GPa进行计算，上述拉伸应力造成Si表面被拉伸约0.02％。

另一方面，对Si基板和GaN膜之间的热膨胀差(失配)进行估算。在GaN膜的热膨胀率为5.6×10^-6/K、Si基板的热膨胀率为3.6×10^-6/K时，它们的差为2.0×10^-6/K，在从1300K冷却至室温(300K)时，与Si基板相比，GaN膜只收缩约0.20％，这就是Si基板和GaN膜之间的热膨胀差造成的失配。如上所述，由于在DLC膜为4μm时能够将Si基板表面拉伸约0.02％，在本例中，能够将失配程度改善10％左右。

图5表示DLC的厚度与相当于图2(b)的时间点、即温度为1300K时Si基板表面的拉伸应力之间的关系。由图5可知，随着DLC膜的厚度的增加，拉伸应力增加。即、随着DLC膜的厚度的增加，Si基板表面被进一步拉伸。在这里，如果Si的拉伸屈服应力为60MPa，这相当于将Si基板的表面长度最大拉伸0.05％的应力。此时的DLC膜的厚度约为11.5μm，能够将失配程度改善约25％。

接着，参考图6对本发明的参考例进行说明。图6所示的参考例中的半导体层积结构体21是在基板22上按顺序层积第一膜23、缓冲层24以及第二膜25形成的。基板22是例如Si基板，第一膜23是例如结晶性高的SiOx膜(热膨胀率＝13×10^-6/K)，第二膜25是例如GaN膜(热膨胀率＝5.6×10^-6/K)。第一膜23比基板22的热膨胀率高，缓冲层24以及第二膜25比第一膜23的热膨胀率高。

在制造半导体层积结构体21时，首先，在室温下，在基板22的上表面(表面)上使第一膜23成膜并形成中间层积体。其后，将中间层积体加热至第二膜25的生长温度左右的高温(例如、1300K左右)。这样，基板22的热膨胀率比第一膜23的热膨胀率低，因此，中间层积体以第一膜23的与基板22非接触的面、即上表面凸出的方式翘曲。

其次，在1300K左右的高温下，在第一膜23的上表面上使缓冲层24成膜。此时，缓冲层24沿第一膜23的上表面形成为与第一膜23非接触的面凸出的弯曲形状。另外，可以省略缓冲层24的成膜。

接着，在1300K左右的高温下，在缓冲层24上使作为第二膜25的GaN膜成膜。此时，第二膜25沿缓冲层24的表面形成为与缓冲层24非接触的面(上表面)凸出的弯曲形状。第二膜25既可以仅仅是GaN膜，也可以是在GaN膜上进一步形成AlN膜、AlGaN膜、InGaN等半导体膜的结构。

之后，当半导体层积结构体21的温度降低至室温，半导体层积结构体21成为基板22以及全部的膜23、24、25都几乎不翘曲的平坦状态。这是由于在高温时以上表面凸出的方式翘曲的第一膜23的上表面在温度回归至室温时收缩，由此，由于热膨胀率比第一膜23高而收缩量比第一膜23大的第二膜25的伴随着从高温降至低温的收缩得到缓和。

这样制造的半导体层积结构体体21能够将第二膜25中产生的内部应力(拉伸应力)控制在低范围。如上所述，这是因为，第二膜25和第一膜23之间的热膨胀率的差造成的热收缩量的差通过在第二膜25成膜时使上表面凸出地拉伸第一膜23而得到缓和。因此，在半导体层积结构体21中难以产生裂纹。

对其他参考例进行说明。在该参考例中，首先，在室温下，在蓝宝石基板(热膨胀率＝8×10^-6/K)的背面上使热膨胀率比蓝宝石基板高的第一膜(例如、SiOx膜或SiNx膜)成膜，将形成的中间层积体加热至高温。之后，在蓝宝石基板的表面上使热膨胀率比基板低的第二膜(例如、GaN膜)成膜，并使其温度降至室温。在该参考例中，半导体层积结构体的内部应力以及翘曲也被降低。

以上虽然说明了本发明适合的实施例，但是本发明不限于上述实施例，权利要求书中记载的所有的各种设计变更都能够实施于上述实施例中。例如、第二膜是III-V族氮化物半导体构成的膜，具体可以是AlN、AlGaN、InGaN、InAlN以及InGaAl中的任意氮化物半导体构成的膜。

Claims

1.一种半导体层积结构体的制造方法，其特征在于，包括如下工序：

在基板的第一面上使热膨胀率比所述基板低的第一膜成膜的工序；

在使所述第一膜成膜后，在位于所述第一面的相反侧的所述基板的第二面上，在比所述第一膜成膜时高的温度下，使由热膨胀率比所述基板高的半导体构成的第二膜成膜的工序。

2.如权利要求1记载的半导体层积结构体的制造方法，其特征在于，

所述基板是Si基板，

所述第一膜是由以碳为主要成分的材料构成的膜或由以Si为主要成分的氧化物或氮化物构成的膜，

所述第二膜是III-V族氮化物半导体构成的膜。