CN101807601A - 一种使用SiGe源极的栅控PNPN场效应晶体管及其制备方法 - Google Patents

Abstract

本发明属于半导体器件技术领域，具体公开了一种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管。一方面，窄禁带宽度的源极材料使得栅控PNPN场效应晶体管的驱动电流上升；另一方面，凹陷型的沟道结构抑制了栅控PNPN场效应晶体管漏电流的增加。同时，本发明还提出了一种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管的制造方法。

Description

一种使用SiGe源极的栅控PNPN场效应晶体管及其制备方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种栅控PNPN场效应晶体管结构，特别涉及一种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管结构，同时，本发明还提出了一种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管结构的制造方法，。

背景技术

近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。随着集成电路技术的不断发展，金属氧化物-硅场效应晶体管(MOSFET)的尺寸越来越小，单位阵列上的晶体管密度也越来越高，随之而来的短沟道效应也愈加明显。如何降低芯片的功耗，成了半导体技术领域的一个研究热点。如今的集成电路器件技术节点已经处于50纳米左右，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时，有必要使用新型的器件来获得较小的漏电流，从而降低芯片功耗。

解决上述问题的方案之一就是采用栅控PNPN场效应晶体管，图1显示了一种平面沟道的n型栅控PNPN场效应晶体管结构。如图1所示，在半导体衬底101上，SiGe中具有重掺杂的p型区域(源区)102和n型区域103，Si中具有p型掺杂区域104和n型掺杂区域(漏区)105，所示106为氧化物介质层，所示107为晶体管的栅极结构，所示108、109和110分别为源极、栅极和漏极的金属电极，所示111为绝缘介质。重掺杂的n型区域103是完全耗尽的一小块区域，用于增加横向的导电区域。源区102和重掺杂n型的区域103可以增强载流子的隧穿能力。栅控PNPN场效应晶体管中源区102、耗尽区103、轻掺杂p型的区域104和漏区105构成的p-n-p-n结结构可以降低漏电流，同时，栅控PNPN场效应晶体管中具有更小的能带间隙，可以增大晶体管的驱动电流。

尽管栅控PNPN场效应晶体管的漏电流要低于传统的MOS晶体管，可以大大降低芯片功耗。但是，随着栅控PNPN场效应晶体管缩小到20纳米以下，其漏电流也在随器件的缩小而上升。普通栅控PNPN场效应晶体管的驱动电流较MOSFET低2-3个数量级，因此需要提高其驱动电流，以提高集成栅控PNPN场效应晶体管的芯片的性能。

发明内容

本发明的目的在于提出一种栅控PNPN场效应晶体管结构，该栅控PNPN场效应晶体管在提高驱动电流的同时，也可以抑制漏电流的增加。

为达到本发明的上述目的，本发明提出了一种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管结构，包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底上形成的具有第二种掺杂类型的漏区；

在所述半导体衬底内靠近漏区的一侧形成的凹陷沟道区域；

在所述半导体衬底上凹陷沟道区域的非漏区侧形成的具有第二种掺杂类型的SiGe耗尽区；

在所述SiGe耗尽区之上形成的具有第一种掺杂类型的SiGe源区；

在所述凹陷沟道区域之上形成的覆盖整个凹陷沟道区域的栅区；

在所述栅区两侧形成的覆盖整个栅区两侧面的第一种绝缘薄膜边墙；

以第二种绝缘薄膜覆盖所述源区、漏区、栅区以及边墙区；

在所述源区、漏区以及栅区形成的导电材料的电极。

本发明中，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层，并且，所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物，所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之间的混合物。所述的第一种、第二种绝缘薄膜为氧化硅、氮化硅或者为它们之间相混合的绝缘材料。所述的导电材料为金属铝、金属钨或者为其它的金属导电材料。

本发明中，所述的SiGe源区、SiGe耗尽区、半导体衬底中第一种掺杂类型的区域和漏区构成一个p-n-p-n结结构。所述的第一种掺杂类型为p型；第二种掺杂类型为n型；或者所述的第一种掺杂类型为n型，第二种掺杂类型为p型。

U形沟道的使用，使得隧穿场效应晶体管的沟道长度可以大于水平方向的栅长，沟道长度的上升使得场效应晶体管的漏电流得到抑制。同时，由于采用了窄禁带宽度的源极材料，使得场效应晶体管的驱动电流上升。

本发明还提出了这种使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管结构的制造方法，具体步骤如下：

提供一个具有第一种掺杂类型的半导体衬底；

淀积形成第一层光刻胶，并通过掩膜曝光光刻出漏区需掺杂的图形；

进行离子注入，形成第二种掺杂类型的漏区；

第一层光刻胶剥离；

依次淀积形成第一层硬质掩膜和第二层光刻胶；

掩膜曝光刻蚀暴露出衬底，并刻蚀衬底形成器件的凹陷沟道结构；

第二层光刻胶和第一层硬质掩膜剥离；

依次形成第一种绝缘薄膜、第一种导电薄膜和第三层光刻胶；

掩膜曝光刻蚀形成器件的栅极结构；

第三层光刻胶剥离；

依次淀积形成第二种绝缘薄膜和第四层光刻胶；

掩膜曝光光刻出需形成源区的图形；

对第二种绝缘薄膜、第一种绝缘薄膜进行刻蚀以露出硅衬底；

反应离子刻蚀硅衬底；

第四层光刻胶剥离；

继续对硅衬底进行各向同性刻蚀；

外延形成一层具有第二种掺杂类型的SiGe耗尽区；

外延形成一层具有第一种掺杂类型的SiGe源区；

在所述漏区侧刻蚀第二种绝缘薄膜、第一种绝缘薄膜露出漏区；

淀积形成第三种绝缘薄膜；

对第三种绝缘薄膜进行刻蚀形成通孔；

淀积第二种导电薄膜形成电极。

所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的第一种硬质掩膜为氧化硅。所述的第一种绝缘薄膜为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之间的混合物，所述的第二种、第三种绝缘薄膜为氧化硅、氮化硅或者为它们之间相混合的绝缘材料。所述的第一种导电薄膜为多晶硅、无定形硅、钨金属、氮化钛、氮化钽、金属硅化物或者它们之间的混合物，所述的第二种导电薄膜为金属铝、金属钨或者为其它金属导电材料。

进一步地，所述的第一种掺杂类型为n型，第二种掺杂类型p型；或者，所述的第一种掺杂类型p型，第二种掺杂类型n型。

本发明提出的使用SiGe源极的凹陷沟道型栅控PNPN场效应晶体管在提高驱动电流的同时漏电流也得到减小，也就是在降低芯片功耗的同时也提高了芯片的性能。

附图说明

图1为现有的一个平面沟道的n型栅控PNPN场效应晶体管结构的截面图。

图2至图8为本发明提供的一个使用SiGe源极的n型凹陷沟道型栅控PNPN场效应晶体管结构的实施工艺的截面图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

首先，在提供的半导体衬底上淀积形成一层光刻胶202，并通过掩膜曝光光刻出漏区需掺杂的图形，然后进行n型杂质离子注入并进行退火形成漏区201，如图2。其中，衬底200a和200b为含轻掺杂n型或者p型杂质的硅层，或为绝缘氧化层；衬底200c为轻掺杂p型杂质的硅层。

接下来，剥离光刻胶202，再淀积一层二氧化硅薄膜203，然后淀积光刻胶204，最后掩膜、曝光、刻蚀形成器件的凹陷沟道区域，其结构如图3所示。其中二氧化硅薄膜203作为硬质掩膜，是为了更加精准的刻蚀出凹陷沟道区域及凹陷沟道区域的横向长度，刻蚀过程采用干法刻蚀与湿法刻蚀相结合的刻蚀方法。

接下来，先剥离光刻胶204，再刻蚀掉二氧化硅薄膜203，然后形成一层绝缘薄膜205，再形成一层导电薄膜206，再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀形成栅极结构，最后剥离光刻胶，形成的结构如图4所示。其中，绝缘薄膜205包含一层热生长的二氧化硅薄膜和一层淀积形成的高介电常数介质，导电薄膜206包含淀积形成的一层栅金属(比如为Al、TiN或为TaN)和一层多晶硅。二氧化硅薄膜作为钝化层，厚度为几个埃，目的是改善界面特性；高介电常数介质的厚度为几个纳米到十几个纳米，目的是减小漏电流。

接下来，淀积形成一层氮化硅薄膜207，再淀积一层光刻胶，然后掩膜曝光光刻出需形成源区的图形，再对氮化硅薄膜207和绝缘薄膜205进行刻蚀以露出硅衬底，再通过反应离子刻蚀硅衬底，然后光刻胶剥离，最后对硅衬底进行各向同性刻蚀形成用于形成源区的区域，结构如图5所示。

接下来，先通过外延形成一层具有n型掺杂的SiGe耗尽区208，再通过外延形成一层具有p型掺杂的SiGe源区209，其结构如图6所示。

接下来，在漏区201侧刻蚀氮化硅薄膜207和绝缘薄膜205露出漏区201，并形成完整的栅区边墙结构，如图7所示。

最后，淀积一个绝缘介质213，绝缘材料可以为氧化硅或为氮化硅。再淀积一层光刻胶，然后通过掩膜、曝光、刻蚀的方法形成通孔，并将光刻胶剥离，接着再淀积一层金属，可以为铝，或为钨。然后刻蚀形成电极210、211和212。最终形成如图8所示的器件结构。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (10)

1.一种栅控PNPN场效应晶体管，其特征在于该场效应晶体管结构包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底上形成的具有第二种掺杂类型的漏区；

在所述半导体衬底内靠近漏区的一侧形成的凹陷沟道区域；

在所述半导体衬底上凹陷沟道区域的非漏区侧形成的具有第二种掺杂类型的SiGe耗尽区；

在所述SiGe耗尽区之上形成的具有第一种掺杂类型的SiGe源区；

在所述凹陷沟道区域之上形成的覆盖整个凹陷沟道区域的栅区；

在所述栅区两侧形成的覆盖整个栅区两侧面的第一种绝缘薄膜边墙；

以第二种绝缘薄膜覆盖所述源区、漏区、栅区以及边墙区；

在所述源区、漏区以及栅区形成的导电材料的电极。

2.根据权利要求1所述的场效应晶体管，其特征在于所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。

3.根据权利要求1所述的场效应晶体管，其特征在于所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

4.根据权利要求3所述的场效应晶体管，其特征在于所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者金属硅化物。

5.根据权利要求3所述的场效应晶体管，其特征在于所述的绝缘层为SiO₂、HfO₂、HfSiO、HfSiON、SiON、Al₂O₃或者它们之中几种的混合物。

6.根据权利要求1所述的场效应晶体管，其特征在于所述的SiGe源区、SiGe耗尽区、半导体衬底中第一种掺杂类型的区域和漏区构成一个p-n-p-n结结构。

7.根据权利要求1所述的场效应晶体管，其特征在于所述的第一种掺杂类型为p型；第二种掺杂类型为n型；或者所述的第一种掺杂类型为n型，第二种掺杂类型为p型。

8.根据权利要求1所述的场效应晶体管，其特征在于所述的第一种、第二种绝缘薄膜为氧化硅、氮化硅或者为它们之间相混合的绝缘材料。

9.根据权利要求1所述的场效应晶体管，其特征在于所述的导电材料为金属铝或金属钨。

10.一种如权利要求1～9之一所述的场效应晶体管结构的制造方法，其特征在于包括如下步骤：

提供一个具有第一种掺杂类型的半导体衬底；

淀积形成第一层光刻胶，并通过掩膜曝光光刻出漏区需掺杂的图形；

进行离子注入，形成第二种掺杂类型的漏区；

第一层光刻胶剥离；

依次淀积形成第一层硬质掩膜和第二层光刻胶；

掩膜曝光刻蚀暴露出衬底，并刻蚀衬底形成器件的凹陷沟道结构；

第二层光刻胶和第一层硬质掩膜剥离；

依次形成第一种绝缘薄膜、第一种导电薄膜和第三层光刻胶；

掩膜曝光刻蚀形成器件的栅极结构；

第三层光刻胶剥离；

依次淀积形成第二种绝缘薄膜和第四层光刻胶；

掩膜曝光光刻出需形成源区的图形；

对第二种绝缘薄膜、第一种绝缘薄膜进行刻蚀以露出硅衬底；

反应离子刻蚀硅衬底；

第四层光刻胶剥离；

继续对硅衬底进行各向同性刻蚀；

外延形成一层具有第二种掺杂类型的SiGe耗尽区；

外延形成一层具有第一种掺杂类型的SiGe源区；

在所述漏区侧刻蚀第二种绝缘薄膜、第一种绝缘薄膜露出漏区；

淀积形成第三种绝缘薄膜；

对第三种绝缘薄膜进行刻蚀形成通孔；

淀积第二种导电薄膜形成电极。

Images