CN101888178A - 用于锁相环中极低电压工作下降低电流失配的电荷泵电路 - Google Patents

Abstract

本发明公开了一种用于锁相环中极低电压工作的降低电流失配的电荷泵电路。该电荷泵包括由第一PMOS器件、第二PMOS器件和第一NMOS器件构成的栅电流镜；第三PMOS器件、第四PMOS器件、第一开关、第二开关组成的上拉电路；第二NMOS器件、第三NMOS器件、第三开关、第四开关组成的下拉电路和运算放大器。其中第四PMOS器件既实现了上拉电流管的功能，又实现了上拉开关管的功能；第三NMOS器件既实现了下拉电流管的功能，又实现了下拉开关管的功能；从而实现开关管与电流管的并联关系，适合在低电源电压的环境下工作。通过运算放大器组成的反馈环路，使输出阻抗增加，降低了充电电流和放电电流的失配。

Description

用于锁相环中极低电压工作下降低电流失配的电荷泵电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种用于锁相环中极低电压工作下降低电流失配的电荷泵电路。

背景技术

电荷泵锁相环(CP-PLL)具有高速、低噪声等特点，因而成为现今最普遍的一种锁相环电路，被广泛应用于各种通信电路、频率综合器和时钟恢复电路中。电荷泵电路在CP-PLL中起着非常重要的作用，其主要功能是对反映输出信号和输入信号相位差的脉冲进行积分，并将积分的结果以电压变化量的形式输出，然后用此输出电压控制压控振荡器的频率。

随着微电子技术向纳米尺寸方向发展，要求集成电路设计越来越向低电压(小于1.0伏)、低功耗靠拢。因此，传统的采用级联结构的模拟电路的设计通常不再适用于低电压工作，它不能提供足够的电压净空间来满足信号摆幅的要求。同样地，锁相环的电荷泵电路也面临着难以在低电压下获得较宽的输出电压范围、电荷泵的电流失配和时钟馈通失配的问题。

传统的电荷泵电路中，通常用MOS管作为开关管控制电荷泵电路的充放电。在设计电荷泵时，开关管可以放在电流管的漏端(如图1(a)所示)、源端(如图1(b)所示)或者栅端(如图1(c)所示)。

当MOS开关管放在漏极时，开关管与电流管串联，在极低工作电压下，电源电压不足以驱动两个级联MOS管。另外，采用这种结构的电荷泵，由于开关管和电荷泵的输出直接相连，其电荷分享效应尤为明显，且电流管经历了线性到饱和区的过程，容易造成充放电电流失配。

当MOS开关管放在源极时，虽然开关管与输出不直接相连，受电荷注入效应的影响较少，且电流管始终工作在饱和区，可以消除电荷分享效应，但是开关管也是与电流管串联的，同样存在着电源电压驱动能力不足的问题。

当MOS开关管放在栅极时，开关管与电流管并联，但是此种结构的电荷泵输出阻抗较小，容易受到输出电压的影响，从而使充放电电流失配，增加了CP-PLL输出频谱上的参考杂散。

因此传统的电荷泵电路在极低电源电压的工作环境下，存在着电流失配严重的问题。

发明内容

本发明提供了一种用于电荷泵锁相环(CP-PLL)中、能够在极低电源电压下工作时降低充电电流与放电电流失配的电荷泵电路。

一种电荷泵电路，包括：电流镜、上拉电路、下拉电路和运算放大器，其中，

所述的电流镜由第一PMOS器件、第二PMOS器件和第一NMOS器件组成；其中，第一PMOS器件的漏极与第一PMOS器件的栅极相连，再与第二PMOS的栅极相连；第一PMOS器件的源极与第二PMOS的源极均与电源电压相连；第二PMOS器件的漏极与第一NMOS器件的漏极相连，第一NMOS器件的栅极与第二PMOS器件的漏极相连，第一NMOS器件的源极与地相连；

所述的上拉电路，用于提供上拉电流以提高电荷泵输出端的电压，包括：用作上拉电流源的第三PMOS器件、用作上拉受控晶体管的第四PMOS器件、以及由第一开关和第二开关组成的充电控制开关。

其中，第三PMOS器件的栅极与所述的运算放大器的输出端、第一开关的一端相连，第三PMOS器件的源极与电源电压相连，第三PMOS器件的漏极与所述的运算放大器的负输入端相连；第四PMOS器件的源极和第二开关的一端均与所述的电源电压相连，第四PMOS器件的栅极与第一开关的另一端、第二开关的另一端相连，第四PMOS器件的漏极与电荷泵输出节点相连。第一开关由充电信号UP控制，第二开关由充电信号的互补信号控制。充电信号UP是由鉴频鉴相器产生的开关信号。

可见，上拉电流源的栅极与运算放大器的输出端相连，由运算放大器输出端提供上拉电流源的栅偏置电压；上拉受控晶体管(第四PMOS器件)既实现了上拉电流管的功能(即通过对上拉电流管注入电流，可以把输出电压上拉至电源电压)；又实现了上拉开关管的功能(即通过开启与关断上拉开关管，可以控制上拉电流管是否注入电流，实现电路的上拉)；充电控制开关中，第一开关起隔离电流管的偏置电压的作用，第二开关用于控制上拉受控晶体管的开启与关断，从而控制电荷泵充电，起信号控制的作用。

所述的下拉电路，用于提供下拉电流以减小电荷泵输出端的电压，包括：用作下拉电流源的第二NMOS器件、用作下拉受控晶体管的第三NMOS器件、以及由第三开关和第四开关组成的放电控制开关。其中，第二NMOS器件的栅极与所述的电流镜的第一NMOS管的栅极以及第三开关的一端相连，第二NMOS器件的源极与地相连，第二NMOS器件的漏极与运算放大器的负输入端以及所述的上拉电路的第三PMOS器件的漏端相连；第三NMOS器件的源极、第四开关的一端均与地相连，第三NMOS器件的栅极与第三开关的另一端、第四开关的另一端相连，第三NMOS器件的漏极与电荷泵输出节点相连。第三开关由放电信号DN控制，第四开关由放电信号的互补信号

控制。放电信号DN是由鉴频鉴相器产生的开关信号。

可见，下拉电流源的栅极与电流镜的栅极相连，构成共栅结构，这样下拉电流源与电流镜的栅端电压相等，使得下拉电流源的电流与电流镜的电流相等，从而给电流镜提供偏置电流。下拉受控晶体管(第三NMOS器件)既实现了下拉电流管的功能(即通过下拉电流管输出电流，可以把输出电压下拉至地；又实现了下拉开关管的功能(即通过开启与关断下拉开关管，可以控制下拉电流管是否输出电流，实现电路的下拉)；放电控制开关中，第三开关用于隔离电流镜的偏置电压，而第四开关用于控制下拉受控晶体管(第三NMOS器件)的开启与关断，从而控制电荷泵的放电，起信号控制的作用。

所述的运算放大器，用于调整输出端的电压。所述的运算放大器具有正输入端、负输入端和一个输出端，所述的运算放大器的负输入端与上拉电路和下拉电路的节点处连接在一起，所述的运算放大器的正输入端与电荷泵输出节点相连，所述的运算放大器的输出端与第三PMOS器件的栅极、第一开关的一端相连。运算放大器通过负反馈使得运算放大器输入之间的电压差最小，从而减小上拉电流和下拉电流的失配。

本发明的电荷泵电路的工作原理如下：

当充电信号UP为高，放电信号DN为低时，第一开关与第四开关闭合，第二开关与第三开关断开，则第三PMOS器件的栅极、第四PMOS器件的栅极与运算放大器的输出端接通，由运算放大器输出端提供偏置电压，第四PMOS器件导通；第二NMOS器件的栅极与第三NMOS器件栅极断开，第二NMOS器件的栅极电压不影响第三NMOS器件栅极的接地，第三NMOS器件关断，此时输出节点电压升高。

而充电信号UP为低，放电信号DN为高时，第二开关与第三开关闭合，第一开关与第四开关断开，则第三PMOS器件的栅极与第四PMOS器件栅极断开，运算放大器的输出电压不影响第四PMOS器件栅极接电源电压，第四PMOS器件关断；第二NMOS器件的栅极与第三NMOS器件栅极与第一NMOS器件的栅极相连，由电流镜提供偏置电压，第三NMOS器件导通，此时输出节点电压降低。

当充电信号UP为低，放电信号DN为低时，第一开关与第三开关断开，第二开关与第四开关闭合，则第三PMOS器件的栅极与第四PMOS器件栅极断开，运算放大器的输出电压不影响第四PMOS器件栅极接电源电压，第四PMOS器件关断；第二NMOS器件的栅极与第三NMOS器件栅极断开，第二NMOS器件的栅极电压不影响第三NMOS器件栅极的接地，第三NMOS器件关断，此时输出节点电压保持不变。

当UP信号为高，DN信号为高的状态只有很短暂的时间，第一开关与第三开关闭合，第二开关与第四开关断开，此时第四PMOS器件导通，第三NMOS器件也导通，此时需要充电电流和放电电流具有良好的匹配度，这样才能保证输出节点电压保持不变。在高速电荷泵电路中，充放电电流往往要求精确相等，然而考虑到功耗等一些因素的制约，充放电电流一般都很小。

本发明电路的Spectre模拟结果显示：在0.5V的极低电路电源电压下，输出电压幅度仍然较宽，在0mV～490mV范围内，充电电流和放电电流具有很好的匹配度。

与现有技术相比，本发明具有如下有益的技术效果：

由于无论在上拉电路还是下拉电路中，开关管和电流管均共用一个MOS器件(受控晶体管)，采用控制信号控制受控晶体管的栅极，开关管和电流管的两节点端相同，实现了开关管与电流管并联，从而实现在电荷泵的充放电时电压降的减小，并提供了足够多的电压净空间，使得在低电压下能够获得较宽的输出电压范围。同时，引入运算放大器组成的反馈环路，使电荷泵输出阻抗增加，不易受输出电压的影响，从而降低了充放电电流的失配。还采用隔离开关，可以在开关管关断的情况下，隔离偏置电压对开关管的影响。

本发明的电荷泵电路能够工作在极低电压(0.5V)下，且输出电压在0mV～490mV范围内充电电流和放电电流均具有良好的匹配。

附图说明

图1是三种传统电荷泵电路的电路结构示意图；

图2是本发明电荷泵电路的电路结构示意图；

图3是本发明电荷泵电路的Spectre模拟结果示意图。

具体实施方式

如图1所述的三种传统的电荷泵电路的电路结构，采用MOS管作为开关管控制电荷泵电路的充放电。

图1(a)中所示，MOS开关管放在漏极，开关管与电流管串联，开关管和电荷泵的输出直接相连。在极低工作电压下，电源电压不足以驱动两个级联MOS管，且电流管经历了线性到饱和区的过程，容易造成充放电电流失配。

图1(b)中所示，MOS开关管放在源极，开关管与电流管串联，在极低工作电压下，同样存在着电源电压驱动能力不足的问题。

如图1(c)中所示，MOS开关管放在栅极，开关管与电流管并联，但是此种结构的电荷泵输出阻抗较小，容易受到输出电压的影响，从而使充放电电流失配，增加了CP-PLL输出频谱上的参考杂散。

如图2所示的本发明的电荷泵包括多个晶体管。晶体管是金属氧化物半导体MOS晶体管。如本领域技术人员所公知的，存在两种类型的MOS晶体管：n沟道MOS晶体管(NMOS)和p沟道MOS晶体管(PMOS)。该电荷泵包括NMOS晶体管和PMOS晶体管。

如图2所示的本发明的电荷泵包括：由第一PMOS器件P1、第二PMOS器件P2和第一NMOS器件N1构成的栅电流镜；由第三PMOS器件P3、第四PMOS器件P4、第一开关S1和第二开关S2组成的上拉电路；由第二NMOS器件N2、第三NMOS器件N3、第三开关S3和第四开关S4组成的下拉电路和运算放大器OP。

第一PMOS器件P1的漏极、第一PMOS器件P1的栅极与第二PMOS器件P2的栅极相连；

第一PMOS器件P1的源极、第二PMOS器件P2的源极、第三PMOS器件P3的源极、第四PMOS器件P4的源极以及第二开关S2的一端与电源电压VDD相连；

第二PMOS器件P2的漏极与第一NMOS器件N1的漏极、第一NMOS器件N1的栅极、第二NMOS器件N2的栅极以及第三开关S3的一端相连；

第一NMOS器件N1的源极、第二NMOS器件N2的源极、第三NMOS器件N3的源极以及第四开关S4的一端与地相连；

第二NMOS器件N2的漏极与第三PMOS器件P3的漏极以及运算放大器OP的负向输入端相连；

第三NMOS器件N3的栅极与第三开关S3的另一端、第四开关S4的另一端相连；

第三PMOS器件P3的栅极与第一开关S1的一端、运算放大器OP的输出端相连；

第四PMOS器件P4的栅极与第一开关S1的另一端、第二开关S2的另一端相连；

第三NMOS器件N3的漏极、第四PMOS器件P4的漏极以及运算放大器OP的正向输入端与输出节点Vout相连。

上述MOS管尺寸的大小由Spectre模拟仿真实验确定，选用模拟仿真实验中充放电电流失配最小情况下的MOS管尺寸。本发明中用到的所有PMOS管和NMOS管都是采用普通的四端口结构，分别是源极(S)、漏极(D)、栅极(G)及体端(B)。上述的PMOS管P1～P4的体端都接电源电压VDD以减小电流泄漏，上述的NMOS管N1～N3的体端都接地以减小电流泄漏。

第一开关S1由充电信号UP控制，第二开关S2由充电信号的互补信号

控制；第三开关S3由放电信号DN控制，第四开关S4由放电信号的互补信号

控制。当控制信号为高时，开关闭合，电路导通；当控制信号为低时，开关断开，电路开路。

工作原理：充电信号UP和放电信号DN分别是由鉴频鉴相器产生的开关信号，当充电信号UP为高，放电信号DN为低时，第一开关S1与第四开关S4闭合，第二开关S2与第三开关S3断开，则第三PMOS器件P3的栅极、第四PMOS器件P4的栅极与运算放大器OP的输出端接通，由运算放大器OP输出提供偏置电压，作为上拉电流管和上拉开关管的第四PMOS器件导通；第二NMOS器件N2的栅极与第三NMOS器件N3栅极断开，第二NMOS器件N2的栅极电压不影响第三NMOS器件N3栅极的接地，作为下拉电流管和下拉开关管的第三NMOS器件关闭，此时输出节点Vout电压升高。

而充电信号UP为低，放电信号DN为高时，第二开关S2与第三开关S3闭合，第一开关S1与第四开关S4断开，则第三PMOS器件P3的栅极与第四PMOS器件P4栅极断开，运算放大器OP的输出电压不影响第四PMOS器件P4栅极接电源电压VDD，作为上拉电流管和上拉开关管的第四PMOS器件关闭；第二NMOS器件N2的栅极与第三NMOS器件N3栅极与第一NMOS器件N1的栅极相连，由电流镜提供偏置电压，作为下拉电流管和下拉开关管的第三NMOS器件导通，此时输出节点Vout电压降低。

当充电信号UP为低，放电信号DN为低时，第一开关S1与第三开关S3断开，第二开关S2与第四开关S4闭合，则第三PMOS器件P3的栅极与第四PMOS器件P4栅极断开，运算放大器OP的输出电压不影响第四PMOS器件P4栅极接电源电压VDD，作为上拉电流管和上拉开关管的第四PMOS器件关闭；第二NMOS器件N2的栅极与第三NMOS器件N3栅极断开，第二NMOS器件N2的栅极电压不影响第三NMOS器件N3栅极的接地，作为下拉电流管和下拉开关管的第三NMOS器件关闭，此时输出节点Vout电压保持不变。

当充电信号UP为高，放电信号DN为高的状态只有很短暂的时间，第一开关S1与第三开关S3闭合，第二开关S2与第四开关S4断开，此时作为上拉电流管和上拉开关管的第四PMOS器件导通，作为下拉电流管和下拉开关管的第三NMOS器件也导通，此时需要充电电流和放电电流具有良好的匹配度，这样才能保证输出节点Vout电压保持不变。在高速电荷泵电路中，充放电电流往往要求精确相等，然而考虑到功耗等一些因素的制约，充放电电流一般都很小。

图3所示为本发明电路的Spectre模拟结果示意图，其中横坐标表示输出节点Vout电压的变化范围，纵坐标表示输出电流(充、放电电流)的大小，实线表示放电电流(Idn)的大小，x线表示充电电流(Iup)的大小。当电路电源电压为0.5V时，在0mV～490mV的输出电压幅度范围内，充电电流和放电电流具有很好的匹配度。输出电压为490mV时，充、放电电流为18.8uA。

Claims (3)

1.一种用于锁相环中极低电压工作下降低电流失配的电荷泵电路，包括：电流镜、上拉电路、下拉电路和运算放大器，其特征在于：

所述的电流镜由第一PMOS器件、第二PMOS器件和第一NMOS器件组成；其中，第一PMOS器件的漏极与第一PMOS器件的栅极相连，再与第二PMOS器件的栅极相连；第一PMOS器件的源极与第二PMOS器件的源极均与电源电压相连；第二PMOS器件的漏极与第一NMOS器件的漏极相连，第一NMOS器件的栅极与第二PMOS器件的漏极相连，第一NMOS器件的源极与地相连；

所述的上拉电路，包括：用作上拉电流源的第三PMOS器件、用作上拉受控晶体管的第四PMOS器件、以及由第一开关和第二开关组成的充电控制开关；其中，第三PMOS器件的栅极与所述的运算放大器的输出端、第一开关的一端相连，第三PMOS器件的源极与电源电压相连，第三PMOS器件的漏极与所述的运算放大器的负输入端相连；第四PMOS器件的源极和第二开关的一端均与所述的电源电压相连，第四PMOS器件的栅极与第一开关的另一端、第二开关的另一端相连，第四PMOS器件的漏极与电荷泵输出节点相连；第一开关由充电信号UP控制，第二开关由充电信号的互补信号

控制；

所述的下拉电路，包括：用作下拉电流源的第二NMOS器件、用作下拉受控晶体管的第三NMOS器件、以及由第三开关和第四开关组成的放电控制开关；其中，第二NMOS器件的栅极与所述的电流镜的第一NMOS管的栅极以及第三开关的一端相连，第二NMOS器件的源极与地相连，第二NMOS器件的漏极与所述的运算放大器的负输入端以及所述的上拉电路的第三PMOS器件的漏端相连；第三NMOS器件的源极、第四开关的一端均与地相连，第三NMOS器件的栅极与第三开关的另一端、第四开关的另一端相连，第三NMOS器件的漏极与电荷泵输出节点相连；第三开关由放电信号DN控制，第四开关由放电信号的互补信号

控制；

所述的运算放大器，具有正输入端、负输入端和一个输出端；其中，所述的运算放大器的负输入端与所述的上拉电路和下拉电路的节点处连接在一起，所述的运算放大器的正输入端与电荷泵输出节点相连，所述的运算放大器的输出端与第三PMOS器件的栅极、第一开关的一端相连。

2.如权利要求1所述的电荷泵电路。其特征在于：所述的第一PMOS器件、第二PMOS器件、第三PMOS器件、第四PMOS器件、第一NMOS器件、第二NMOS器件和第三NMOS器件均为具有源极、漏极、栅极及体端的四端口结构；其中，第一PMOS器件、第二PMOS器件、第三PMOS器件和第四PMOS器件的体端均接电源电压，第一NMOS器件、第二NMOS器件和第三NMOS器件的体端均接地。

3.如权利要求1所述的电荷泵电路。其特征在于：所述的第一PMOS器件、第二PMOS器件、第三PMOS器件、第四PMOS器件、第一NMOS器件、第二NMOS器件和第三NMOS器件均为金属氧化物半导体MOS晶体管。

Images