CN101878569A - 静电对策部件及其制造方法 - Google Patents
静电对策部件及其制造方法 Download PDFInfo
- Publication number
- CN101878569A CN101878569A CN2008801180964A CN200880118096A CN101878569A CN 101878569 A CN101878569 A CN 101878569A CN 2008801180964 A CN2008801180964 A CN 2008801180964A CN 200880118096 A CN200880118096 A CN 200880118096A CN 101878569 A CN101878569 A CN 101878569A
- Authority
- CN
- China
- Prior art keywords
- raw cook
- electrode
- metal level
- discharge
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/24—Selection of materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49206—Contact or terminal manufacturing by powder metallurgy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Elimination Of Static Electricity (AREA)
Abstract
静电对策部件具有:内部具有空洞部的陶瓷坯体;以及经由空洞部而相对的2个放电用电极。放电用电极由含有80重量%以上的钨的金属构成。在放电用电极中,相对于钨的总量,与氧结合的钨的量为2.0%原子百分比以下。对于该静电对策部件,即使反复对放电用电极施加高电压的静电,发生短路的可能性也很小,具有高可靠性。
Description
技术领域
本发明涉及用于吸收静电的静电对策部件。
背景技术
近年来,为了满足移动电话等电子设备的小型化、高性能化的要求,正在推进IC进一步的微细化、高集成化,而另一方面,耐压性不断降低。即使是像人体与电子设备的端子等接触时产生的静电放电电涌那样能量小的电涌,也会导致IC发生损坏或误动作。
作为对策,目前在采用如下方法:在静电侵入的布线与地之间设置静电对策部件,使静电旁通来抑制对IC施加的高电压。静电对策部件具有这样的特性:在通常状态下阻抗值高,将电气阻断,但当施加了静电等的高压时,阻抗值下降,可使电气通过。作为具有这样的特性的静电对策部件,公知有齐纳二极管、叠层压敏电阻器以及间隙放电元件等。
专利文献1、2公开了现有的作为静电对策部件的间隙放电元件。间隙放电元件具有:具有空洞部的陶瓷坯体;埋设在陶瓷坯体中的一对放电用电极;以及分别与放电用电极连接的端子电极。放电用电极经由空洞部而彼此相对。放电用电极通常处于断开状态,但当施加了静电等的高电压时,在空洞部内,在放电用电极之间发生放电,从而有电流流过。
从根本上讲,间隙放电元件与齐纳二极管、叠层压敏电阻器等其它静电对策部件相比,寄生静电电容值很小。当具有大的寄生静电电容值的静电对策部件与信号线相连时,在信号的频率高的情况下,信号质量劣化,因此,寄生静电电容值低的静电对策部件比较理想。因此,间隙放电元件可与上述那样的信号线连接。另外,在发生放电的空洞部内只有空气,不存在部件,因此,即使被施加了高电压的静电,陶瓷元件也不会受到损坏,与其它静电对策部件相比,具有优势。
然而,一对放电用电极隔开规定的间隔,于空洞部露出。而且,有时空洞部内的温度在静电放电时会瞬间达到2500℃以上的高温。因而当连续反复地施加了静电时,放电用电极可能发生熔化从而导致短路。
专利文献1:日本特开平1-102884号公报
专利文献2:日本特开平11-265808号公报
发明内容
静电对策部件具有:内部具有空洞部的陶瓷坯体;以及经由空洞部而相对的2个放电用电极。放电用电极由含有80%重量百分比以上的钨的金属构成。在放电用电极中,相对于钨的总量,与氧结合的钨的量为2.0%原子百分比以下。
对于该静电对策部件,即使反复对放电用电极施加高电压的静电,发生短路的可能性也很小,具有高可靠性。
附图说明
图1A是本发明的实施方式1的静电对策部件的立体图。
图1B是图1A所示的静电对策部件的线1B-1B处的剖视图。
图2A是示出实施方式1的静电对策部件的制造方法的剖视图。
图2B是示出实施方式1的静电对策部件的制造方法的剖视图。
图2C是示出实施方式1的静电对策部件的制造方法的剖视图。
图2D是示出实施方式1的静电对策部件的制造方法的剖视图。
图2E是示出实施方式1的静电对策部件的制造方法的剖视图。
图3A是示出实施方式1的静电对策部件的另一制造方法的俯视图。
图3B是图3A所示的静电对策部件的线3B-3B处的剖视图。
图4是示出实施方式1的静电对策部件的又一制造方法的剖视图。
图5是示出实施方式1的静电对策部件的静电放电试验的试验电路图。
图6示出了实施方式1的静电对策部件的静电对策部件的静电放电试验中的电压。
图7示出了实施方式1的静电对策部件的放电用电极的材料。
图8示出了用于形成实施方式1的静电对策部件的树脂层的树脂浆。
图9示出了实施方式1的静电对策部件的空洞部的尺寸以及放电用电极彼此相对的面积。
图10A示出了实施方式1的静电对策部件的特性。
图10B示出了实施方式1的静电对策部件的特性。
图11A示出了本发明的实施方式2的静电对策部件的特性。
图11B示出了本发明的实施方式2的静电对策部件的特性。
图12示出了对实施方式2的静电对策部件施加的静电脉冲电压与抑制峰值电压之间的关系。
标号说明
101陶瓷坯体;102空洞部;103放电用电极(第1放电用电极);104放电用电极(第2放电用电极);105端子电极(第1端子电极);106端子电极(第2端子电极);111静电对策部件;301生片(green sheet)(第1生片);302金属层(第1金属层);303树脂层;303C树脂球;303D浆状树脂;304生片(第3生片);305生片(第4生片);306金属层(第2金属层);307生片(第2生片);308未烧结层叠体;310生片(第3生片);310E开口部;311未烧结层叠体;312未烧结层叠体。
具体实施方式
(实施方式1)
图1A是本发明的实施方式1的静电对策部件111的立体图。图1B是图1A所示的静电对策部件111的线1B-1B处的剖视图。静电对策部件111具有:陶瓷坯体101、埋设在陶瓷坯体101中的放电用电极103和104、以及分别与放电用电极103、104连接的端子电极105、106。端子电极105、106分别设置在陶瓷坯体101的彼此相反侧的端部101A、101B上。在陶瓷坯体101内设有空洞部102。放电用电极103、104露出于空洞部102,且隔着空洞部102隔开规定的距离D101而彼此相对。即,放电用电极103、104经由空洞部102而彼此相对。
陶瓷坯体101优选由含有以下主成分的陶瓷绝缘体构成,所述主成分是从氧化铝、镁橄榄石、滑石、富铝红柱石、堇青石中选择出的至少一种陶瓷组成物。这些绝缘体的相对介电常数低至15以下,可降低放电用电极103、104之间的寄生电容值。
放电用电极103、104由含有80%重量百分比以上的钨的金属形成,相对于钨的总量,与氧结合的钨的量为1.8%原子百分比以下。虽然希望与氧结合的钨的量为钨总量的0%原子百分比,但实际上,大多情况下都要比0%原子百分比大。放电用电极103、104彼此相对的部分103A、104A的面积、即相对面积为0.01mm2以上1.0mm2以下,放电用电极103、104的部分103A、104A之间的距离D101为5μm以上16μm以下。
接着,对静电对策部件111的制造方法进行说明。图2A~图2E是示出静电对策部件111的制造方法的剖视图。
首先,如图2A所示,使用陶瓷浆,通过刮刀法来制作厚度大约为50μm的由陶瓷绝缘体构成的生片301。然后,如图2A所示,以使生片301的上表面301A的部分301D露出的方式,利用导电浆,通过丝网印刷在生片301的上表面301A的部分301C上形成金属层302。
接着,如图2B所示,以使金属层302的上表面302A的部分302D露出的方式,在金属层302的上表面302A的部分302C上涂布树脂浆而形成树脂层303。形成树脂层303的树脂浆由固态的树脂球(resin bead)303C和浆状树脂303D构成。另外,如图2B所示,在金属层302的上表面302A的部分302D上,形成由作为陶瓷绝缘体的陶瓷浆构成的生片304,并在生片301的上表面301A的部分301D上,形成由作为陶瓷绝缘体的陶瓷浆构成的生片305。
接着,如图2C所示,以使生片304的上表面304A露出的方式,在树脂层303的上表面303A上和生片305的上表面305A上,利用导电浆,通过丝网印刷形成金属层306。
接着,如图2D所示,在生片304的上表面304A上和金属层306的上表面306A上,利用作为陶瓷绝缘体的陶瓷浆形成生片307,从而形成未烧结层叠体308。
接着,对未烧结层叠体308进行切割,将其分离成多个单片。在含有0.2%体积百分比以上的氢的氮氢混合气氛中对分离后的未烧结层叠体308的单片进行烧结。在对未烧结层叠体308进行烧结的期间,氢使金属层302、306的表面的氧化物还原。通过该烧结,如图2E所示,得到了烧结层叠体309,该烧结层叠体309具有由生片301、304、305、307构成的陶瓷坯体101、以及由金属层302、306构成的放电用电极103、104。在该烧结中,树脂层303挥发,从而形成陶瓷坯体101内的空洞部102。由此,放电用电极103、104露出于空洞部102,且隔开规定的距离D101而彼此相对。在烧结后,以使陶瓷坯体101的外形尺寸为1.6mm×0.8mm×0.8mm的方式,对生片进行设计,放电用电极103、104的位于陶瓷坯体101的彼此相反侧的端部101A、101B露出。
最后,如图1B所示,以与放电用电极103、104接触的方式,在陶瓷坯体101的端部101A、101B涂布铜浆,并在800℃的氮气氛中进行烧结,形成端子电极105、106。
在上述制造方法中,通过溶剂将上述陶瓷组成物的粉末、粘合树脂、可塑剂进行混合,由此来制作用于形成生片301、307的陶瓷浆。另外,通过将固态的树脂球303C与浆状树脂303D进行搅拌来制作用于形成树脂层303的树脂浆。树脂球303C是丙烯球,浆状树脂303D是丙烯类树脂。与其它树脂相比,丙烯类树脂在低温下更容易分解,因此,在空洞部102周围的陶瓷坯体101上不容易产生缺陷。作为丙烯类树脂的替代物,还可以利用其它在低温下容易分解的树脂来形成树脂浆。
形成金属层302、303的导电浆由含有80%重量百分比以上的钨的金属构成。
与形成生片301、307的陶瓷浆同样,形成生片304、305的陶瓷浆是通过将陶瓷组成物的粉末、粘合树脂、可塑剂以及溶剂进行混合来制作的。但是,形成生片304、305的陶瓷浆中的粘合树脂的含有率比形成生片301、307的陶瓷浆大。由此,能够防止构成陶瓷坯体1的生片301、304、305、307的分层(delamination)。另外,形成树脂层303和生片304、305的顺序没有特别限定,任何顺序均具有相同的效果。
图3A是示出静电对策部件111的另一制造方法的俯视图和剖视图,示出了具有1块生片310的未烧结层叠体311。图3B是未烧结层叠体311的线3B-3B处的剖视图。在图3A和图3B中,对与图2A~图2E所示的部分相同的部分标注相同的参照标号,并省略其说明。未烧结层叠体311具有生片310,来替代图2D所示的未烧结层叠体308的生片304、305。在生片310上形成有填入树脂层303的开口部310E。生片310由与生片304、305相同的材料构成,且形成在金属层302的上表面302A的部分302D上和生片301的上表面301A的部分301D上。金属层306形成在树脂层303的上表面303A上和生片301的上表面301A的部分301D的正上方的生片310的上表面310A的部分310C上。生片307形成在金属层306的上表面306A上和金属层302的上表面302A的部分302D的正上方的生片310的上表面310A的部分310D上。形成生片310的陶瓷浆中的粘合树脂的含有率比形成生片301、307的陶瓷浆大。由此,能够防止构成陶瓷坯体1的生片301、307、310的分层。
对于不存在生片304、305的情况,会在树脂层303中形成台阶,无法通过丝网印刷高精度地涂布用于形成金属层306的导电浆,有时会导致烧结后在陶瓷坯体1中产生缺陷。而利用生片304、305,能够消除该台阶,能够高精度地涂布导电浆而形成金属层306。图4是示出静电对策部件111的又一制造方法的剖视图,示出了实施方式1的另一个未烧结层叠体312。图4中,对与图2A~图2E所示的部分相同的部分标注相同的参照标号,并省略其说明。在空洞部102很薄且用于形成空洞部102的树脂层303很薄的情况下,是不需要形成生片304、305的。在该情况下,金属层306形成在树脂层303的上表面303A上和生片301的上表面301A的部分301D上,生片307形成在金属层302的上表面302A的部分302D上和金属层306的上表面306A上。
接着,制作静电对策部件111的样品,按照IEC-6100-4-2标准(4~20kV-150pF-330Ω)对这些样品进行了静电放电试验。图5是静电对策部件的静电放电试验的试验电路。数字示波器113与静电对策部件111并联连接。从静电放电枪112向静电对策部件111直接施加静电脉冲。由于该静电脉冲的作用,经由静电对策部件111的空洞部102,在放电用电极103、104之间发生放电而导通,即进行工作,此时,静电引起的电流的大部分向地流入。在放电用电极103、104之间发生放电而导通的电压是静电对策部件111的放电开始电压。通过数字示波器113,可观测受到静电对策部件111抑制后的电压。图6示出了所观测到的电压。在施加静电脉冲之后,立刻观测到高峰值电压,然后电压迅速衰减。该峰值电压就是抑制峰值电压。即,静电对策部件111将所施加的静电脉冲的电压抑制为抑制峰值电压。抑制峰值电压越低,静电对策部件越容易放电,性能越出色。
为了评价放电用电极103、104的表面状态,以使放电用电极103、104的表面从陶瓷坯体101的上表面露出的方式,进行了研磨。利用X射线光电子光谱(XPS)分析法,在X射线源Al-Kα、光电子取出角45°、分析区域、电压25.9W的条件下,对露出的放电用电极103、104的表面进行测定,在放电用电极103、104的表面上,检测与氧结合的钨的量和未与氧结合的钨的量,根据检测出的上述这些量来计算钨的氧化物的量。
另外,还在8kV-150pF-330Ω的条件下进行了上述静电放电试验,反复施加1000次静电脉冲,测定静电对策部件111的绝缘电阻值的变化。
图7示出了静电对策部件111的样品的金属层302、306(放电用电极103、104)的材料M1~M5。图8示出了静电对策部件111的样品的用于形成空洞部102的树脂层303的树脂浆R1~R9的树脂球的直径和含有率。树脂球由丙烯构成。图9示出了静电对策部件111的样品的空洞部102的长度、宽度、放电用电极103、104相对的面积S101的组合P1~P5。图10示出了由图7~图9所示的放电用电极103、104和树脂浆形成的样品的特性。
图10示出了各样品的如下参数:对未烧结层叠体308进行烧结的烧结气氛ATM 101~ATM 104;空洞部102的高度,即放电用电极103、104之间的距离D101(μm);放电用电极103、104之间的静电电容值C101(pF);针对所施加的静电脉冲电压Vp(kV)的抑制峰值电压Vpeak(V);放电用电极103、104表面的金属氧化物的量A101(原子%);以及针对静电放电(ESD)次数的放电用电极103、104之间的绝缘电阻R101(Ω)。绝缘电阻R101中的“SC”表示放电用电极103、104之间的短路。在烧结气氛ATM 101~ATM 104中,将样品的未烧结层叠体308保持在1250℃的温度下2个小时,进行烧结。烧结气氛ATM 101为氮100%体积百分比、氢0%。烧结气氛ATM 102为氮99.9%体积百分比、氢0.1%体积百分比。烧结气氛ATM 103为氮99.8%体积百分比、氢0.2%体积百分比。烧结气氛ATM 104为氮99.0%体积百分比、氢1.0%体积百分比。
样品1~4只有烧结气氛彼此不同。对于在氮100%、氢0%的烧结气氛ATM 101中烧结的样品1,尽管会在电极103、104之间发生ESD,但在电极103、104的表面上,相对于钨的总量,与氧结合的钨的量存在6%原子百分比。当在电极103、104的表面上存在氧化物时,表面上的电阻值变大,不易发生ESD。因此,样品1的放电开始电压高达8kV,针对施加的高电压静电的抑制峰值电压非常高。对于在氢为0.2%体积百分比以上的烧结气氛中烧结的样品3、4,放电用电极103、104表面的与氧结合的钨的量低于2%原子百分比,放电开始电压、抑制峰值电压均很低,具有良好的特性。当烧结气氛中氢的浓度很大时,陶瓷坯体组成物在烧结时将被还原,从而失去绝缘性而半导体化。烧结气氛中的氢的浓度的上限随该陶瓷组成物的种类和烧结温度而变化,因此,可适当确定其上限。
样品5~8只有放电用电极103、104的材料彼此不同。当把铜与钨混合时,二者合金化,电极103、104的导电率提高,并且熔点降低。对于构成放电用电极103、104的金属中的钨量为80%重量百分比以上的样品5、6,即使反复发生1000次ESD,电极103、104之间也不会发生短路。对于具有钨为70%重量百分比的电极103、104的样品7,当反复发生500次ESD时,发生了短路。对于具有由铂构成的电极103、104的样品8,仅仅50次ESD,就在电极103、104之间发生了短路。在发生ESD时,空洞部102和电极103、104的温度上升至2500~3000℃。如果放电用电极103、104的熔点为该温度以上,则即使反复发生ESD,电极103、104也不会发生短路。
样品9~12只有放电用电极103、104相对的相对面积S101彼此不同。对于相对面积S101大的样品,绝缘电阻值因反复发生ESD而降低,对于相对面积S101小的样品,抑制峰值电压和放电开始电压高。
对于相对面积S101大于1.0mm2的样品11,重复1000次ESD后的绝缘电阻值为106Ω数量级,虽然不会发生短路但该值很低,因此,相对面积S101优选为1.0mm2以下。另外,对于相对面积S101小于0.01mm2的样品12,在4kY的静电下不会发生ESD,因此,相对面积S101优选为0.01mm2以上。
对于样品13~20,形成空洞部102的树脂浆不同。当树脂浆中的树脂球的直径和含有率变化时,空洞部102的高度,即电极103、104之间的距离D101发生变化。当距离D101变小时,绝缘电阻值因反复发生ESD而降低。对于距离D101小于5μm的样品13、14,尽管在电极103、104间不发生短路,但绝缘电阻值已经低至1×105Ω~1×108Ω。另一方面,当距离D101增大时,不容易发生ESD,抑制峰值电压增高。针对6kV的静电,距离D101超过20μm的样品19、20的抑制峰值电压高至900V以上。空洞部102的高度即电极103、104之间的距离D101优选为5~20μm的范围。对于距离D101超过16μm的、20μm的样品18,尽管抑制峰值电压低,但在4kY的静电下不会发生ESD。因此,电极103、104之间的距离D101更加优选为5~16μm的范围。
并且,为了进一步降低抑制峰值电压,还可以在陶瓷坯体101中形成其它电路。例如,还可以在陶瓷坯体101中进行细线(fine line)的构图而形成电感。另外,还可以通过在陶瓷坯体101的表面上涂布、印刷电阻浆来形成电阻。
对未烧结层叠体303进行烧结时的烧结气氛中含有的氢使放电用电极103、104表面的氧化物还原。烧结气氛也可以含有用于使放电用电极103、104(金属层302、306)的表面的氧化物还原的一氧化碳或亚硫酸气体等其它还原性气体,来替代氢。
(实施方式2)
实施方式2的静电对策部件具有与图1A和图1B所示的实施方式1的静电对策部件111相同的结构。在实施方式2的静电对策部件中,放电用电极103、104由含有80重量%以上的钨的金属形成,与氧结合的钨的量为钨总量的2.0%原子百分比以下。虽然希望与氧结合的钨的量为钨总量的0%原子百分比,但实际上,大多情况下都要比0%原子百分比大。
实施方式2的静电对策部件可通过图2A~图2E所示的实施方式1的静电对策部件111的制造方法来制造。在实施方式2的静电对策部件中,在含有使金属层302、306表面的氧化物还原的还原性气体的氮气氛中,对图2D所示的未烧结层叠体308进行烧结。在实施方式2中,使用氢作为还原性气体,但也可以使用其它还原性气体。
在烧结后,以使陶瓷坯体101的外形尺寸为2.0mm×1.2mm×0.8mm的方式,对生片进行设计。
接着,制作实施方式2的静电对策部件的样品,与实施方式1相同,利用图5所示的静电试验电路,按照IEC-6100-4-2标准(4~20kV-150pF-330Ω)对这些样品进行了静电放电试验。另外,与实施方式1相同,在放电用电极103、104的表面上,检测与氧结合的钨的量和未与氧结合的钨的量,根据检测出的上述这些量来计算钨的氧化物的量。
另外,还在8kV-150pF-330Ω的条件下进行了上述静电放电试验,反复施加1000次静电脉冲,测定实施方式2的静电对策部件的绝缘电阻值的变化。
图11示出实施方式2的静电对策部件的样品的特性,上述样品具有由图7所示的材料M1~M5形成、且在彼此不同的烧结气氛中进行烧结的烧结层叠体309。
图11示出了各样品的以下参数:对未烧结层叠体308进行烧结的烧结气氛ATM 101~ATM 104;电极103、104彼此相对的相对面积S101(mm2);空洞部102的高度,即放电用电极103、104之间的距离D101(μm);放电用电极103、104之间的静电电容值C101(pF);针对所施加的静电脉冲电压Vp(kV)的抑制峰值电压Vpeak(V);放电用电极103、104表面的金属氧化物的量A101(原子%);以及针对静电放电(ESD)次数的放电用电极103、104之间的绝缘电阻R101(Ω)。绝缘电阻R101中的“SC”表示放电用电极103、104之间的短路。在烧结气氛ATM 101~ATM 104中,将样品的未烧结层叠体308保持在1250℃下2个小时,进行烧结。烧结气氛ATM 101为氮100%体积百分比、氢0%。烧结气氛ATM 102为氮99.9%体积百分比、氢0.1%体积百分比。烧结气氛ATM 103为氮99.8%体积百分比、氢0.2%体积百分比。烧结气氛ATM 104为氮99.0%体积百分比、氢1.0%体积百分比。
样品21~24只有烧结气氛彼此不同。对于在氮100%、氢0%的烧结气氛ATM 101中烧结的样品21,尽管会在电极103、104之间发生ESD,但在电极103、104的表面上,相对于钨的总量,与氧结合的钨的量存在6%原子百分比。由于只是利用X射线光电子光谱(XPS)分析法,对从电极103、104的表面起几nm厚度的部分进行了分析,因此,基本不影响电极整体的电阻值。当在电极103、104表面上存在氧化物时,表面上的电阻值变大,不容易发生ESD。因此,样品21的放电开始电压高达15kV,针对施加的高电压静电的抑制峰值电压非常高。对于在氢为0.2%体积百分比以上的烧结气氛中烧结的样品23、24,放电用电极103、104表面的与氧结合的钨的量低于2%原子百分比,放电开始电压和抑制峰值电压均很低,具有良好的特性。烧结气氛中氢的浓度上限只要是不会使陶瓷在烧结时发生还原的浓度即可,没有特别限定。
样品25~28除了具有1.0mm2的较大的相对面积之外,分别与样品21~24相同。对于样品25~28,与样品21~24相同,也是当放电用电极103、104表面的与氧结合的钨的量低于2%原子百分比时,放电开始电压和抑制峰值电压均很低,具有良好的特性。
样品29~32只有放电用电极103、104的材料彼此不同。当把铜与钨混合时,二者合金化,电极103、104的导电率提高,并且熔点降低。对于构成放电用电极103、104的金属中钨的量为80%重量百分比以上的样品29、30,即使反复发生1000次ESD,电极103、104之间也不会发生短路。对于具有钨为70%重量百分比的电极103、104的样品31,当反复发生500次ESD时,发生了短路。对于具有由铂构成的电极103、104的样品32,仅仅50次ESD,就在电极103、104之间发生了短路。在发生ESD时,空洞部102和电极103、104的温度上升至2500~3000℃。如果放电用电极103、104的熔点为该温度以上,则即使反复发生ESD,电极103、104之间也不会短路。
图12示出了针对施加给样品21~24的静电脉冲电压Vp的抑制峰值电压Vpeak。如图12所示,放电开始电压和抑制峰值电压随着通过XPS分析法对放电用电极103、104的表面进行测定而得到的与氧结合的钨的比例而变化。如图12所示,与氧结合的钨量分别为2.0%原子百分比、1.2%原子百分比的样本23、24展现出较低的放电开始电压和较低的抑制峰值电压。当考虑到电极103、104表面上的氧化物的上述作用时,如果与氧结合的钨量为2.0%原子百分比以下,则可认为静电对策部件具有相同的效果。
另外,在实施方式1、2中,“上表面”、“正上方”等表示方向的用语表示由静电对策部件的生片、金属层、树脂层等结构部件的位置决定的相对方向,而不表示上下方向等绝对方向。
产业上的可利用性
对于本发明的静电对策部件,即使对放电用电极反复施加高电压的静电,发生短路的可能性也很小,具有高可靠性,因此,对于要求应对静电的各种设备、器件特别有用。
Claims (13)
1.一种静电对策部件,该静电对策部件具有:
陶瓷坯体,其内部具有空洞部;
第1放电用电极,其埋设在所述陶瓷坯体中,具有露出于所述空洞部的部分;以及
第2放电用电极,其埋设在所述陶瓷坯体中,具有露出于所述空洞部、且与所述第1放电用电极的所述部分隔开规定距离而相对的部分,
其中,所述第1放电用电极和所述第2放电用电极由含有80%重量百分比以上的钨的金属构成,
在所述第1放电用电极和所述第2放电用电极中,相对于钨的总量,与氧结合的钨的量为2.0%原子百分比以下。
2.根据权利要求1所述的静电对策部件,其中,
在所述第1放电用电极和所述第2放电用电极中,相对于钨的总量,与氧结合的钨的量为1.8%原子百分比以下,
所述第1放电用电极的所述部分的面积和所述第2放电用电极的所述部分的面积为0.01mm2以上1.0mm2以下,
所述规定距离为5μm以上16μm以下。
3.根据权利要求1所述的静电对策部件,其中,该静电对策部件还具有:
与所述第1放电用电极连接的第1端子电极;以及
与所述第2放电用电极连接的第2端子电极。
4.根据权利要求1所述的静电对策部件,其中,
所述陶瓷坯体含有从氧化铝、镁橄榄石、滑石、富铝红柱石、堇青石中选择的至少一种陶瓷组成物。
5.一种静电对策部件的制造方法,该制造方法包括:
形成未烧结层叠体的步骤;以及
在含有还原性气体的氮气氛中对所述未烧结层叠体进行烧结的步骤,
其中,形成未烧结层叠体的步骤包括:
在由陶瓷绝缘体构成的第1生片的上表面上,形成含有80%重量百分比以上的钨的第1金属层的步骤;
在所述第1金属层的上表面上,形成含有树脂球和浆状树脂的树脂层的步骤;
在所述树脂层的上表面上,形成含有80%重量百分比以上的钨的第2金属层的步骤;以及
在所述第2金属层的上表面上,形成由陶瓷绝缘体构成第2生片的步骤,
对所述未烧结层叠体进行烧结的步骤包括:
对所述第1生片和所述第2生片进行烧结且使所述树脂浆挥发,由此形成内部具有空洞部的陶瓷坯体的步骤;
对所述第1金属层进行烧结,形成第1放电用电极层的步骤,该第1放电用电极层具有露出于所述空洞部的部分;以及
对所述第2金属层进行烧结,形成第2放电用电极层的步骤,该第2放电用电极层具有露出于所述空洞部、且与所述第1放电用电极的所述部分隔开规定距离而相对的部分。
6.根据权利要求5所述的静电对策部件的制造方法,其中,
所述氮气氛含有0.2%体积百分比以上的所述还原性气体。
7.根据权利要求5所述的静电对策部件的制造方法,其中,
所述第1放电用电极的所述部分的面积和所述第2放电用电极的所述部分的面积为0.01mm2以上1.0mm2以下,
所述规定距离为5μm以上16μm以下。
8.根据权利要求5所述的静电对策部件的制造方法,其中,
所述还原性气体为氢。
9.根据权利要求5所述的静电对策部件的制造方法,其中,
在所述第1生片的所述上表面上形成所述第1金属层的步骤包括:以使所述第1生片的所述上表面的第1部分露出的方式,在所述第1生片的所述上表面的第2部分上形成所述第1金属层的步骤,
在所述第1金属层的所述上表面上形成所述树脂层的步骤包括:以使所述第1金属层的所述上表面的第1部分露出的方式,在所述第1金属层的所述上表面的第2部分上形成所述树脂层的步骤,
形成所述未烧结层叠体的步骤还包括:
在所述第1金属层的所述上表面的所述第1部分上,形成由陶瓷绝缘体构成的第3生片的步骤;以及
在所述第1生片的所述上表面的所述第1部分上,形成由陶瓷绝缘体构成的第4生片的步骤,
在所述树脂层的所述上表面上形成所述第2金属层的步骤包括:在所述树脂层的所述上表面上和所述第4生片的上表面上,形成所述第2金属层的步骤,
在所述第2金属层的所述上表面上形成所述第2生片的步骤包括:在所述第2金属层的所述上表面上和所述第3生片的上表面上形成所述第2生片的步骤。
10.根据权利要求9所述的静电对策部件的制造方法,其中,
所述第1生片含有粘合树脂,
所述第2生片含有粘合树脂,
所述第3生片以比所述第1生片的所述粘合树脂的含有率以及所述第2生片的所述粘合树脂的含有率大的含有率,含有粘合树脂,
所述第4生片以比所述第1生片的所述粘合树脂的含有率以及所述第2生片的所述粘合树脂的含有率大的含有率,含有粘合树脂。
11.根据权利要求5所述的静电对策部件的制造方法,其中,
在所述第1生片的所述上表面上形成所述第1金属层的步骤包括:以使所述第1生片的所述上表面的第1部分露出的方式,在所述第1生片的所述上表面的第2部分上形成所述第1金属层的步骤,
在所述第1金属层的所述上表面上形成所述树脂层的步骤包括:以使所述第1金属层的所述上表面的第1部分露出的方式,在所述第1金属层的所述上表面的第2部分上形成所述树脂层的步骤,
形成所述未烧结层叠体的步骤还包括:
准备具有开口部的、由陶瓷绝缘体构成的第3生片的步骤;以及
以使所述树脂层位于所述开口部的方式,在所述第1金属层的所述上表面的所述第1部分上和所述第1生片的所述上表面的所述第1部分上形成所述第3生片的步骤,
在所述树脂层的所述上表面上形成所述第2金属层的步骤包括:在所述树脂层的所述上表面上和所述第3生片的上表面的第1部分上形成所述第2金属层的步骤,
在所述第2金属层的所述上表面上形成所述第2生片的步骤包括:在所述第2金属层的所述上表面上和所述第3生片的所述上表面的第2部分上形成所述第2生片的步骤。
12.根据权利要求11所述的静电对策部件的制造方法,其中,
所述第1生片含有粘合树脂,
所述第2生片含有粘合树脂,
所述第3生片以比所述第1生片的所述粘合树脂的含有率以及所述第2生片的所述粘合树脂的含有率大的含有率,含有粘合树脂。
13.根据权利要求5所述的静电对策部件的制造方法,其中,
所述树脂球和所述浆状树脂由丙烯类树脂构成。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007305411 | 2007-11-27 | ||
JP2007-305411 | 2007-11-27 | ||
JP2007316900 | 2007-12-07 | ||
JP2007-316900 | 2007-12-07 | ||
PCT/JP2008/003406 WO2009069270A1 (ja) | 2007-11-27 | 2008-11-20 | 静電気対策部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101878569A true CN101878569A (zh) | 2010-11-03 |
Family
ID=40678182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801180964A Pending CN101878569A (zh) | 2007-11-27 | 2008-11-20 | 静电对策部件及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20100254052A1 (zh) |
EP (1) | EP2190083A4 (zh) |
JP (1) | JP5029698B2 (zh) |
CN (1) | CN101878569A (zh) |
WO (1) | WO2009069270A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112726A (zh) * | 2015-02-10 | 2017-08-29 | 株式会社村田制作所 | 静电放电保护构造体以及其制造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2280458A4 (en) * | 2008-05-08 | 2013-03-06 | Murata Manufacturing Co | SUBSTRATE WITH INTEGRATED PROTECTION AGAINST ELECTROSTATIC DISCHARGE |
WO2011096335A1 (ja) * | 2010-02-04 | 2011-08-11 | 株式会社 村田製作所 | Esd保護装置の製造方法及びesd保護装置 |
JP5088396B2 (ja) * | 2010-05-20 | 2012-12-05 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
US8724284B2 (en) * | 2011-05-25 | 2014-05-13 | Tdk Corporation | Electrostatic protection component |
JP2013101911A (ja) * | 2011-10-14 | 2013-05-23 | Tdk Corp | 静電気対策素子 |
JP6079880B2 (ja) * | 2013-06-21 | 2017-02-15 | 株式会社村田製作所 | Esd保護装置 |
DE102013012842A1 (de) | 2013-08-02 | 2015-02-05 | Epcos Ag | Verfahren zur Herstellung einer Vielzahl von Ableitern im Verbund, Ableiter und Ableiterverbund |
KR101585604B1 (ko) * | 2015-07-01 | 2016-01-14 | 주식회사 아모텍 | 감전보호용 컨택터 및 이를 구비한 휴대용 전자장치 |
WO2017002476A1 (ja) * | 2015-07-01 | 2017-01-05 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
DE102015116278A1 (de) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements |
CN108701943B (zh) * | 2016-02-26 | 2020-02-07 | 阿莫泰克有限公司 | 功能性接触器及包括其的便携式电子装置 |
JP7227462B2 (ja) * | 2018-12-18 | 2023-02-22 | 三菱マテリアル株式会社 | サージ防護素子およびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4686338A (en) * | 1984-02-25 | 1987-08-11 | Kabushiki Kaisha Meidensha | Contact electrode material for vacuum interrupter and method of manufacturing the same |
JPH01102884A (ja) | 1987-10-14 | 1989-04-20 | Murata Mfg Co Ltd | チップ型アレスタ |
JP3303025B2 (ja) * | 1994-03-01 | 2002-07-15 | 三菱マテリアル株式会社 | チップ型マイクロギャップ式サージアブソーバ |
WO1997047567A1 (en) * | 1996-06-14 | 1997-12-18 | Philips Electronics N.V. | Ceramic multilayer capacitor |
JPH11265808A (ja) | 1998-03-16 | 1999-09-28 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP3528655B2 (ja) * | 1999-02-17 | 2004-05-17 | 三菱マテリアル株式会社 | チップ型サージアブソーバ及びその製造方法 |
EP1061546B1 (en) * | 1999-06-17 | 2007-05-02 | Kyocera Corporation | Spacers used for picture display devices and a method of producing the same |
US7018494B2 (en) * | 2002-08-28 | 2006-03-28 | Kyocera Corporation | Method of producing a composite sheet and method of producing a laminate by using the composite sheet |
JP2004127614A (ja) * | 2002-09-30 | 2004-04-22 | Mitsubishi Materials Corp | サージアブソーバ及びその製造方法 |
JP4292935B2 (ja) * | 2003-10-02 | 2009-07-08 | 三菱マテリアル株式会社 | チップ型サージアブソーバ及びその製造方法 |
JP2005276513A (ja) * | 2004-03-23 | 2005-10-06 | Murata Mfg Co Ltd | サージアブソーバの製造方法 |
JP4651433B2 (ja) * | 2005-03-31 | 2011-03-16 | 岡谷電機産業株式会社 | 放電管 |
JP4802861B2 (ja) * | 2006-05-26 | 2011-10-26 | 三菱マテリアル株式会社 | サージアブソーバ |
JP2008010278A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | サージアブソーバ及びサージアブソーバの製造方法 |
-
2008
- 2008-11-20 US US12/679,161 patent/US20100254052A1/en not_active Abandoned
- 2008-11-20 JP JP2009543653A patent/JP5029698B2/ja not_active Expired - Fee Related
- 2008-11-20 CN CN2008801180964A patent/CN101878569A/zh active Pending
- 2008-11-20 WO PCT/JP2008/003406 patent/WO2009069270A1/ja active Application Filing
- 2008-11-20 EP EP08855557A patent/EP2190083A4/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107112726A (zh) * | 2015-02-10 | 2017-08-29 | 株式会社村田制作所 | 静电放电保护构造体以及其制造方法 |
CN107112726B (zh) * | 2015-02-10 | 2019-01-29 | 株式会社村田制作所 | 静电放电保护构造体以及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009069270A1 (ja) | 2009-06-04 |
EP2190083A1 (en) | 2010-05-26 |
EP2190083A4 (en) | 2013-03-13 |
JP5029698B2 (ja) | 2012-09-19 |
US20100254052A1 (en) | 2010-10-07 |
JPWO2009069270A1 (ja) | 2011-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101878569A (zh) | 静电对策部件及其制造方法 | |
KR101392455B1 (ko) | Esd 보호 디바이스 및 그 제조 방법 | |
KR101027092B1 (ko) | Esd 보호 디바이스 | |
KR101072673B1 (ko) | Esd 보호 디바이스 | |
CN102754291B (zh) | Esd保护装置的制造方法及esd保护装置 | |
CN102246371B (zh) | Esd保护器件 | |
US8400254B2 (en) | Surge absorbing element | |
CN104348086B (zh) | 静电保护部件以及静电保护部件的制造方法 | |
JP2017050557A (ja) | 過電圧保護構成要素 | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP5167967B2 (ja) | 静電気対策部品の製造方法 | |
US7741949B2 (en) | Varistor | |
CN207368416U (zh) | Esd保护装置 | |
JP6187001B2 (ja) | 静電気保護部品 | |
KR100897390B1 (ko) | 전기적 과부하 방지용 세라믹 재료 및 이를 이용한 저 용량다층 칩 배리스터 | |
WO2020106388A1 (en) | Ceramic overvoltage protection device having low capacitance and improved durability | |
JP2004179285A (ja) | 静電気対策部品とその製造方法 | |
JP2009212037A (ja) | 静電気対策部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20101103 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |