CN101866875B - 一种利用层转移和离子注入技术制备sgoi材料的方法 - Google Patents
一种利用层转移和离子注入技术制备sgoi材料的方法 Download PDFInfo
- Publication number
- CN101866875B CN101866875B CN2010101893138A CN201010189313A CN101866875B CN 101866875 B CN101866875 B CN 101866875B CN 2010101893138 A CN2010101893138 A CN 2010101893138A CN 201010189313 A CN201010189313 A CN 201010189313A CN 101866875 B CN101866875 B CN 101866875B
- Authority
- CN
- China
- Prior art keywords
- epi
- sio
- sub
- layer
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种制备绝缘体上锗硅(SGOI)材料的方法。首先在体硅上外延Si1-xGex/Siepi/Si1-yGey结构的多层材料，其中0＜x＜1，0＜y＜1，Si1-xGex为外延材料的上表面。控制外延的Si1-xGex和Si1-yGey薄膜的厚度，使其都小于临界厚度，以保证这两层薄膜都是完全应变的。然后使用层转移的方法将Si1-xGex/Si/Si1-yGey转移到一个SiO2/Si结构的支撑材料上，形成Si1-yGey/Si/Si1-xGex/SiO2/Si结构的多层材料。使用选择性腐蚀的方法去掉顶层的Si1-yGey，最后通过离子注入及退火，使得材料中的Si1-xGex发生弛豫，相应的顶层Si发生应变，得到Si/Si1-xGex/SiO2/Si的SGOI材料。
Description
技术领域
本发明涉及一种制备绝缘体上锗硅(SGOI)的方法，更确切地说是一种利用层转移和离子注入技术制备SGOI材料的方法，属于微电子与固体电子学技术领域。
背景技术
制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着半导体技术的发展，单纯依靠硅材料已经无法制备出足够高速，低功耗的晶体管。从90nm工艺开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器。现在结合了应变硅和SOI技术的绝缘体上应变硅技术受到了大家的日益重视，它被认为是下一代CMOS工艺的优选衬底材料之一。
绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底的绝缘层上，形成sSi/SiO2/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有一层SiGe层，形成sSi/SiGe/SiO2/Si的四层结构(SGOI)。sSOI中张应力的存在有利于提高电子迁移率，但是对空穴迁移率的提升作用并不明显，而SGOI作为一种双沟道材料，由于应变硅层中的张应力和SiGe层中的压应力的共同作用，材料中的电子和空穴迁移率同时得到提高。
对于制备SGOI材料，已有一类公知的方法报道，较为典型的方法可以参考Taraschi等人于2004年发表在Solid-State Electronics的第48卷第8期1297-1305页的文章，题目为“Strained Si，SiGe，and Ge on-insulator：reviewof wafer bonding fabrication techniques”。在该篇文章中介绍了使用层转移制备SGOI材料的方法。在所述的方法中，首先外延弛豫SiGe材料，然后将弛豫的SiGe材料转移到SiO2/Si结构的支撑衬底上。为了外延弛豫S iGe材料，需要先在体硅上外延几个微米的渐变缓冲层，材料外延往往需要几个甚至十几个小时的时间。
为此，本发明拟将介绍一种制备SGOI材料的新方法。首先制备应变SiGe材料，在应变材料转移到SiO2/Si结构的支撑衬底上后，通过离子注入和退火工艺使其弛豫，不仅使材料外延时间缩短而且使所制备的材料性能提高。
发明内容
本发明的目的在于提供一种制备SGOI材料的方法。包括如下步骤：首先在体硅衬底上(Sisub)使用化学气相沉积的方法依次外延Si1-yGey、Siepi、Si1-xGex三种不同的薄膜，其中0＜x＜1，0＜y＜1。依据外延材料中x，y值的不同，选择外延的Si1-yGey、Si1-xGex薄膜的厚度，使其都小于临界厚度，(现在研究和实验已经发现，在Si衬底上外延SiGe薄膜的时候，存在一个临界厚度，当外延的SiGe薄膜厚度小于该临界厚度的时候，SiGe材料是完全应变的，该临界厚度随SiGe材料中Ge的组分的增加而降低。临界厚度与Ge组分x的关系为hc≈0.0234/(1+0.04x)2×ln(hc/4))，对于Si1-yGey、Si1-xGex之间外延的Siepi则可以是任意厚度。外延完成后，得到Si1-xGex/Siepi/Si1-yGey/Sisub结构的多层材料，Si1-xGex为外延材料的上表面，Siepi为外延的Si，Sisub为衬底硅材料。将该材料同另一片表面已经制备出SiO2的Si衬底材料键合，得到Sisub/Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的多层材料。通过研磨的方法，去掉Sisub，得到Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的材料。其中Si1-yGey上面可能还存在部分的Sisub，选择合适的第一种化学溶液，采用选择性腐蚀的方法，去掉Si1-yGey上面存在的Sisub，腐蚀停止在Si1-yGey表面上。然后选择合适的第二种化学溶液，采用选择性腐蚀的方法，腐蚀掉剩余的Si1-yGey，腐蚀停止在Siepi材料上，即得到Siepi/Si1-xGex/SiO2/Si材料。使用较低剂量(1×1015cm-2～3×1016cm-2)的H+、He+或者其他离子注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2材料中靠近Si1-xGex的地方，在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，最终形成了SGOI材料。或通过研磨或刻蚀方法先去掉Siepi层，然后再注入和退火，则需在Si1-xGex材料上外延一层新的Si薄层(详见实施例1)。相对于传统方法需要外延几微米甚至十几微米的缓冲层，使用本发明制备SGOI只需要外延0.1-0.5微米左右的薄膜，可以大大节省外延时间，降低成本。
在一个优选实施例中，外延制备出Si1-xGex/Siepi/Si1-yGey/Sisub结构的多层材料后，将一定剂量的H+或者He+离子注入到Si1-yGey材料中，然后同另一片表面已经制备出SiO2的Si衬底材料键合，形成Sisub/Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的多层材料。将该材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离，得到Si1-yGey/Si/Si1-xGex/SiO2/Si结构的材料。选择合适的化学溶液，采用选择性腐蚀的方法，腐蚀掉剩余的Si1-yGey，腐蚀停止在Siepi材料上，即得到Siepi/Si1-xGex/SiO2/Si材料。使用较低剂量(1015cm-21016cm-2)的H+、He+或者其他离子注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2材料中靠近Si1-xGex的地方，在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，最终形成了SGOI材料，或通过研磨或刻蚀方法先去掉Siepi层，然后再注入和退火，则需在Si1-xGex材料上外延一层新的Si薄层(详见实施例2)。
附图说明
图1为本发明涉及的体硅衬底上外延Si1-yGey、Siepi、Si1-xGex截面示意图，1为体硅衬底，2为Si1-yGey层，3为Siepi层，4为Si1-xGex层。
图2为本发明涉及的外延材料同支撑衬底材料进行键合后的截面示意图。5为SiO2层，6为支撑硅衬底层。
图3为本发明涉及的进行研磨后的材料截面示意图。
图4为本发明涉及的进行了选择性腐蚀后的材料截面示意图。
图5为本发明涉及的SGOI的材料截面示意图。7为上表面产生了应变的硅层，8为H+、He+的离子注入区。
图6为本发明涉及的H+或者He+以5×1016cm-2～1×1017cm-2的剂量注入到外延薄膜后的材料截面示意图。9为注入H+或者He+聚集区。
具体实施方式
下列实施例将有助于理解本发明，但并不限制本发明的内容。
实施方式1
1、在体硅衬底上使用化学气相沉积的方法依次外延Si1-yGey、Siepi、Si1-xGex三种不同的薄膜，其中0＜x＜1，0＜y＜1。依据外延材料中x，y值的不同，选择外延的Si1-yGey、Si1-xGex薄膜的厚度，使其都小于临界厚度，对于Si1-yGey、Si1-xGex之间外延的Siepi则可以是任意厚度，x的优选范围为0＜x≤0.30，y的优选范围为0＜y≤0.20，作为一个最优值，x为0.25，y为0.15(见附图1)。
2、取另一片的硅衬底材料，通过热氧化，或者等离子体增强化学气相沉积(PECVD)，或者其他方法在硅衬底表面制备出SiO2，SiO2厚度一般在200nm～1um。
3、将步骤1制备的材料同步骤2制备的材料键合(见附图2)。
4、通过研磨的方法，将步骤3得到的材料去掉体硅Si，使用所述的第一种化学溶液为包括TMAH(Tetramethyl ammonium hydroxide四甲基氢氧化氨)或KOH溶液在内的化学溶液，选择性腐蚀掉表面剩余的Si，刻蚀停止在Si1-yGey层(见附图3)。
5、使用所述的第二种化学溶液为包括体积配比为HNO3∶H2O∶HF(0.5％)＝40∶20∶5在内的化学溶液(其中HF(0.5％)表示水∶HF＝200∶1)刻蚀掉步骤4剩余的Si1-yGey层，刻蚀作用停止在Siepi外延层上(见附图4)。
6、使用H+、He+或者其他离子以1×1015cm-2～3×1016cm-2的剂量注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2中靠近Si1-xGex的地方，在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，相应Si1-xGex材料上面的Siepi材料产生应变，完成SGOI材料的制备。其中，优选注入离子为H+或者He+，优选注入剂量为1×1016m-2(见附图5)。
7、如果在步骤5之后用的研磨或刻蚀方法去掉了Siepi层，则通过化学气相沉积的方法，在步骤6弛豫的Si1-xGex上面外延一层新的Si薄层，由于该层是在Si1-xGex上外延，Si层将保持张应变。
实施方式2
1、在体硅衬底上使用化学气相沉积的方法依次外延Si1-yGey、Siepi、Si1-xGex三种不同的薄膜，其中0＜x＜1，0＜y＜1。依据外延材料中x，y值的不同，选择外延的Si1-yGey、Si1-xGex薄膜的厚度，使其都小于临界厚度，对于Si1-yGey、Si1-xGex之间外延的Siepi则可以是任意厚度(见附图1)，x的优选范围为0＜x≤0.30，y的优选范围为0＜y≤0.20，作为一个最优值，x为0.25，y为0.15。
2、将H+或者He+以5×1016cm-2～1×1017cm-2的剂量，选择合适的能量，从步骤1制备的材料的上表面注入到外延材料的Si1-yGey层中(见附图6)，作为一个优选值，H+或He+注入剂量为6×1016cm-2。
3、取一片新的硅衬底材料，通过包括热氧化。或者等离子体增强化学气相沉积(PECVD)，在内的方法在硅衬底表面制备出SiO2，SiO2厚度一般在200nm～1um。
4、将步骤2制备的材料同步骤3制备的材料键合。
5、将步骤4得到的材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离。
6、使用体积配比为HNO3∶H2O∶HF(0.5％)＝40∶20∶5的化学溶液或者其他高SiGe∶Si刻蚀比的化学溶液作为选择性腐蚀溶液，刻蚀掉步骤5剩余的Si1-yGey层，刻蚀作用停止在Siepi外延层上。
7、使用H+、He+或者其他离子以1×1015cm-2～3×1016cm-2的剂量注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2中靠近Si1-xGex的地方，在700～1100℃温度下进行退火，一方面增加键合强度，另一方面使得Si1-xGex材料发生弛豫，相应Si1-xGex材料上面的Siepi材料产生应变，完成SGOI材料的制备。在该工艺中，优选注入离子为H+或者He+，优选注入剂量为1×1016cm-2。
8、如果在步骤6之后用研磨或刻蚀方法去掉了Siepi层，则通过化学气相沉积的方法，在步骤7弛豫的Si1-xGex上面外延一层新的Si薄层，由于该层是在Si1-xGex上外延，Si层将保持张应变。
Claims (7)
1.一种利用层转移和离子注入技术制备SGOI材料的方法，其特征在于采用下述A或B两种方法中任一种：
方法A
①在衬底硅材料上使用化学气相沉积的方法依次外延Si1-yGey、Siepi、Si1-xGex三种不同的薄膜，其中0＜x＜1，0＜y＜1，依据外延材料中x，y值的不同，选择外延的Si1-yGey、Si1-xGex薄膜的厚度，使其都小于临界厚度；而Si1-yGey、Si1-xGex之间外延的Siepi层的厚度是任意厚度；外延完成后，得到Si1-xGex/Siepi/Si1-yGey/Sisub结构的多层材料，Si1-xGex为外延材料的上表面，Siepi为外延的Si，Sisub为衬底硅材料；
②将步骤1制备的多层材料同另一片表面已经制备出SiO2的硅衬底材料键合，得到Sisub/Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的多层材料；
③通过研磨的方法，去掉Sisub，得到Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的材料，采用选择性腐蚀的方法，去掉Si1-yGey上面存在的Sisub，使腐蚀停止在Si1-yGey表面上；
④然后选择化学溶液，采用选择性腐蚀的方法，腐蚀掉Si1-yGey，使腐蚀停止在Siepi材料上，即得到Siepi/Si1-xGex/SiO2/Si材料；
⑤使用1×1015cm-2～3×1016cm-2低剂量的H+或He+离子注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2材料中靠近Si1-xGex的地方，在700～1100℃温度下进行退火，增加键合强度的同时，使得Si1-xGex材料发生弛豫，相应Si1-xGex材料上面的Siepi材料发生应变，最终形成了SGOI材料；
方法B
①在体硅衬底Sisub上使用化学气相沉积的方法依次外延Si1-yGey、Siepi、Si1-xGex三种不同的薄膜，其中0＜x＜1，0＜y＜1，依据外延材料中x，y值的不同，选择外延的Si1-yGey、Si1-xGex薄膜的厚度，使其都小于临界厚度；而Si1-yGey、Si1-xGex之间外延的Siepi层的厚度是任意厚度；外延完成后，得到Si1-xGex/Siepi/Si1-yGey/Sisub结构的多层材料，Si1-xGex为外延材料的上表面，Siepi为外延的Si，Sisub为衬底硅材料；
②在外延制备出Si1-xGex/Siepi/Si1-yGey/Sisub结构的多层材料后，将5×1016cm-2～1×1017cm-2的低剂量的H+或者He+离子注入到Si1-yGey材料中；
③然后同另一片表面已经制备出SiO2的硅衬底材料键合，形成Sisub/Si1-yGey/Siepi/Si1-xGex/SiO2/Si结构的多层材料；
④将步骤3制备的多层材料在400～600℃温度下退火，使得材料在H+或者He+离子注入射程附近发生层分离，得到Si1-yGey/Si/Si1-xGex/SiO2/Si结构的材料；
⑤选择化学溶液，采用选择性腐蚀的方法，腐蚀掉剩余的Si1-yGey，使腐蚀停止在Siepi材料上，即得到Siepi/Si1-xGex/SiO2/Si材料；
⑥再使用1×1015cm-2～3×1016cm-2剂量的H+或He+离子注入到Si1-xGex/SiO2材料的界面上，或者注入到SiO2材料中靠近Si1-xGex处，在700～1100℃温度下进行退火，增加键合强度的同时使得Si1-xGex材料发生弛豫，相应Si1-xGex材料上面的Siepi材料发生应变，最终形成了SGOI材料。
2.按权利要求1所述的制备方法，其特征在于方法A或方法B中0＜x≤0.30，0＜y≤0.25。
3.按权利要求2所述的制备方法，其特征在于方法A或方法B中x＝0.25，y＝0.15。
4.按权利要求1所述的制备方法，其特征在于方法A或B中另一片硅衬底材料表面的SiO2是通过热氧化或等离子体增强化学气相沉积方法制备的，厚度为200nm-1μm。
5.按权利要求1所述的制备方法，其特征在于：
①在方法A的步骤4之后用研磨或刻蚀方法去掉Siepi层，则通过化学气相沉积的方法，在步骤5弛豫的Si1-xGex上面外延一层新的Si薄层，Si薄层将保持张应变；
②在方法B的步骤5之后用研磨或刻蚀方法去掉Siepi层，则通过化学气相沉积的方法，在步骤6弛豫的Si1-xGex上面外延一层新的Si薄层，Si薄层将保持张应变。
6.按权利要求1所述的制备方法，其特征在于：
①方法A步骤3中采用包括TMAH或KOH溶液的化学溶液选择性腐蚀衬底硅材料；
②方法A步骤4和方法B步骤5所述的选择化学溶液包括体积比为HNO3∶H2O∶0.5％HF＝40∶20∶5在内的化学溶液作为选择性腐蚀液，其中0.5％HF表示水∶HF＝200∶1。
7.按权利要求1所述的制备方法，其特征在于：
①方法A步骤5中H+或He+注入剂量为1×1016cm-2；
②方法B步骤2中H+或He+注入剂量为6×1016cm-2；
③方法B步骤6中H+或He+注入剂量为1×1016cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101893138A CN101866875B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移和离子注入技术制备sgoi材料的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101893138A CN101866875B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移和离子注入技术制备sgoi材料的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101866875A CN101866875A (zh) | 2010-10-20 |
| CN101866875B true CN101866875B (zh) | 2011-12-07 |
Family
ID=42958523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101893138A Expired - Fee Related CN101866875B (zh) | 2010-06-01 | 2010-06-01 | 一种利用层转移和离子注入技术制备sgoi材料的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101866875B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065931B (zh) * | 2011-10-24 | 2015-09-23 | 中国科学院上海微***与信息技术研究所 | 一种制备半导体弛豫、应变材料并使其层转移的方法 |
| CN102347267B (zh) * | 2011-10-24 | 2013-06-19 | 中国科学院上海微***与信息技术研究所 | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269552A (ja) * | 2005-03-22 | 2006-10-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法 |
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60125952T2 (de) * | 2000-08-16 | 2007-08-02 | Massachusetts Institute Of Technology, Cambridge | Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen |
-
2010
- 2010-06-01 CN CN2010101893138A patent/CN101866875B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010781A (zh) * | 2004-09-13 | 2007-08-01 | 国际商业机器公司 | 使用晶片键合技术制造无缺陷高Ge含量(25%)绝缘体上SIGE（SGOI）衬底的方法 |
| JP2006269552A (ja) * | 2005-03-22 | 2006-10-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 高兴国,等.硅基微电子新材料SGOI薄膜研究进展.《微电子学》.2005,第35卷(第1期),76-80. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101866875A (zh) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101866874B (zh) | 一种利用层转移技术制备绝缘体上锗硅材料的方法 | |
| JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
| US8921209B2 (en) | Defect free strained silicon on insulator (SSOI) substrates | |
| US9287353B2 (en) | Composite substrate and method of manufacturing the same | |
| US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
| US20090321829A1 (en) | Low-cost double-structure substrates and methods for their manufacture | |
| TW200418131A (en) | Strained semiconductor on insulator substrate and method of forming the same | |
| JP2008505482A (ja) | シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法 | |
| CN109155278B (zh) | 制造应变绝缘体上半导体衬底的方法 | |
| CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
| CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
| CN103943547A (zh) | 基于增强吸附来制备绝缘体上材料的方法 | |
| CN104517883A (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
| CN103633010A (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
| US20120280367A1 (en) | Method for manufacturing a semiconductor substrate | |
| CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| CN101866875B (zh) | 一种利用层转移和离子注入技术制备sgoi材料的方法 | |
| CN104752309A (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| CN101958271B (zh) | 利用绝缘体上硅制备悬空应变硅薄膜的方法 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| EP2648210A1 (en) | Composite substrate and production method | |
| CN104425341A (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
| US11205702B2 (en) | Method for manufacturing a structure for forming a tridimensional monolithic integrated circuit | |
| CN102437158B (zh) | Cmos半导体器件及其制造方法 | |
| CN103137537A (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20170601 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |