CN101841335A - 具有偏移补偿的比较器 - Google Patents

具有偏移补偿的比较器 Download PDF

Info

Publication number
CN101841335A
CN101841335A CN201010173069A CN201010173069A CN101841335A CN 101841335 A CN101841335 A CN 101841335A CN 201010173069 A CN201010173069 A CN 201010173069A CN 201010173069 A CN201010173069 A CN 201010173069A CN 101841335 A CN101841335 A CN 101841335A
Authority
CN
China
Prior art keywords
comparator
output
signal
order
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010173069A
Other languages
English (en)
Other versions
CN101841335B (zh
Inventor
M·S·桑托罗
F·伯蒂尼利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN101841335A publication Critical patent/CN101841335A/zh
Application granted granted Critical
Publication of CN101841335B publication Critical patent/CN101841335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了具有偏移补偿的比较器。由第一级和第二级形成比较器。该第二级由一对连接在电源线和相应的输出节点之间的输出晶体管而形成；一对偏置晶体管连接在相应的输出节点和电流源之间；一对存储器单元连接在输出晶体管的控制端和相对的输出节点之间；开关连接在相应的输出晶体管的控制端和相应的输出节点之间。在起始的自调零步骤中，第一级存储它的偏置以产生一个无偏移的电流信号。在随后的跟踪步骤中，第二级接收电流信号，存储器单元存储相应的输出晶体管的控制电压。在随后的评估步骤中，第一级从第二级断开，存储器单元接收电流信号并根据电流信号切换第一和第二输出节点。在随后的比较中，跟踪和评估步骤一个接着一个地进行而不需要自调零步骤。

Description

具有偏移补偿的比较器
技术领域
本发明涉及一种具有偏移补偿的比较器，特别用于通过逐次逼近运行的模数转换器(ADC SAR-数模转换器逐次逼近寄存器)。
背景技术
众所周知，精确性是对比较器的一个重要要求；由于用来形成转换器的物理部件之间的不匹配会产生偏移，因此，需要确保对这些偏移进行可靠的校正的技术。
已经提出了几种用于偏移校正的方案。
图1示出了第一种方案，B.Razavi，B.Wooley的公开在1992年12月的文献“Design Techniques for High-Speed，High-Resolution Comparators”，IEEEJournal of Solid-State VOL.M7，N.12，其包括N个在具有偏移的锁存器2的上游的前置放大器级1。通过在预定的电压下短路前置放大器1的输入并采样前置放大器1的输出，在起始的自调零步骤检测了前置放大器1的偏移。因而，锁存器2的偏移减小了，因为它被除以了前置放大器1的增益的乘积(1/(G1*...Gi*...*GN)，其中Gi代表一个一般前置放大器1的增益。为了具有好的带宽/功耗的比率，前置放大器级1通常为低增益(约2-3)。相应地，为了充分地减小锁存器2的偏移，需要提供一定数量的前置放大器级，因此，整个比较时间相当的长并取决于想要的偏移减小的程度。此外，电路具有相当大的体积和高功耗。
图2示出了另一种方案，N.Verma，A.Chandrakasan的公开在2007年6月的文献“An Ultra Low Energy 12-bit Rate-Resolution Scalable SAR ADC forWireless Sensor Nodes”，IEEE Journal of Solid-State VOL.42，N.6，其使用锁存的比较器，在转换的开始处的自调零步骤中消除了相应的偏移，因此免除了在每个比较之后重新采样偏移量。也就是说，在接收到相等的输入信号VIN时，作为电流源的晶体管3和4被偏置了，从而输入晶体管1和2具有相同的源电压(VS1＝VS2)。该方案需要相当复杂的辅助电路来管理不同的控制步骤，随之而来对占有面积带来随之而来的影响。而且，本地反馈的存在使得在临界状态下引发了电路稳定性的难题。
图3示出了又一个方案，T.Shima和K.Miyoshi的公开在2002年8月的文献“Simple and Accurate Comparator Circuit”，IEEE Circuits and systems VOL.1，其使用锁存的比较器，在每次比较中进行偏移消除。该电路基于连接在两个晶体管5和6的栅极之间的电容器C对在没有信号时两个晶体管5，6的栅-源电压的差异的存储。因此，在随后的比较步骤以及锁存步骤，输出信号不取决于偏移。该方案相对于上一个具有辅助电路的方案结构没那么复杂，但是因为所存储的偏移在比较后丢失掉了，所以需要在每次比较之前短路输入。
发明内容
本发明的目的是提供一种比较器以克服现有技术的缺陷。
根据本发明提供了一种比较器，包括第一级和第二级，该第一级配置为接收输入信号电压和产生电流信号，该第二级包括：分别连接在参考电势线与第一比较器输出节点和参考电势线与第二比较器输出节点之间的第一和第二晶体管；一对偏置器件，连接在相应的比较器输出节点和输出偏置电流源之间；第一存储器单元，连接在第一输出晶体管的控制端和第二比较器输出节点之间；第二存储器单元，连接在第二输出晶体管的控制端和第一比较器输出节点之间；以及偏置开关，连接在相应的输出晶体管的控制端和相应的比较器输出节点之间。
根据本发明，还提供了一种比较提供给比较器的电压信号的方法，包括接收输入信号的第一级和输出输出信号的第二级，包括跟踪步骤和评估步骤，该跟踪步骤包括：通过第一级产生与输入信号有关的电流信号；在参考电势线和相应的比较器输出节点之间连接第二级的一对输出晶体管；通过相应的比较器输出节点向一对输出晶体管提供电流信号；将输出晶体管的控制端连接到相应的比较器输出节点；存储在每个输出晶体管的控制端和相对的输出节点之间的控制电压；以及该评估步骤包括：相互的断开第一级和第二级；从相应的输出节点断开输出晶体管的控制端；以及检测比较器输出节点上的输出信号。
附图说明
为了更好的理解本发明，通过非限制性的示例并参考附图，公开了本发明的一个优选实施例，其中：
图1是第一已知方案的电路图；
图2是第二已知方案的电路图；
图3是第三已知方案的电路图；
图4是本发明比较器的实施例的电路图；
图5示出了图4中比较器的控制信号的图表；
图6-图8示出了在三种不同操作步骤中，图4的比较器的等效电路图；
图9示出了图4的比较器的仿真曲线；
图10是使用了图4的比较器的ADC SAR转换器的框图；
图11示出了图10的转换器的输出信号。
具体实施方式
图4示出了包括两级10，20的比较器100，该两级10，20串联并由两个同步信号(自调零信号AZ和复位信号R)控制，从而根据三个步骤运行，包括一个自调零步骤、一个跟踪步骤和一个评估步骤(非平衡和锁存)。该自调零步骤可在一系列比较操作的开始时运行一次，而跟踪步骤和评估步骤在该系列比较操作的每个比较操作中以一个接着一个的顺序运行。
在比较器100中，第一级10实质上形成了一个电压/电流转换器，其在自调零步骤期间存储偏移补偿的偏置状态，从而在随后的跟踪和评估步骤期间，在该电压/电流转换器的输出端13和14可产生取决于输入端11和12所接收到的输入信号IN1和IN2但不取决于第一级10的偏移的电流信号+iin和-iin。
第二级20形成了锁存的比较器，其在自调零步骤期间保持在复位状态；在跟踪步骤期间连接到第一级10，以在它的输入端21和22接收电流信号I1和I2并由此存储一个偏移补偿的偏置状态；并且在评估步骤期间与第一级10断开，以在比较输出端23和24，切换和产生仅取决于输入信号IN1和IN2的输出信号O1、O2。
更具体的，第一级10包括一对输入晶体管M1、M2(此处为NMOS型)，其具有通过相应的开关S1、S2可分别连接到输入端11和12的栅极端。此外，输入晶体管M1、M2的栅极端通过相应的开关S3、S4可连接到共模DC电压VCM。输入晶体管M1、M2的第一端(此处为源极端)连接在一起，并且连接到提供第一偏置电流IB1的第一电流源19。输入晶体管M1、M2的第二端(此处为漏极端)连接到第一级的相应的输出端13、14，并连接到一对负载晶体管M3、M4(此处为PMOS型)的第一端(此处为漏极端)。负载晶体管M3、M4的第二端(此处为源极端)连接到电压源VDD。电容器C1和C2连接在相应的负载晶体管M3、M4的漏极端和栅极端之间；开关S5和S6连接在相应的负载晶体管M3、M4的栅极端和源极端之间。
第一级的输出端13、14通过相应的开关S7和S8可连接到第二级20的输入端21和22。第二级20的输入端21和22(也形成了比较器100的输出端)连接到一对NMOS型的偏置晶体管M5、M6的第一端(此处为漏极端)。偏置晶体管M5、M6的第二端(此处为源极端)连接在一起，并且连接到提供第二偏置电流IB2的第二电流源29。第二级20的输入端21和22也连接到一对输出晶体管M7、M8(此处为PMOS型)的第一端(此处为漏极端)。输出晶体管M7、M8的第二端(此处为源极端)连接到电压源VDD。电容器C3、C4连接在相应的一个输出晶体管M7、M8的漏极端和另一个输出晶体管M7、M8的栅极端之间；开关S9和S10连接在相应的输出晶体管M7、M8的栅极端和漏极端之间。
开关S1-S10接收从两个同步信号AZ和R(如图5所示)的组合产生的控制信号，以获得自调零步骤AZ、跟踪步骤T和评估步骤E的序列。例如，开关S3-S6接收自调零信号AZ，开关S1、S2接收反相的自调零信号AZ；开关S7和S8接收复位信号R，开关S9和S10接收控制信号CK，该控制信号CK是自调零信号AZ和复位信号R的组合，并由此保持开关S9和S10在自调零步骤和跟踪步骤期间闭合以及在评估步骤期间打开。
图4中比较器100的操作现在通过图6-图8来披露，图6-图8分别显示了比较器100在自调零步骤，跟踪步骤和评估步骤中相应的等效电路图。
自调零步骤
在本步骤中，开关S1、S2、S7、S8打开，开关S3、S4、S5、S6、S9、S10闭合。相应地，第一级10的输入晶体管M1、M2的栅极端连接到共模DC电压VCM；第一级10的输出端13和14从第二级20断开；负载晶体管M3和M4以跨二极管(transdiode)的形式配置，第二级20处于复位状态。
在如图6所示的配置中，负载晶体管M3和M4分别被偏置在与其连接的输入晶体管M1、M2所设置的电流，分别等于IB+ioff1和IB-ioff1。在这个步骤期间，电容器C1和C2存储负载晶体管M3和M4上对应于其电流的电压VGS。
由于开关S9和S10闭合，第二级20通过一个禁止的正向反馈而保持在复位状态。在这种状态下，电容器C3和C4等效于在输出晶体管M7和M8的栅极端之间连接相应的电容Ceq＝C3+C4。
跟踪步骤
在本步骤开始处，开关S3和S4打开，开关S1和S2闭合。此外，开关S5和S6打开，开关S7和S8闭合，通过一个低阻抗的路径将第一级10连接到第二级20；开关S9和S10仍然闭合，保持输出晶体管M7、M8以跨二极管的形式配置。比较器100因而如图7所示而配置。
由此，将输入信号IN1和IN2施加于输入晶体管M1、M2，因此输入晶体管M1、M2分别流过电流IB1+ioff-iin和IB1-ioff+iin。因为电容器C1和C2保持了负载晶体管M3、M4的栅-源电压不变，所以负载晶体管M3、M4不修正流经其的电流，并且信号电流-iin和+iin流动通过第一级和第二级10、20之间的低阻抗路径。
相应地，信号电流-iin和+iin以及源自第二发生器29的偏置电流IB2±ioff2流入输出晶体管M7和M8。输出晶体管M7、M8的电流也因此分别等于IB2+ioff2+iin和IB2-ioff2-iin。
在本步骤中，相互并联的电容器C3和C4存储比较器100的输出端21和22之间存在的电压，该电压取决于第二级20的偏移电流±ioff2。
评估步骤
在本步骤的开始处，开关S7、S8、S9和S10打开，同时开关S1-S6保持如图8所示的上一个状态，即开关S7、S8打开时的状态。在该状态下，第二级20从第一级10断开。切换开关S7-S10以后，第一级10的信号电流iin立即流向关联于节点13和14的寄生电容，同时流经输出晶体管M7、M8的电流保持与前一个步骤不变，因为电容器C3和C4保持了在它们的栅极端上的电压不变。因为偏置晶体管M5和M6在它们的栅极端上接收共模DC直流电压VCM，并且因此电流IB2+ioff2和IB2-ioff2分别流经它们，信号电流iin开始在电容器C3和C4中流过，改变了跨过它们的电压降并触发了允许切换输出端21、22的正向反馈。该切换根据取决于电流信号iin的特定方向而展开。
此后，比较器100返回到跟踪步骤。第一级因此产生一个流向/流出第二级20的信号电流的新的值iin，类似于上面所公开的那样。随后的评估步骤因此引发了一个新的输出的产生。
在所示的电路中，在每个相应的比较操作(跟踪和评估)之后，不需要通过短路共模的输入端来重新采样整个比较器100的偏移。当然，比较器100的总偏移取决于第一级和第二级所产生的偏移之和。第一级10的偏移在起始的自调零步骤期间被存储并在随后的N个比较的整个期间都被保持。第二级20的偏移信息虽然在每次比较时丢失了，但是其在随后的跟踪步骤期间被恢复了，不需要额外的步骤。
由此，如图9所示的一个瞬态仿真，其中比较器100的输入端11接收一个斜坡信号IN1，同时输入端12保持在一个恒定电压，例如共模电压(IN2＝1.650V)，一系列的比较操作可通过交替跟踪步骤和评估步骤而得以执行。如可指出的一样，该自调零步骤仅在起始时执行，复位信号R决定了跟踪和评估步骤的交替(更准确的是，当复位信号R为高电平时跟踪步骤发生，当信号R为低电平时评估步骤发生)。
本发明的比较器具有几个优点。
特别是，电路非常简单，几乎没有辅助部件，因此其实施只需要相当有限的面积。
偏移的消除也仅需要两个控制信号和仅仅一个附加步骤(自调零步骤)。甚至，与其它各种比较器相比，本发明的比较器的跟踪步骤不需要额外的时间，无论如何其它各种比较器也包括对应于本发明的跟踪步骤的复位步骤。
所示的方案也适用于在比较器的上游使用低增益前置放大器级，如上面所说明的，自调零步骤仅执行一次。
此外，，该电路可在比较期间减小由于输出的切换(称为“回扫(kick-back)”)引起的输入噪声。事实上，在输出端的切换期间，由于开关S7和S8的打开，第二级20从第一级10电气断开。
如图10和11所示，比较器100可用于提供一个模数转换器ADC SAR。即，数模转换器DAC在它的输入电容上采样输入信号IN；此外，它也接收参考电压VREF的电平以及SAR控制逻辑单元的输出，其中SAR控制逻辑单元在每次比较时提供输出比特。DAC转换器因此从由SAR控制逻辑单元(图11中的VDAC)所产生的比特相对应的参考信号中减去输入信号IN。起初，输出比特被设置为1并且DAC转换器从VREF/2中减去输入信号IN。相减的结果在比较器100中与共模电压VCM进行了比较，并且比较器100的输出信号被提供到SAR控制逻辑单元，其产生最高位比特(例如图11中，MSB＝bit3＝0)。相应地，在随后的比较周期中，VDAC＝VREF/4并且随后由SAR控制逻辑单元产生的比特等于“1”(图11中的bit2)。在想要的离散程度基础上，该比较周期重复若干次。在图10中，信号SOC是转换激活信号，信号EOC是转换终止信号。
因为整个转换操作所需的若干随后的比较步骤中不需要再重新采样偏移，所以在图10的ADC SAR转换器200中使用图4的比较器100特别地有优势。也就是说，在这种情况下，自调零步骤可仅在每次转换操作之前执行，并且用于产生输出比特序列的随后的比较步骤仅包括跟踪步骤和评估步骤的序列。此外，在跟踪步骤期间，DAC转换器展开它的输出状态，因此跟踪步骤在整个过程中不需要额外的时间。
比较器100也可应用于各种应用领域，例如机动车、消费电子产品或sigma-delta转换器领域。
非常明显，在不脱离本发明所附的权利要求书所限定的保护范围的前提下，可对本发明所公开和描述的比较器进行修改和变形。
例如，连接到输出晶体管M7和M8的开关S9和S10可由复位信号直接控制并且由此在自调零步骤期间被打开，因为在自调零步骤期间第二级20在任何情况下都与第一级10断开。
此外，可用其它的等效元件代替所述部件，例如双极晶体管和/或其它不同的类型。

Claims (13)

1.一种比较器，包括第一级(10)和第二级(20)，
第一级配置为接收电压输入信号和产生电流信号，
第二级包括：
第一和第二输出晶体管(M7，M8)，分别连接到参考电势线与第一和第二比较器输出节点(21，22)之间；
一对偏置器件(M5，M6)，连接在相应的比较器输出节点和输出偏置电流源(29)之间；
第一存储器单元(C3)，连接在第一输出晶体管的控制端和第二比较器输出节点(22)之间；
第二存储器单元(C4)，连接在第二输出晶体管的控制端和第一比较器输出节点(21)之间；以及
偏置开关(S9，S10)，连接在相应的输出晶体管的控制端和相应的比较器输出节点之间。
2.根据权利要求1的比较器，其中第一级包括第一和第二转换器输出节点(13，14)，该比较器进一步包括***在相应的转换器输出节点(13，14)和相应的比较器输出节点之间的一对连接开关(S7，S8)，该连接开关和偏置开关被配置为：在跟踪步骤中，第一级连接到第二级并且第一和第二存储器单元存储相应的输出晶体管的控制电压，以及在评估步骤中，第一级从第二级断开并且存储器单元接收所述电流信号并根据所述电流信号切换所述第一和第二输出节点。
3.根据权利要求1的比较器，其中第一和第二存储器单元(C3，C4)为电容器。
4.根据权利要求1的比较器，其中第一级包括***在参考电势线和输入偏置电流源(19)之间的第一和第二输入晶体管(M1，M2)以及第一和第二负载晶体管(M3，M4)，所述第一和第二输入晶体管在相应的转换器输出节点处被连接到所述第一和第二负载晶体管。
5.根据权利要求4的比较器，进一步包括分别***在第一和第二负载晶体管(M3，M4)的控制端和参考电势线之间的第三和第四存储器单元(C1，C2)。
6.根据权利要求5的比较器，其中第一级进一步包括：
输入电路(S1-S4)，连接到所述输入晶体管，并且配置为在自调零步骤中提供参考信号以及在比较步骤中提供所述输入信号；
第一和第二自调零开关(S5，S6)，***在相应的负载晶体管的控制端和相应的转换器输出节点之间，并且配置为接收自调零信号，使得在该自调零步骤中，负载晶体管为跨二极管式连接，第三和第四存储器单元存储与第一级的偏移相关的信号，以及在比较步骤中，该第一和第二自调零开关打开，并且第一级向转换器输出节点提供电流信号。
7.根据权利要求1的比较器，其中输入电路包括***在第一比较器输入端和第一输入晶体管的控制端之间的第一开关(S1)，***在第二比较器输入端和第二输入晶体管的控制端之间的第二开关(S2)，***在第一输入晶体管的控制端和共模电压之间的第三开关(S3)，以及***在第二输入晶体管的控制端和共模电压之间的第四开关(S4)，该第一和第二开关配置为关于第三和第四开关而反相切换。
8.一种ADC SAR转换器，其特征在于包括权利要求1所述的比较器。
9.一种比较提供给比较器的电压信号的方法，该比较器包括接收输入信号的第一级和输出输出信号的第二级，该方法包括跟踪步骤和评估步骤，该跟踪步骤包括：
由第一级产生与输入信号相关的电流信号；
在参考电势线和相应的比较器输出节点之间连接第二级的一对输出晶体管；
通过相应的比较器输出节点向一对输出晶体管提供电流信号；
将输出晶体管的控制端连接到相应的比较器输出节点；
存储在输出晶体管的每个控制端和相对的输出节点之间存在的控制电压；以及
该评估步骤包括：
相互断开第一级和第二级；
从相应的输出节点断开输出晶体管的控制端；以及
检测比较器输出节点上的输出信号。
10.根据权利要求9的方法，包括自调零步骤，该自调零步骤包括：
相互断开第一级和第二级；
给连接到相应的转换器输出节点上的一对输入晶体管提供参考信号；
在相应的转换器输出节点和参考电势线之间连接一对负载晶体管；以及
存含储在相应的输入晶体管的控制端和参考电势线之间的偏置电压。
11.根据权利要求10的方法，其中存储偏置电压的步骤包括连接相应的输入晶体管的控制端到相应的转换器输出节点。
12.根据权利要求10的方法，其中跟踪步骤进一步包括：
向输入晶体管提供输入信号；
在相应的输入晶体管的控制端与参考电势线之间保持偏置电压；以及
向第二级提供该电流信号。
13.根据权利要求12的方法，包括，在自调零步骤之后，按顺序重复跟踪步骤和评估步骤若干次。
CN201010173069.6A 2009-03-18 2010-03-18 具有偏移补偿的比较器 Active CN101841335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITTO2009A000207A IT1395248B1 (it) 2009-03-18 2009-03-18 Comparatore con compensazione di offset, in particolare per convertitori analogico-digitali
ITTO2009A000207 2009-03-18

Publications (2)

Publication Number Publication Date
CN101841335A true CN101841335A (zh) 2010-09-22
CN101841335B CN101841335B (zh) 2015-03-18

Family

ID=41061322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010173069.6A Active CN101841335B (zh) 2009-03-18 2010-03-18 具有偏移补偿的比较器

Country Status (3)

Country Link
US (1) US8248108B2 (zh)
CN (1) CN101841335B (zh)
IT (1) IT1395248B1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737595A (zh) * 2011-04-08 2012-10-17 瑞鼎科技股份有限公司 源极驱动器及其接收器
CN103905016A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 比较器电路和信号比较方法
CN104852697A (zh) * 2014-02-19 2015-08-19 亚德诺半导体集团 改善共模抑制比的装置和方法
CN105245232A (zh) * 2015-11-10 2016-01-13 上海芯圣电子股份有限公司 一种逐次逼近模数转换器
TWI672002B (zh) * 2018-09-17 2019-09-11 創意電子股份有限公司 比較器電路系統
CN112398472A (zh) * 2019-08-14 2021-02-23 天津大学青岛海洋技术研究院 一种用于图像传感器的误差量化10位单斜adc

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983191B1 (ko) * 2008-02-20 2010-09-20 삼성에스디아이 주식회사 원통형 이차 전지
US8736310B2 (en) 2010-12-17 2014-05-27 Stmicroelectronics Asia Pacific Pte. Ltd. Comparator with offset compensation and improved dynamic range
US8487659B2 (en) * 2011-04-22 2013-07-16 Analog Devices, Inc. Comparator with adaptive timing
US8493096B1 (en) * 2012-02-14 2013-07-23 Em Microelectronic-Marin S.A. Method for performing a tri-state comparison of two input signals in a window comparator circuit, and window comparator circuit for implementing the method
US8570095B1 (en) * 2012-05-11 2013-10-29 Semiconductor Components Industries, Llc Offset-compensated active load and method
US9124279B2 (en) 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
KR102037686B1 (ko) * 2013-04-17 2019-10-31 에스케이하이닉스 주식회사 차동 증폭기 회로
KR102103933B1 (ko) 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
IT201800005777A1 (it) * 2018-05-28 2019-11-28 Amplificatore differenziale, circuito integrato, sistema, amplificatore da strumentazione e procedimento corrispondenti
EP3672077B1 (en) * 2018-12-19 2022-07-27 Socionext Inc. Comparator circuitry
US10594308B1 (en) * 2018-12-31 2020-03-17 Qualcomm Incorporated Digitally assisted control over comparator input common mode
KR102684974B1 (ko) * 2019-02-11 2024-07-17 삼성전자주식회사 Cds 회로, 이미지 센서 및 cds 회로의 출력 신호 분산 방법
US11658625B2 (en) 2020-01-31 2023-05-23 Stmicroelectronics S.R.L. Amplifier circuit, corresponding comparator device and method
US11764759B2 (en) 2020-04-23 2023-09-19 Silicon Laboratories Inc. Apparatus for offset cancellation in comparators and associated methods
US11742843B2 (en) * 2020-04-23 2023-08-29 Silicon Laboratories Inc. Apparatus for offset cancellation in comparators and associated methods
EP3910795A1 (en) * 2020-05-13 2021-11-17 ams International AG Comparator circuit
FR3121559B1 (fr) * 2021-03-31 2024-05-24 St Microelectronics Grenoble 2 Convertisseur analogique-numérique par approximations successives multicanaux

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
CN1518230A (zh) * 2003-01-10 2004-08-04 ���µ�����ҵ��ʽ���� 具有偏移补偿功能的数模转换器件及其偏移补偿方法
US7400279B2 (en) * 2005-12-16 2008-07-15 Alexander Krymski Circuits and methods with comparators allowing for offset reduction and decision operations
US20080315922A1 (en) * 2007-06-22 2008-12-25 Nicholas Hendrickson Compensated comparator for use in lower voltage, higher speed non-volatile memory

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208980B2 (en) * 2005-01-21 2007-04-24 Broadcom Corporation Comparator with offset compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
CN1518230A (zh) * 2003-01-10 2004-08-04 ���µ�����ҵ��ʽ���� 具有偏移补偿功能的数模转换器件及其偏移补偿方法
US7400279B2 (en) * 2005-12-16 2008-07-15 Alexander Krymski Circuits and methods with comparators allowing for offset reduction and decision operations
US20080315922A1 (en) * 2007-06-22 2008-12-25 Nicholas Hendrickson Compensated comparator for use in lower voltage, higher speed non-volatile memory

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737595A (zh) * 2011-04-08 2012-10-17 瑞鼎科技股份有限公司 源极驱动器及其接收器
CN102737595B (zh) * 2011-04-08 2014-05-28 瑞鼎科技股份有限公司 源极驱动器及其接收器
CN103905016A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 比较器电路和信号比较方法
CN103905016B (zh) * 2012-12-26 2018-02-06 爱思开海力士有限公司 比较器电路和信号比较方法
CN104852697A (zh) * 2014-02-19 2015-08-19 亚德诺半导体集团 改善共模抑制比的装置和方法
CN104852697B (zh) * 2014-02-19 2018-05-22 亚德诺半导体集团 改善共模抑制比的装置和方法
CN105245232A (zh) * 2015-11-10 2016-01-13 上海芯圣电子股份有限公司 一种逐次逼近模数转换器
TWI672002B (zh) * 2018-09-17 2019-09-11 創意電子股份有限公司 比較器電路系統
US10862470B2 (en) 2018-09-17 2020-12-08 Global Unichip Corporation Comparator circuitry
US11101790B2 (en) 2018-09-17 2021-08-24 Global Unichip Corporation Comparator circuitry
CN112398472A (zh) * 2019-08-14 2021-02-23 天津大学青岛海洋技术研究院 一种用于图像传感器的误差量化10位单斜adc
CN112398472B (zh) * 2019-08-14 2023-04-18 天津大学青岛海洋技术研究院 一种用于图像传感器的误差量化10位单斜adc

Also Published As

Publication number Publication date
CN101841335B (zh) 2015-03-18
IT1395248B1 (it) 2012-09-05
US8248108B2 (en) 2012-08-21
ITTO20090207A1 (it) 2010-09-19
US20100237907A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
CN101841335B (zh) 具有偏移补偿的比较器
US7358809B2 (en) Method for forming elements with reduced variation
US8907703B1 (en) Isolated high voltage sampling network
US20110234433A1 (en) A/d converter
US8922418B2 (en) Clocked reference buffer in a successive approximation analog-to-digital converter
US9356593B2 (en) Distributed virtual-ground switching for SAR and pipelined ADC
US20110181454A1 (en) Folding analog-to-digital converter
US10673451B2 (en) Current generation
US8130133B2 (en) A/D converter using isolation switches
JPWO2007072588A1 (ja) 比較器及びａ／ｄ変換器
US8710896B2 (en) Sampling switch circuit that uses correlated level shifting
CN108964665A (zh) 具有无解码器四元切换的电流导引数模转换器
Nagaraj et al. Efficient 6-bit A/D converter using a 1-bit folding front end
US20030117308A1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US6232907B1 (en) Polarity shifting flash A/D converter and method
US8674869B2 (en) A/D conversion circuit
CN107104669B (zh) 采样电压的集成电路、方法和***
CN212483674U (zh) 一种dc/dc电流采样电路
US10916321B2 (en) Circuit with capacitors and corresponding method
US8232904B2 (en) Folding analog-to-digital converter
Zheng et al. A clock-feedthrough compensation technique for bootstrapped switch
RU2352061C1 (ru) Дифференциальный компаратор с выборкой входного сигнала
CN110957999A (zh) 用于比较器的电路和用于减少比较器中的反冲噪声方法
US11095301B1 (en) Flash-successive approximation register (SAR) hybrid analog-to-digital converter (ADC)
Restu et al. Low power and high speed CMOS current comparators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant