CN101833346A - 一种精度和电源抑制比增强的低压差线性稳压器 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及一种新型的精度和电源抑制比增强的低压差线性稳压器(LDO)，由误差放大器、电压缓冲器、PMOS调整管、电阻反馈网络以及输出电容构成。本发明所提供的低压差线性稳压器，在不改变输出点阻抗，不影响LDO的环路稳定性的情况下，在误差放大器内部引入一个具有一定增益的中间放大级，通过内部节点阻抗的提高，增加了直流增益，因此，在实现稳定的频率补偿的同时，提高了LDO的精度以及电源抑制比。

Description

一种精度和电源抑制比增强的低压差线性稳压器

技术领域

本发明属于集成电路技术领域，具体涉及一种新型的精度和电源抑制比增强的低压差线性稳压器。

背景技术

随着采用电池供电的便携式电子设备得到广泛的应用，高性能的电源管理变得越来越重要。低压差线性稳压器(LDO)常常作为DC-DC转换器的后续电路用来提供稳定的、低噪声的电源，为模拟以及射频等对电源要求高的电路供电。这就要求LDO在实现稳定的频率补偿的条件下，还需要具有高精度以及高电源抑制比(PSRR)。

现有的LDO技术一般由误差放大器(18)、电压缓冲器(2)、PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成。出于对精度以及PSRR的要求，误差放大器(18)需要很大的增益。这就导致它的输出端阻抗r_o1很大。而大尺寸的PMOS调整管(3)的栅极电容C_p2同样很大。在不加电压缓冲器(2)的情况下，反馈环路中由1/r_o1 C_p2产生的低频极点会使得频率补偿变得很困难。而在加入电压缓冲器(2)之后，这一极点会分离成相对频率较高的两个极点1/r_o1C_p1和1/r_o2 C_p2。通过使用大的输出电容(通常在μF量级)，此时环路的主极点可以设计在输出端。但是，在这种情况下对误差放大器的输出阻抗r_o1还是有限制的，太大的输出阻抗还是会造成极点1/r_o1 C_p1的频率太低。当负载电流变大的情况下，LDO的输出端阻抗r_oL会变小，此时LDO反馈回路有可能不稳定。

由上述分析可知，对LDO反馈回路的稳定性的要求限制了误差放大器(18)的输出阻抗r_o1，从而限制了它的增益。而LDO的精度与PSRR是由误差放大器的增益决定的。所以传统的LDO结构限制了精度与PSRR的提高。在这种背景下，在满足稳定性要求的同时，提高LDO的精度与PSRR，是具有一定的现实意义的。

发明内容

本发明的目的是提供一种新型的低压差线性稳压器(LDO)电路。该电路在满足LDO反馈回路稳定性的同时，可以实现高精度与高电源抑制比(PSRR)。

本发明的目的是通过在误差放大器内部引入一个具有一定增益的中间放大级，从而提高LDO的环路增益，即提高了LDO的精度和电源抑制比来实现。

本发明所提供的低压差线性稳压器由改进的误差放大器(1)、电压缓冲器(2)、PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成，其电路图如图2所示。

本发明所提供的低压差线性稳压器，其误差放大器(1)的输出接在电压缓冲器(2)的输入；电压缓冲器(2)的输出接在PMOS调整管(3)的栅极；PMOS调整管(3)的源极接在输入电压上，漏极接反馈电阻R_f1(4)的一端；反馈电阻R_f1(4)的另一端接在反馈电阻R_f2(5)的一端，同时连接在误差放大器的正输入端；反馈电阻R_f2的另一端接地。

在本发明所提供的低压差线性稳压器中，误差放大器(1)的晶体管级实现由MOS管M1-M9(7、8、9、10、11、12、13、14、15)以及电阻R1、R2(16，17)构成，其中M1、M2(7、8)构成输入差分对并由M9(15)提供偏置电流，M1、M2(7、8)的漏极和M3、M4(9，10)的漏极相连，M3、M4(9，10)的源极接高电平而栅极通过电阻R1、R2(16，17)与漏极连接，M5、M6、M7、M8(12、13、14、15)构成误差放大器(1)的输出级。

本发明所提供的低压差线性稳压器，输入电压Vin与PMOS调整管(3)的源极相连，同时作为误差放大器(1)和电压缓冲器(2)的供电电源；参考电压V_ref与误差放大器(1)的负输入端相连。

本发明所提供的低压差线性稳压器，其中改进的误差放大器(1)在不改变输出点阻抗(即不影响LDO的环路稳定性)的情况下，通过内部节点阻抗的提高，增加了直流增益，因此，在实现稳定的频率补偿的同时，提高了LDO的精度以及电源抑制比。

附图说明

图1是一种现有的低压差线性稳压器电路，其中18为误差放大器，2为电压缓冲器，3为PMOS调整管，4、5为电阻反馈网络，6为输出电容。

图2是本发明提出的精度和电源抑制比增强的低压差线性稳压器电路，其中1为误差放大器，2为电压缓冲器，3为PMOS调整管，4、5为电阻反馈网络，6为输出电容，7、8、9、10、11、12、13、14、15为误差放大器(1)的晶体管级电路中的MOS管，16、17为误差放大器(1)的晶体管级电路中的电阻。

具体实施方案

以下结合具体的实施例，对本发明做进一步的阐述。实施例仅用于对本发明做说明而不是对本发明的限制。

实施例1

本实施例结合附图2进一步描述本发明。

如图2所示，本实施例的低压差线性稳压器由误差放大器(1)、电压缓冲器(2)、PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成，其中误差放大器(1)的输出接在电压缓冲器(2)的输入；电压缓冲器(2)的输出接在PMOS调整管(3)的栅极；PMOS调整管(3)的源极接在输入电压上，漏极接反馈电阻R_f1(4)的一端；反馈电阻R_f1(4)的另一端接在反馈电阻R_{f 2}(5)的一端，同时连接在误差放大器的正输入端；反馈电阻R_f2的另一端接地。误差放大器(1)的晶体管级实现由MOS管M1-M9(7、8、9、10、11、12、13、14、15)以及电阻R1、R2(16，17)构成，其中M1、M2(7、8)构成输入差分对并由M9(15)提供偏置电流，M1、M2(7、8)的漏极和M3、M4(9，10)的漏极相连，M3、M4(9，10)的源极接高电平而栅极通过电阻R1、R2(16，17)与漏极连接，M5、M6、M7、M8(12、13、14、15)构成误差放大器(1)的输出级。低压差线性稳压器的输入电压Vin与PMOS调整管(3)的源极相连，同时作为误差放大器(1)和电压缓冲器(2)的供电电源；参考电压V_ref与误差放大器(1)的负输入端相连。

误差放大器(1)的晶体管级实现中引入了电阻R1和R2(16、17)。其中R1接在M3的漏极和栅极之间，R2接在M4的漏极和栅极之间，它们具有相同的阻值。这样的连接一方面可以为后续的电路提供稳定的直流电平，这与图1中采用二极管连接的M3、M4的作用是相同的。但另一方面，此时由M5的栅极向M1、M3的漏极看进去的阻抗可以表示为：

r_int＝r_o，M1//r_o，M3//R₁   (1)

其中r_o，M1和r_o，M3为沟道调制效应引入的M1和M3源漏之间的电阻。通常情况下，r_o，M1＞＞R₁，r_o，M1＞＞R₁。于是表达式(1)可以化简为：

r_int≈R₁   (2)

误差放大器(1)的直流增益可表示为：

A_DC＝g_m1R₁g_m5r_o1     (3)

其中g_m1表示输入差分对M1、M2的跨导，g_m5表示M5、M6的跨导。作为比较，图1中误差放大器(18)的直流增益可以表示为：

$A_{\mathrm{DC}}^{\′}=\frac{g_{m1}{g}_{m5}{r}_{o1}}{g_{m3}}\≈g_{m5}{r}_{o1}---\left(4\right)$

其中g_m3表示M3、M4的跨导。通过比较表达式(3)和(4)可知，通过选取R1、R2的阻值使得A＝g_m1R₁＞1，误差放大器(1)的直流增益比传统的误差放大器的直流增益提高了A倍。这就会带来LDO的精度以及电源抑制比以同样的比例得到提高。

从稳定性的角度来看，此时误差放大器(1)的输出阻抗r_o1不变，即误差放大器输出端的极点仍位于1/r_o1 C_p1处。而误差放大器(1)内部M5栅极处的寄生极点由原来的g_m3/c_int变为1/R₁ C_int，变低了A倍。因为g_m3/c_int原本就位于相对LDO的环路GBW很高的频率处，所以可以选取合适的A的值使得环路的稳定性不受到影响。在实际的电路设计中，这一寄生极点的频率降低3-4倍是可以接受的。这意味着LDO的精度可以有3-4倍的提高，而PSRR可以有10-16dB的提高。

Claims (5)

1.一种低压差线性稳压器，由误差放大器(1)、电压缓冲器(2)、PMOS调整管(3)、电阻反馈网络(4、5)以及输出电容(6)构成，其特征在于在误差放大器(1)内部具有一个有增益作用的中间放大级。

2.根据权利要求1所述的低压差线性稳压器，其特征在于误差放大器(1)的输出接在电压缓冲器(2)的输入；电压缓冲器(2)的输出接在PMOS调整管(3)的栅极PMOS调整管(3)的源极接在输入电压上，漏极接反馈电阻R_f1(4)的一端；反馈电阻R_f1(4)的另一端接在反馈电阻R_f2(5)的一端，同时连接在误差放大器的正输入端；反馈电阻R_f2的另一端接地。

3.根据权利要求1所述的低压差线性稳压器，其特征在于误差放大器(1)的晶体管级实现由MOS管M1-M9(7、8、9、10、11、12、13、14、15)以及电阻R1、R2(16，17)构成。

4.根据权利要求3所述的低压差线性稳压器，其特征在于误差放大器(1)中的MOS管M1、M2(7、8)构成输入差分对并由MOS管M9(15)提供偏置电流，M1、M2(7、8)的漏极和MOS管M3、M4(9，10)的漏极相连，M3、M4(9，10)的源极接高电平而栅极通过电阻R1、R2(16，17)与漏极连接，MOS管M5、M6、M7、M8(12、13、14、15)构成误差放大器(1)的输出级。

5.根据权利要求1所述的低压差线性稳压器，其特征在于输入电压Vin与PMOS调整管(3)的源极相连，同时作为误差放大器(1)和电压缓冲器(2)的供电电源；参考电压V_ref与误差放大器(1)的负输入端相连。

Images