CN1018316B - 取样数据相位锁定装置 - Google Patents
取样数据相位锁定装置Info
- Publication number
- CN1018316B CN1018316B CN89107471A CN89107471A CN1018316B CN 1018316 B CN1018316 B CN 1018316B CN 89107471 A CN89107471 A CN 89107471A CN 89107471 A CN89107471 A CN 89107471A CN 1018316 B CN1018316 B CN 1018316B
- Authority
- CN
- China
- Prior art keywords
- signal
- sampling
- coupled
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims abstract description 70
- 239000002131 composite material Substances 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000013589 supplement Substances 0.000 claims 8
- 230000000295 complement effect Effects 0.000 description 24
- 239000000203 mixture Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 210000001260 vocal cord Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
一种提供相位/频率锁定于施加信号的取样信号的相位/频率锁相装置,包括有耦合至取样电路的可控制振荡器,以产生代表施加信号的大体上正交相位相关成份的施加信号样本。累加器分别在各预定时间间隔上分别累加正交相位成份。差异电路连续产生来自各相继时间间隔各种成份这一的差异。该差异用于产生控制信号,以改变由受控振荡器产生的信号。
Description
本申请案为1988年9月26日所提交的249,022号申请案的部份继续申请,本发明涉及锁相信号产生电路。
传统上原来使用模拟电路的装置,改为数字电路的数目日益增多,其原因为a)数字电路在变量方面固有地比较稳定,及b)数字积成电路的进步使之在成本费用上具有竞争力。目前正使用数字处理的装置实例有电视装置,诸如接收机、盒式录像机等,以及音响装置,诸如,小磁盘唱机、数字声带唱机等。在上述各种装置中,往往需要产生其相位锁定于待处理信号的某一成份上的时钟信号。例如数字电视接收机往往设计成与色副载波同步工作。为便于这种同步,电视信号中包括有副载波频率的脉冲振荡群,此振荡群有适当的相位,且在每一视频行间隔的无效部份产生。
锁相于副载波频率上的时钟信号的产生可经由a)对脉冲群成份取样以产生大体上正交相位关系的脉冲群信号取样;b)累加各正交取样;以及c)产生出信号以控制电压控制振荡器形成决定取样间隔的时钟信号。一种这样的装置公开于授予彼德·福拉姆的美国专利第4,491,862号中,此项专利名称为“具有至少一数字积成电路以处理合成彩色信号的彩色电视机“(Color Televison Receiver With at least one Digital Integrated Circuit For processing the Composite Color Signal)。此一福拉姆装置包括有一模数变换器(ADC),此变换器由压控振荡器(以下简称为VCO)调节按4倍副载波频率对视频信号取样。一旦该装置被锁相,交替取样即为正交关系。由ADC所产生之取样被分离为
与交替取样相应的两种成份,即R-Y信号和B-Y信号,这两种信号都调制在副载波频率上。每一成份的交替取样(正取样相位的R-Y取样及正取样相位的B-Y样本)在各累加器内累加,此累加器被调节为只按在脉冲群间隔期间所采取取样而工作。所累加的R-Y和B-Y取样的符号(极性)位耦合至转换电路。R-Y累加取样加至限值电路,此经限值的样本耦合至转换电路。累加取样的符号位指示由VCO产生的定时信号的相位,相对于B-Y分量相位,是大于+90°还是小于-90°。按照符号位的状态,由转换电路提供等于预定正值、预定负值或由限值电路所提供的累加R-Y值的输出值。转换电路的输出经低通滤波,转换为模拟信号,并加至VCO的控制输入端而形成一闭环锁相时钟脉冲发生器。
此福拉姆电路至少有两个缺点。第一,相位检测是信号幅度的函数,其检测精度随信号幅度的缩小而减小。第二,由于相位检测是幅度敏感的,如果色同步信号中包含有直流成份时,此***难免有相位误差。而由于在ADC中有参数漂移或ADC的偏压不合适,常常引入直流成份。
本发明的目的是提供一种没有上述缺点的取样数据锁相装置。
本发明在一取样数据***中实施,用以产生与施加信号有既定关系的信号。取样装置在由生成信号决定的时间对施加信号取样,以产生出大体为第一和第二正交相关成份信号取样。累加器在预定的时间间隔内累加此第一和第二正交信号。减法器电路产生出来自相继时间间隔的第一正交信号的累加取样之差异。响应于差异信号及累加信号之极性的装置产生所述信号。
图1为电视信号处理装置用的锁相时钟信号发生电路的方块图。
图2为实施本发明的相位检测器,部份为略图/部份为方块图,此检测器可用以取代图1电路的相位检测电路。
图3为波形图,说明图2电路所用信号的定时状况。
图4为相位说明图,有助于描述本发明的工作。
图5、图6和图7为本发明进一步实施例的部份方块图。
图8为实施本发明的另一相位检测装置,部份为略图/部份为方块图。
本发明将按照数字,例如,2互补二进位,硬件等来加以说明,但是,凡熟悉电路设计的技术人员将认为此装置可利用取样数据模拟分量予以实施。例如,凡使用ADC进行信号取样、用锁存器进行储存以及用加法器和减法器进行算术功能的数字装置,取样数据模拟装置可利用取样与锁存电路进行信号取样,用转换电容器储存元件进行信号储存,以及以相加和相减放大器进行算术功能。
在所说明的电路中,可能需要额外的延迟元件以使特定时钟信号作适当时间调整,这视设计人员选用的电路元件而定。为避免紊乱图中已将这些元件略去,但是,凡熟悉电路设计的技术人士将很容易明白什么时候需要这种延迟,什么时候将它纳入。在各图中,粗箭头表示多位并联连接器,而细箭头通常表示信号导线连接。
参阅图1,如图3中概略显示为波形A的合成模拟视频信号施加至端子10上,此信号由该端子耦合至ADC18和同步分离器16。同步分离器16,可以是传统型设计,由合成视频信号中引出水平同
步分量,并将它施加至相位检测电路22。在另一装置中,此同步分离器可为数字型设计,而响应于来自ADC18的数字合成视频信号。在相位检测器22中使用水平同步分量,只在有副载波信号脉冲群产生的时间间隔中有选择性地进行相位检测。
ADC18在由取样定时信号FC决定的时刻产生模拟合成视频信号。在随后的说明中,假定时钟信号FC的频率FC为彩色副载波频率之四倍,尽管这并非是技术要求。来自ADC18的二进位样本耦合至视频信号处理器20,该处理器使亮度和彩色分量分离,并从中引出信号施加至显示装置上而使视频信号所代表之影像重现。来自ADC18的二进位取样还耦合至相位检测器22,此检测器决定与脉冲群信号相位相对的时钟信号FC的相位。相位检测器22产生出相位/频率误差信号,耦合至压控振荡器(VCO)24。VCO24可为一晶控振荡器,产生出名义上为彩色副载波频率四倍的信号。VCO24包括有电路,响应于相位误差信号,使所产生的时钟信号的相位/频率位移。
参阅图2,此图说明图1的相位检测器22的一个实施例。在图2中,来自同步分离器16的水平同步信号耦合至时钟信号发生器78,而来自ADC18的数字视频取样则耦合至总线50。此时钟信号发生器,响应于时钟信号FC及水平同步信号,产生出脉冲群门控信号BG及另一个信号SR。信号BG与SR的总的定时关系见图3波形B与C。脉冲群门控信号名义上提供一脉冲,其包括合成视频信号每一有效水平行副载波的脉冲群分量的整数周期。信号SR提供一脉
冲,其出现于每一行时间间隔脉冲群门控脉冲之后,且具有的持续时间为一副载波的额定周期。脉冲群门控信号与信号SR皆可由传统计数电路响应于时钟信号FC和水平同步信号而产生。
总线50上的数字视频信号耦合至“1”补码电路52及多工器(Multiplexer)53的输入端上。“1”补码电路输出端耦合至多工器53的第二输入端上。多工器53受副载波频率时钟信号的调节而交互使来自总线50的相继取样耦合至其输出端,然后再使来自“1”补码电路52之两相继取样耦合至其输出端上。施加至多工器53的定时信号由来自VCO86的时钟信号FC在除法器84内除以4而产生。在脉冲群时间期间,由多工器53输出的取样流代表至少当此装置相位被锁定时脉冲群信号的大体上的解调型式。由多工器53所提供的交替取样代表与,例如,R-Y和B-Y或I和Q视频信号分量相对应的正交相关信号的取样。
由多工器53所提供的样本耦合至加法器54的一输入端上,此加法器由各“与”门56组合而与“1”样本周期储存元件58和60相串连耦合。储存元件60的输出端与加法器54的第二输入端相耦合。加法器54与储存元件58和60的组合构成一复合累加器,当“与”门组合受脉冲群门控信号BG调节而使加法器54耦合至储存元件58时,此累加器为有效。或者,当脉冲群门控信号为低位时,与门组合提供O输出信号,此信号使累加器有效归O。因此,此累加器连续对来自各单行时间间隔的脉冲群信号取样求和。在此累加器为有效期间,代表各相关正交信号的各取样总和在两储存元件58和
60中保持显明的区别,在脉冲群时间间隔终止时,R-Y和B-Y积聚的和分别储存在元件60和58内(至少在此装置已获相位锁定时)。
必须注意的是,控制多工器53的时钟信号耦合至加法器54的进位输入端CI。这有效的促使单元值与多工器53所提供之1补码取样相加,从而使1互补取样转变为2互补取样。(假定ADC18和此装置都被设计成处理2补码取样。)还应注意的是与前述福拉姆装置相对,每一脉冲群时间间隔有两倍数目的取样累加,从而增益为福拉姆装置环路的两倍,并且改善了信杂比。
储存元件58的输出端符号位导体与一位D型锁存器62的数据输入端(D)相连接。第二个一位D型锁存器64与锁存器62串级连接。储存元件60的输出端与并联位D型锁存器66的数据输入端相连接。第二并联位D型锁存器68与锁存器66串级连接。脉冲群门控信号耦合至更进一步D型锁存器80的数据输入端,此锁存器提供脉冲群门控信号的倒相形式。来自锁存器80的倒相脉冲群门控信号耦合至锁存器62、64、66和68的各定时信号输入端,并使锁存器62和66受调节而储存来自锁存器58和60且于脉冲群时间间隔结束时产生的各值。锁存器62和66中的值被存储一个行时间间隔持续时间,然后分别转移到66和68。锁存器66和68储存来自两相继视频行的累加R-Y取样,而锁存器62和64储存来自相对应两相继视频行的累加B-Y取样符号位。
锁存器66和68的输出端分别与减法器70的被减数和减数输入端相连接,此减法器产生累加R-Y值与相继视频行之差。减法消除了伴随R-Y取样的任何直流成份,因此,该差取样对于合成视频信号中的直流漂移是不敏感的。该差值与R(SINQ1-SINQ2)成比例,其中,R等于累加的脉冲群幅度,而Q1和Q2则相应于现行与先前行时间间隔的相位误差。此一函数显示每度相位误差有较大的灵敏度,因为相位误差倾向于0或180°。此差值用以使所产生的信号Fsc频率锁定于脉冲群频率,这使相位误差的变化率趋向于0。
此累加值,假定为8位视频取样,可能大至13或14位取样。此差异取样可大至比累加值少1位。但是,不必用这个精密度来限定相位控制信号。因此,差异取样限制于,例如,限制器102的4位。差值的大小和极性分别用于这个装置中。因此,差异取样通过量值检测或绝对值电路72以采集量值信息:必须理解的是:量值检测可以在限制之前也可以在限制之后执行。
受限制的差异取样经与门104组合而门控至一可编程脉冲发生器106的程序输入端。该受限制的差值响应于来自时钟信号发生器78的信号SR(图3,波形C)而输入至脉冲发生器内,脉冲SR结束时,脉冲发生器106产生,例如,0至15个脉冲(周期为1/Fsc),加至其程序输入口的差值的量值成比例。
来自发生器106的脉冲输出,经或门96耦合至与门92和94各自的第一输入端。按照与门92和94中哪一个被启动,其脉冲将受门控而使电流源88或电流陷落器90接通,分别使电容器91充电或放电,而产生VCO86的控制电压。
至于与门92或94的何者被启动而使来自发生器106的脉冲通过,由差异信号的极性和当时行时间隔累加B-Y取样的极性所决定。相位和/或频率的锁定,可通过VCO86产生的时钟信号相位领前或滞后完成。考虑图4的相位图,并假定此装置相位锁定于-(B-Y)轴。当角度Q为0时,由图4可看出,累加的R-Y值将为0,其差异值亦将为0。B-Y分量的累加值在象限Ⅱ和Ⅲ为负,而在象限Ⅰ和Ⅳ为正。R-Y分量的累加值在象限Ⅰ和Ⅱ为正,在象限Ⅲ和Ⅳ为负。在图4中,“1”表示负极性,而“0”表示正极性。如相位误差朝顺时钟方向变化时,在象限Ⅰ,Ⅱ,Ⅲ和Ⅳ中的差异值(DIFF)将分别为负,正,正和负。为获得频率锁定,对此装置进行调节以使相位误差扩大,而继续在差异信号极性所示方向移动。此项工作的完成是由专用0环路产生方向信号B-Y信号极性(此极性表示是否相位差大于+或-90°)及差异信号极性指示位。通过计算图4所示的累加FB-Y和DIFF信号极性的专用或函数,可看出在象限Ⅰ-Ⅳ中顺时钟方向移动时专用或输出是相同的。同样,逆时钟方向移动时各象限的专用或输出也呈现相同状态。因此,该装置不论从哪一象限开始,亦不论相位变化的方向如何,皆将朝一个方向继续直至相位误差变为0为止。
当相位误差超过+或-90°时,在方向信号中存在一误差电位,因为差异值既可为正也可为负。注意,如果(例如)现行及先前各视频行之累加R-Y值分别出现于象限Ⅰ和Ⅱ,而且现行行的值落在较先前行的值更接近R-Y轴线的园上然后连接这些值点的线的斜率,从而差值符号将为正。或者,如果前面的行值落在比现行行值更接近R-Y轴线的园的点上时,则连接这些点的线的斜率,从而其差的极
性将为负。这些电位误差只有在累加的B-Y值改变其相继各行间的符号时才产生。这个状况由设有其第一和第二输入接端分别与锁存器62和64之输出端相连接的专用或门76检测。此专用或门76之输出耦合至组合与门104,而当累加B-Y值极性在相继行时之间发生变化时使门104截止。
方向信号由专用或门74产生,此门的第一输入端与锁存器62相耦合以感测现行行时间隔累加B-Y值的极性,其第二输入端与减法器70输出端的符号位连接,以感测差异信号的极性。来自专用或门74的输出信号经多工器108有选择地耦合至与门92和94。至少在该脉冲发生器106产生脉冲的各时间隔期间(即当信号SR为低位时),多工器108受信号SR的调节而使专用或门74耦合至与门92,且当信号SR为高位时,提供符号或显示来自锁存器66累加R-Y值部份的极性。
如前所述,当该装置被锁相时,其累加的R-Y值为0。为产生相位锁定,0检测器100与锁存器66之输出部分相连接。来自0检测器的输出耦合至与门98的一个输入端,并在各累加R-Y值皆为非0时与门98启动,在只有0值时使与门98截止,定时信号SR耦合至与门98的第二输入端。信号SR的脉冲在R-Y值为非0时经由或门96耦合至与门92和94。因此,只要累加的R-Y值为非0,就产生每行时间隔一个脉冲的最低限校正信号,而与施加至脉冲发生器106的差异信号值无关。脉冲的持续时间为,例如,1/Fsc。伴随这些单元脉冲的相位校正方向由来自锁存器66的累加R-Y值的符号或极性位所决定。
图2中,与门92和94有各自的第三输入端,信号(自由运转)
可能施加其上而使各与门截止,且如希望,则容许振荡器非同步运转。
图2中与门92被来自多工器108之逻辑1值的方向信号所启动,而与门94则截止。按照所实施的特定VCO68,可能须要使方向信号倒相或互补,因此,对于逻辑1值的校正信号与门92截止,而与门94则启动。在另一种结构中,0检测器可以略去,在这种情况下,信号SR将被直接加到或门96。但若电容器91的值小时,此装置将相位锁定,但相位可能略有抖动。
图5所示为本发明的进一步实施例,在图5中,差异信号与由0检测器所提供的信号按算术方式组合,而非按分时多工格式组合。图5中的电路元件与图2的元件相同时,取相同编号标示。
图5中来自与门组104的限制差异信号耦合至2互补电路154。此2互补电路154受专用或门74所产生的方向信号的控制,有选择地根据相位校正的所要方向与各差异值相互补。来自2互补电路154的输出值耦合至加法器153的一个输入口。
来自锁存器66的累加R-Y值耦合至0检测器150。0检测器150在累加R-Y值为0值时提供一0值。当累加值为非0时,0检测器150提供一预定正值,例如,2互补格式的010。来自0检测器150的输出信号耦合至2互补电路150。累加R-Y值的符号位耦合至2互补电路152的控制输入端。电路152响应于符号位所表示的极性,有选择地与0检测器150所提供之值互补。电路152和154响应于其相关控制信号的相同极性分别执行互补功能。为与图2相一致,当相关控制信号为逻辑0值时,电路152和154与施加值互补。
由2互补电路152所提供的输出值耦合至加法器153的第二输
入端。加法器153所产生的总和施加至数字模拟转换器(DAC)156,此转换器产生一代表相位误差的模拟信号。此模拟信号经电阻器157和电容器158低通滤波,然后施加至VCO86之控制输入端。
在又另一实施例中,来自与门组的值直接耦合至加法器153。加法器153的输出耦合至脉冲发生器106的程序输入端。脉冲发生器106的输出直接耦合至与门92和94,而来自专用或门74的方向信号直接耦合至与门92和94。在此一实施例中,与门98、或门96及多工器108皆已从图2电路中消除。
在图2装置的牵引范围由VCO86的控制范围所决定。此装置因使用控制环路中累加值的差异而无条件的趋于稳定。电容器决定该环路的速度并提供单一调整以改变该装置的响应时间,而不影响装置的稳定性。
图6所示为图5实施例的全数字型式。图6中,图5所示的RC积分器由耦合于DAC156前面的数字积分器所取代。来自加法器153的输出总和耦合至加法器180第一输入端上。来自加法器180的输出总和在延迟元件184延迟一行时间隔后再耦合回加法器180的第二输入端上。加法器延迟电路的输入/输出转移函数H(Z)表示为:
H(Z)=1/(1-Z-1) (1)
式中Z为传统的“Z”转换变量。熟悉数字电路设计的技术人员将理解此函数H(Z)与数字积分或单极低通滤波函数相应。
可能希望的是在加法器180输出端与延迟元件184输入端之间加入一限制器电路(182)以防止延迟元件溢出。这样一种限制器电路在设计上将使施加于延迟元件184的最大与最小值皆限制于延迟
元件184能储存的位数所能表示的值。
来自加法器180的输出总和,或来自限制器电路182的限制总和都耦合至DAC156的输入端。DAC156把这些总和转换为控制VCO86的模拟控制信号。
图7所示的交替电路可与图5和图6各实施例配合使用。在此情况下,0检测器150及2互补电路152都被去消。-±K值耦合至加法器153,其中之K可为1、2、3等单位,其极性由储存于锁存器66中的总和符号位所决定。在图7所示实施例中,K选定为1。+1(000..01)值耦合至加法器153作为来自锁存器66之符号位(逻辑“1”)的负值,-1(111..11)值耦合至加法器153作为符号位(逻辑“0”)的正值。为此,迫使此装置连续追寻0相位值。视环路增益而定,将产生小量之相位抖动及电容器值。把加法器输入端的低效位(LBS)耦合至逻辑1值及把较高效位耦合至倒相器200输出端从而产生施加值±1。来自锁存器66的符号位耦合至倒相器的输入端。
各示范性实施例都着眼于使定时信号相位/频率锁定于合成视频信号的脉冲群分量。此装置同样使相位/频率确实锁定于连续信号,诸如,立体声信号的导频分量。在此状况下,水平同步信号可能不适于产生控制信号,诸如信号BG,但利用简单计数器能够产生类似控制信号。
现参阅图8,其中与图2各元件相同编号标示相似元件并完成类似功能。在图8中,锁存器62至少储存有来自锁存器58的累加取样的×较高效位。这些×较高效位耦合至电路802,电路802只在×较高效位皆为同一状态时,提供逻辑1值。在锁存器66内累加的取
样的×较高效位耦合至电路804,此电路只在来自锁存器66的×较高效位皆展现相同状态时才提供逻辑1输出信号。电路802和804都可以两个×输入与电路实现。每一×最高效位(×-MSB)的行连接至两个与电路中之一的相关输入上。在×最高效位的行上的每一信号倒相后耦合至其他与电路的相关输入端上。各与电路将其相关输出端耦合至一两输入或门上,其输出端提供来自电路的输出信号。
来自电路802和804的输出信号耦合至反与电路806的相关输入端上,该反与电路在电路802和804提供逻辑0输出信号时提供逻辑1输出信号,而在电路802和804同时提供逻辑1信号时提供逻辑0信号。在此结构中,反与电路806在累加取样的幅度超过能由累加取样的其余N-X较低有效位所表示之值时(其中N为表示相关累加样本的总位数)提供逻辑1信号。来自反与电路806之信号用以在输入信号太小如无法可靠的控制振荡器86时使环路截止。
来自减法器70且与频率变化率相关的差异取样耦合至一信号反转或互补电路808上。施加于减法器70上的取样与取样时刻相对的脉冲群相关相位角度相关连,且可由相位器表示。如果,例如,这两个相位器都按一恒定不变速率顺时钟方向旋转,且相分离,例如,5度时,此取样差异的极性将在不同象限中变化。而且,此环路时间常数尚未充分稳定而该装置有可能锁定于某一特定象限。因此,对于恒定不变或依同一方向变化的差异,此装置可能交互提供相反极性的校正信号,而有使相位/频率锁定所需要的时间拖长的趋势。为避免发生这种情形,取样差异在相位器差异(在特定方向移动)改变符号期间予以补足。此一工作由将锁存器62内的累加取样符号位耦合以控制互补电路而予完成,考虑锁存器62和66分别锁存(B-Y)和(R
-Y)累加取样。当(B-Y)累加取样为负时(图4的象限Ⅱ和Ⅲ),取样差异即补足。
来自互补电路808的输出取样耦合至加法器814的第一输入端。来自锁存器66且在电路元件812中按因子K定比的取样耦合至加法器814的第二输入端。定比因子可能等于1/8或更小,这视所要的环路锁定时间间隔而定。定比取样代表相位误差信号。来自电路808的互补信号加到相位误差信号上以使相位误差信号衰减。由于来自电路808的信号为差异取样,他们在额定上相对于来自锁存器66的取样有小值的倾向。相位误差取样在量值上依定比减小,使补足取样具有显著之衰减效果。
在一另外实施例中,分量定比电路812已从锁存器66与加法器814间的取样路径上消除。取代此分量定比电路的为一定比电路,它依照电路812的定比因数K之倒数定比取样,可加于减法器70与互补电路808之间。此后一种结构在其接近锁定状况时,提供精确度和振幅都较大的相位控制信号。
来自加法器814的取样输出施加至限制器816,此限制器可以在例如,+15至-16范围限制信号的漂移。来自限制器816之信号施加至门控电路818,此电路受反与电路806所产生信号的控制。门控电路818受调节,只要输入信号比预定最小值大时,即让信号由限制器中释出。
来自门控电路的输出信号耦合至积分与数字模拟转换电路820,此电路可以是DAC与积分器的形式,如图5或6中所示。电路820的输出信号用来控制振荡器86。
如所说明,图8电路将使所产生信号FC锁定于取样信号(例如,
R-Y或B-Y)正交分量之一。如希望使信号FC离开此轴线锁相时,可以把一相位调整信号加于相位误差信号上。此项工作由***在锁存器66与定比电路812之间的加法器完成。在加法器810中,色调或相位控制信号加于来自锁存器66的取样上。注意加法器810可交替地包括在定比电路812与加法器814之间。
在另一实施例中,如整个装置包括有ACC电路,则ACC信号可被互补以使门控电路818启动,而不由电路802、804和806所产生的信号启动。
Claims (7)
1、一种产生输出信号的检测装置,该信号代表取样信号与包含副载波分量的视频信号间的相位关系,所述检测装置包括:
取样装置(50-53),响应于所述取样信号,提供代表所述视频信号在相应于所述取样信号的某一预定相位时刻的幅度,以产生所述副载波分量的基本正交相位的第一和第二分量,所述取样包括幅度和极性信息;
累加装置(54、58、60),耦合至所述取样装置,用以累加在预定的时间间隔内的所述第一和第二正交相位分量;
其特征在于,
相减装置(62-70),耦合至所述累加装置,用以连接产生代表所述第一正交相位分量的累加取样与所述预定间隔相继取样之差的差异取样;
装置(88-94);为提供响应于所述第二正交相位分量的累加取样的极性信息的所述输出信号(包括装置74-108),用以有选择地对所述差取样求补。
2、如权利要求1所述的检测装置,其特征在于:提供所述输出信号的所述装置还包括耦合到对所述差取样分别求补的所述装置的积分装置,用于积分所述求补装置提供的取样。
3、如权利要求2所述的检测装置,其特征在于,提供所述输出信号的所述装置还包括耦合在所述求补装置和所述积分装置之间的限制器,用以限制耦合到所述积分装置的最大及最小取样值。
4、如权利要求3所述的检测装置,其特征在于:提供所述输出信号的所述装置还包括耦合在所述求补装置和所述限制器之间的装置,以按预定的速率,把所述的相减装置的取样与表示所述第一正交相位分量的累加值的取样组合。
5、如权利要求2的检测装置,其特征在于,提供所述输出信号的所述装置进一步包括:
耦合于所述求补装置和所述积分装置之间的门控装置,响应于控制信号的预定状态,用以把来自所述求补装置的取样送到所述积分装置;以及
耦合到所述累加装置的装置,用于决定所述减法器分量的幅度,并仅当所述幅度超过一预定值时产生预定状态的控制信号。
6、如权利要求1所述的检测装置,其特征在于,提供所述输出信号的装置进一步包括:耦合到所述累加装置和所述求补装置上的装置,用于按预定的比例,将所述减法装置的信号与代表来自两个所述相继间隔之一的所述第一正交相位信号的累加值的信号组合起来。
7、如权利要求6所述的检测装置,其特征在于:提供所述输出信号的装置进一步包括耦合到所述组合装置上的积分装置,用以积分组合信号,产生所述输出信号。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US324875 | 1981-11-25 | ||
US24902288A | 1988-09-26 | 1988-09-26 | |
US249,022 | 1988-09-26 | ||
US07/324,875 US4884040A (en) | 1988-09-26 | 1989-03-17 | Sampled data phase locking system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1041495A CN1041495A (zh) | 1990-04-18 |
CN1018316B true CN1018316B (zh) | 1992-09-16 |
Family
ID=26939760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN89107471A Expired CN1018316B (zh) | 1988-09-26 | 1989-09-25 | 取样数据相位锁定装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4884040A (zh) |
EP (1) | EP0361747B1 (zh) |
JP (1) | JP3275177B2 (zh) |
KR (1) | KR0138764B1 (zh) |
CN (1) | CN1018316B (zh) |
DE (1) | DE68912864T2 (zh) |
ES (1) | ES2049330T3 (zh) |
FI (1) | FI89547C (zh) |
TR (1) | TR23974A (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2229592A (en) * | 1989-03-22 | 1990-09-26 | Philips Electronic Associated | Phase detectors |
JPH03114391A (ja) * | 1989-09-28 | 1991-05-15 | Toshiba Corp | フィルタ自動調整回路 |
WO1992017034A1 (de) * | 1990-05-01 | 1992-10-01 | Deutsche Thomson-Brandt Gmbh | Schaltung zum erzeugen eines farbträgers aus dem farbsynchronsignal |
EP0464230B1 (de) * | 1990-06-30 | 1996-09-18 | Deutsche ITT Industries GmbH | Digitale Phasenregelungsschleife |
JP2551239B2 (ja) * | 1990-12-27 | 1996-11-06 | 三菱電機株式会社 | 水平発振周波数制御回路 |
US5105168A (en) * | 1991-08-28 | 1992-04-14 | Hewlett-Packard Company | Vector locked loop |
GB9122711D0 (en) * | 1991-10-25 | 1991-12-11 | Alpha Image Ltd | Digitally phase locking analogue signals |
US5159292A (en) * | 1992-02-25 | 1992-10-27 | Thomson Consumer Electronics, Inc. | Adaptive phase locked loop |
US5742191A (en) * | 1993-12-08 | 1998-04-21 | Thomson Consumer Electronics, Inc. | D/A for controlling an oscillator in a phase locked loop |
DE4432755A1 (de) * | 1994-04-04 | 1995-10-05 | Hitachi Ltd | Einstellbare Bildröhren-Anzeigevorrichtung und phasensynchrone Schaltung zur Verwendung in einer Anzeigevorrichtung |
JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
US5703656A (en) * | 1995-12-12 | 1997-12-30 | Trw Inc. | Digital phase error detector for locking to color subcarrier of video signals |
JP2919335B2 (ja) * | 1996-02-06 | 1999-07-12 | 埼玉日本電気株式会社 | Afc型発振回路 |
US6006721A (en) * | 1996-06-14 | 1999-12-28 | Ford Global Technologies, Inc. | Modular intake port for an internal combustion engine |
US7557817B2 (en) * | 2005-08-23 | 2009-07-07 | Seiko Epson Corporation | Method and apparatus for overlaying reduced color resolution images |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4491862A (en) * | 1982-06-15 | 1985-01-01 | Itt Industries, Inc. | Color-television receiver with at least one digital integrated circuit for processing the composite color signal |
-
1989
- 1989-03-17 US US07/324,875 patent/US4884040A/en not_active Expired - Lifetime
- 1989-09-15 DE DE68912864T patent/DE68912864T2/de not_active Expired - Fee Related
- 1989-09-15 EP EP89309413A patent/EP0361747B1/en not_active Expired - Lifetime
- 1989-09-15 ES ES89309413T patent/ES2049330T3/es not_active Expired - Lifetime
- 1989-09-18 TR TR89/0729A patent/TR23974A/xx unknown
- 1989-09-19 FI FI894431A patent/FI89547C/fi not_active IP Right Cessation
- 1989-09-22 KR KR1019890013630A patent/KR0138764B1/ko not_active IP Right Cessation
- 1989-09-25 CN CN89107471A patent/CN1018316B/zh not_active Expired
- 1989-09-25 JP JP24661989A patent/JP3275177B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FI89547B (fi) | 1993-06-30 |
CN1041495A (zh) | 1990-04-18 |
DE68912864T2 (de) | 1994-08-18 |
JPH02121590A (ja) | 1990-05-09 |
JP3275177B2 (ja) | 2002-04-15 |
DE68912864D1 (de) | 1994-03-17 |
FI89547C (fi) | 1993-10-11 |
EP0361747A2 (en) | 1990-04-04 |
ES2049330T3 (es) | 1994-04-16 |
FI894431A0 (fi) | 1989-09-19 |
EP0361747B1 (en) | 1994-02-02 |
FI894431A (fi) | 1990-03-27 |
KR0138764B1 (ko) | 1998-06-15 |
TR23974A (tr) | 1991-01-14 |
KR900005704A (ko) | 1990-04-14 |
EP0361747A3 (en) | 1990-09-12 |
US4884040A (en) | 1989-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1018316B (zh) | 取样数据相位锁定装置 | |
JP3296618B2 (ja) | 位相ロックループ | |
US4680780A (en) | Clock recovery digital phase-locked loop | |
JP2001519106A (ja) | ランダム二進信号からの高速クロック再生用位相検波器 | |
KR930011590B1 (ko) | Pll 회로 | |
JP2587633B2 (ja) | 信号処理装置 | |
CN1016930B (zh) | 鉴相器 | |
US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
US5253042A (en) | Burst phase detection circuit | |
CN1009049B (zh) | 用于数字电视接收机的色度控制电路 | |
US4633298A (en) | Digitally controlled phase locked loop system having coarse and fine locking modes | |
WO2017099368A1 (ko) | 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 디지털 위상 동기 루프 | |
KR100320881B1 (ko) | 크로미넌스신호처리장치및그방법 | |
US6803834B1 (en) | Sigma-delta modulated discrete time oscillator | |
CN1152234A (zh) | 用于pal电视***的数字彩色同步相位开关 | |
JP3861291B2 (ja) | 位相同期方法及び回路 | |
US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
CN100367805C (zh) | 颜色信号解调装置 | |
JP3026695B2 (ja) | クロックパルス発生装置 | |
JPH01157618A (ja) | 複合映像信号のアナログ−ディジタル変換装置 | |
JPH0548926A (ja) | 水平位相補正回路 | |
JPS61255169A (ja) | 水平ドライブパルス制御回路 | |
JP2005167997A (ja) | カラー信号復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C15 | Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993) | ||
OR01 | Other related matters | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |