CN101831618B - 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 - Google Patents
一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 Download PDFInfo
- Publication number
- CN101831618B CN101831618B CN2010101528191A CN201010152819A CN101831618B CN 101831618 B CN101831618 B CN 101831618B CN 2010101528191 A CN2010101528191 A CN 2010101528191A CN 201010152819 A CN201010152819 A CN 201010152819A CN 101831618 B CN101831618 B CN 101831618B
- Authority
- CN
- China
- Prior art keywords
- sputtering
- film
- zro
- tio
- stack structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提出了一种能够同时获得高介电常数且结晶温度有一定程度提高的TiO2/ZrO2两层堆栈结构薄膜及其制备方法。它以硅片为基片，其特征在于用磁控溅射技术在Si基片上先沉积一层ZrO2薄膜，再在其上沉积一层TiO2薄膜，形成TiO2/ZrO2两层堆栈结构薄膜。本发明采用磁控溅射技术，制备了TiO2/ZrO2两层堆栈结构薄膜，Ti的引入可以有效的抑制薄膜的晶化，结晶温度有一定程度的提高；同时还可以获得合适的高介电常数。
Description
技术领域
本发明涉及的是一种具有高介电常数的TiO2/ZrO2两层堆栈结构薄膜及其制备方法，属于微电子领域、电介质材料科学领域和纳米科学技术领域。
技术背景
ZrO2由于其适合的介电常数(18--25)、禁带宽度(～7.8eV)，良好的化学稳定性，被公认为是最适合替代传统SiO2的高介电常数栅介质材料。使用高介电常数(k)ZrO2材料来替代SiO2，使得在相同的等效厚度下，不仅可以消除隧穿漏电流，而且可以使功耗降低10000倍。然而由于ZrO2的结晶温度较低，大约为350℃左右，限制了其应用。为了提高结晶温度，抑制薄膜的晶化，国际上开展了大量的研究，大部分都是关于ZrO2/SiO2、ZrO2/Al2O3两层堆栈结构。在这些结构中，Si、Al的引入虽都能在一定程度上抑制薄膜的晶化，但是由于容易与Si衬底发生反应，生成一层低介电常数的界面层，从而使得介电常数降低，所以效果并不太理想。寻找新的两层堆栈结构替代传统SiO2栅介质材料，对提高微电子产品的性能极为重要。
发明内容
本发明的目的是提出一种同时具有高介电常数和较高结晶温度的TiO2/ZrO2两层堆栈结构的栅介质薄膜及其制备方法。
本发明是这样实现的。它以硅片为基片，用磁控溅射技术在其上先沉积一层ZrO2薄膜，再在其上沉积一层TiO2薄膜，这样就得到TiO2/ZrO2两层堆栈结构薄膜。将薄膜在O2中进行退火处理，退火温度为300--500℃，退火30min，其中400±20℃效果最好。
本发明的制备方法是：
1、选用纯度为99.99％的ZrO2靶和TiO2靶为溅射靶材，将其分别放置在溅射室内的两个旋转靶台上，分别调节两者的靶基距为4--8cm，将清洗干净的Si片(P型、电阻率为8--13Ω·cm)放在溅射室内的基片台上。
2、将溅射室本底真空抽至2.0--2.5×10-4Pa，然后通入高纯氩气，通过质量流量计控制氩气的流量为30--70sccm，调节溅射室主阀使溅射室工作气压稳定在0.3--1Pa。
3、采用磁控溅射技术在Si基片上沉积一层ZrO2薄膜，调节溅射电压与溅射电流，使得溅射功率约为100--150W，溅射时间为3--5min。
4、采用磁控溅射技术在ZrO2薄膜上面再沉积一层TiO2薄膜，调节溅射电压与溅射电流，使得溅射功率约为100--150W，溅射时间为3--5min。
5、薄膜沉积全部完成后，将薄膜取出在O2中进行退火处理，退火温度为300--500℃，退火30min。
本发明与现有技术相比，具有明显的优点，TiO2/ZrO2两层堆栈结构薄膜中，由于Ti的引入，可以在一定程度上抑制薄膜的晶化，如图2和图3所示，当退火温度为500℃时，也看不到明显的衍射峰。同时由于TiO2的介电常数较大，大约为80左右，从而使得这种结构的薄膜在退火前后都具有较高的介电常数。
附图及说明
图1为用本发明制备的TiO2/ZrO2两层堆栈结构MOS电容器结构示意图；
图2为实施例1制备的TiO2/ZrO2两层堆栈结构薄膜的X射线衍射图谱；
图3为实施例2制备的TiO2/ZrO2两层堆栈结构薄膜的X射线衍射图谱；
图4为实施例1的电容测试结果，其中a为未退火时测试曲线，b为在O2中300℃退火时测试曲线，c为在O2中400℃退火时测试曲线，d为在O2中500℃退火时测试曲线；
图5为实施例2的电容测试结果，其中a为未退火时测试曲线，b为在O2中300℃退火时测试曲线，c为在O2中400℃退火时测试曲线，d为在O2中500℃退火时测试曲线；
具体实施方式
结合本发明的内容，提供以下实施例：
实施例1：
1、选用纯度为99.99％的ZrO2靶和TiO2靶为溅射靶材，将其分别放置在溅射室内的两个旋转靶台上，调节两者靶基距均为5cm，将清洗干净的Si片(P型、电阻率为8--13Ω·cm)放在溅射室内的基片托上。
2、将沉积室本底真空抽至2.0×10-4Pa，然后通入高纯氩气，通过质量流量计控制氩气的流量为30sccm，调节溅射室主阀使溅射室工作气压稳定在0.3Pa。
3、调节ZrO2靶的溅射电压与溅射电流，使其起辉溅射，溅射功率约为150W。旋转样品台，使样品台上的备用Si片正对其下方的ZrO2靶，沉积一个5分钟(min)的ZrO2层，然后移开样品台。
4、调节TiO2靶的溅射电压与溅射电流，使其起辉溅射，溅射功率约为150W。旋转样品台，使样品台正对其下方的TiO2靶，再沉积一个4分钟(min)的TiO2层，然后移开样品台。
5、薄膜沉积全部完成后，将薄膜取出在O2中进行退火处理，退火温度为300--500℃，退火30min。
按下述方法制成薄膜MOS电容器进行性能测试。
1、选用纯度为99.99％的Pt靶为溅射靶材，采用磁控溅射设备在制得样品的背面溅射100nm厚的Pt下电极。
2、选用纯度为99.99％的Pt靶为溅射靶材，采用磁控溅射设备再在这些样品正面，通过覆盖掩膜板的方法溅射100nm厚的Pt上电极图形。形成TiO2/ZrO2两层堆栈结构薄膜MOS电容器。
X射线衍射测试表明采用磁控溅射技术制备的TiO2/ZrO2两层堆栈结构薄膜为非晶态，且与硅衬底间无明显的界面层，当在500℃下退火半个小时后依旧无明显结晶，如图2所示，这表明在TiO2/ZrO2两层堆栈结构中，Ti的引入能有效抑制薄膜的晶化。C-V测试表明由TiO2/ZrO2两层堆栈结构薄膜作为电介质构成的MOS电容器介电常数为21，且经400℃退火处理后，样品的介电常数高达25，最大电容为875.88PF，如图4所示，这表明TiO2/ZrO2两层堆栈结构薄膜作为栅介质薄膜具有适合的介电常数。
实施例2：
1、选用纯度为99.99％的ZrO2靶和TiO2靶为溅射靶材，将其分别放置在溅射室内的两个旋转靶台上，调节两者靶基距均为5cm，将清洗干净的Si片(P型、电阻率为8--13Ω·cm)放在溅射室内的基片托上。
2、将沉积室本底真空抽至2.0×10-4Pa，然后通入高纯氩气，通过质量流量计控制氩气的流量为30sccm，调节溅射室主阀使溅射室工作气压稳定在0.3Pa。
3、调节ZrO2靶的溅射电压与溅射电流，使其起辉溅射，溅射功率约为150W。旋转样品台，使样品台上的备用Si片正对其下方的ZrO2靶，沉积一个5分钟(min)的ZrO2层，然后移开样品台。
4、调节TiO2靶的溅射电压与溅射电流，使其起辉溅射，溅射功率约为150W。旋转样品台，使样品台正对其下方的TiO2靶，再沉积一个5分钟(min)的TiO2层，然后移开样品台。
5、薄膜沉积全部完成后，将薄膜取出在O2中进行退火处理，退火温度为300--500℃，退火30min。
按下述方法制成薄膜MOS电容器进行性能测试。
1、选用纯度为99.99％的Pt靶为溅射靶材，采用磁控溅射设备在制得的样品背面溅射100nm厚的Pt下电极。
2、选用纯度为99.99％的Pt靶为溅射靶材，采用磁控溅射设备再在这些样品正面，通过覆盖掩膜板的方法溅射100nm厚的Pt上电极图形。形成TiO2/ZrO2两层堆栈结构薄膜MOS电容器。
X射线衍射测试表明采用磁控溅射技术制备的TiO2/ZrO2两层堆栈结构薄膜为非晶态，且与硅衬底间无明显的界面层，当在500℃下退火半个小时后依旧无明显结晶，如图3所示，这表明在TiO2/ZrO2两层堆栈结构中，Ti的引入能有效抑制薄膜的晶化。C-V测试表明由TiO2/ZrO2两层堆栈结构薄膜作为电介质构成的MOS电容器介电常数为22，且经400℃退火处理后，样品的介电常数高达34，最大电容为1064.7PF，如图5所示，这表明TiO2/ZrO2两层堆栈结构薄膜作为栅介质薄膜具有适合的介电常数。
Claims (4)
1.一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜，它以硅片为基片，其特征在于用磁控溅射技术在其上先沉积一层ZrO2薄膜，再在其上沉积一层TiO2薄膜，得到TiO2/ZrO2两层堆栈结构薄膜，将薄膜在O2中进行退火处理，退火温度为300--500℃，退火30min。
2.根据权利要求1所述的一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜，其特征在于所述的退火温度为400±20℃。
3.一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜的制备方法，其特征在于步骤为：
a、选用纯度为99.99％的ZrO2靶和TiO2靶为溅射靶材，将其分别放置在溅射室内的两个旋转靶台上，分别调节两者的靶基距为4--8cm，将清洗干净的P型、电阻率为8--13Ω·cm Si片放在沉积室内的基片托上；
b、将溅射室本底真空抽至2.0--2.5×10-4Pa，然后通入高纯氩气，通过质量流量计控制氩气的流量为30-70sccm，调节溅射室主阀使溅射室工作气压稳定在0.3--1Pa；
c、采用磁控溅射技术在Si基片上沉积一层ZrO2薄膜，调节溅射电压与溅射电流，使得溅射功率为100-150W，溅射时间为3-5min；
d、采用磁控溅射技术在ZrO2薄膜上面再沉积一层TiO2薄膜，调节溅射电压与溅射电流，使得溅射功率为100-150W，溅射时间为3--5min；
e、薄膜沉积全部完成后，将薄膜取出在O2中进行退火处理，退火温度为300-500℃，退火30min。
4.根据权利要求3所述的一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜的制备方法，其特征在于步骤e所述的退火温度为400±20℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101528191A CN101831618B (zh) | 2010-04-15 | 2010-04-15 | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101528191A CN101831618B (zh) | 2010-04-15 | 2010-04-15 | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101831618A CN101831618A (zh) | 2010-09-15 |
| CN101831618B true CN101831618B (zh) | 2012-06-13 |
Family
ID=42715837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101528191A Expired - Fee Related CN101831618B (zh) | 2010-04-15 | 2010-04-15 | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101831618B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9536940B2 (en) * | 2012-09-19 | 2017-01-03 | Micron Technology, Inc. | Interfacial materials for use in semiconductor structures and related methods |
| CN105261657B (zh) * | 2015-10-30 | 2018-05-11 | 中国振华集团云科电子有限公司 | 一种mis薄膜电容器的制造工艺 |
| CN112432720B (zh) * | 2020-11-09 | 2022-08-05 | 浙江工业大学 | 用于潮湿水环境中的载荷传感器元件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541963A (zh) * | 2003-11-04 | 2004-11-03 | 上海大学 | 磁记录存储器介质用玻璃基片材料及其制备方法 |
| CN1779923A (zh) * | 2005-09-23 | 2006-05-31 | 中国科学院上海技术物理研究所 | 可与读出电路集成的锆钛酸铅铁电簿膜材料的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079068A (ja) * | 2003-09-03 | 2005-03-24 | Japan Science & Technology Agency | 色素増感型太陽電池およびその製造方法 |
| US20100055826A1 (en) * | 2008-08-26 | 2010-03-04 | General Electric Company | Methods of Fabrication of Solar Cells Using High Power Pulsed Magnetron Sputtering |
-
2010
- 2010-04-15 CN CN2010101528191A patent/CN101831618B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1541963A (zh) * | 2003-11-04 | 2004-11-03 | 上海大学 | 磁记录存储器介质用玻璃基片材料及其制备方法 |
| CN1779923A (zh) * | 2005-09-23 | 2006-05-31 | 中国科学院上海技术物理研究所 | 可与读出电路集成的锆钛酸铅铁电簿膜材料的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101831618A (zh) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108441830B (zh) | 一种采用反应磁控溅射制备二氧化铪基铁电薄膜的方法 | |
| CN108441831B (zh) | 一种钇掺杂二氧化铪铁电薄膜的制备方法 | |
| CN107012439B (zh) | 一种钪掺杂氮化铝薄膜及其制备方法 | |
| CN104882486B (zh) | 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺 | |
| CN101956166B (zh) | 一种铌镁酸铅-钛酸铅铁电薄膜的制备方法 | |
| CN109355622A (zh) | 一种磁控溅射制备铁电薄膜的方法及铁电薄膜 | |
| CN103985764B (zh) | 氧化物tft及其制备方法、阵列基板、显示器件 | |
| CN105118854B (zh) | 金属氧化物半导体薄膜、薄膜晶体管、制备方法及装置 | |
| CN101447420A (zh) | 一种制备高介电常数栅介质薄膜铪硅氧氮的方法 | |
| CN101831618B (zh) | 一种TiO2/ZrO2两层堆栈结构高介电常数栅介质薄膜及其制备方法 | |
| Subramanyam et al. | Optimization of sputtered AZO thin films for device application | |
| Gong et al. | Solution processable high quality ZrO2 dielectric films for low operation voltage and flexible organic thin film transistor applications | |
| Chandra et al. | Structural and electrical properties of radio frequency magnetron sputtered tantalum oxide films: Influence of post-deposition annealing | |
| CN101323946A (zh) | 一种不同相结构的纳米晶金属Ta薄膜的制备方法 | |
| Zhou et al. | Thermal effect of annealing-temperature on solution-processed high-k ZrO 2 dielectrics | |
| CN102157262B (zh) | 一种以Ta2O5薄膜为电介质膜的电容器制备方法 | |
| Hu et al. | Self-repairing characteristics in the solid-state Al2O3 film capacitors | |
| CN103469156A (zh) | 一种对较厚铁电薄膜实施应力工程用于材料改性的方法 | |
| Chen et al. | Enhancement of a-IZO TTFT Performance by Using Y2O3∕ Al2O3 Bilayer Dielectrics | |
| CN101271927A (zh) | 一种HfO2高介电常数薄膜电容器及其制备方法 | |
| CN101510556B (zh) | 一种双层高介电常数栅介质薄膜及其制备方法 | |
| CN105679785B (zh) | 一种基于多层氮化硼的rram器件及其制备方法 | |
| Ze-Bo et al. | Annealing effects on the structure and electrical characteristics of amorphous Er2O3 films | |
| CN102864412A (zh) | 非晶氧化镧薄膜的制备方法 | |
| CN102140621A (zh) | 一种致密复合二氧化钛薄膜的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120613 Termination date: 20130415 |