CN101789418A - 一种多孔超低介电常数材料薄膜及其制备方法 - Google Patents

Abstract

本发明属于集成电路制造技术领域，具体涉及一种多孔超低介电常数薄膜材料及其制备方法。本发明的制备过程采用溶胶-凝胶工艺，以有机硅氧烷为前驱体，通过控制前驱体、成孔剂、催化剂和溶剂的比例、溶液的浓度，以及合成、后处理及退火温度等条件，制备了一种超低介电常数多孔薄膜材料。该工艺过程简单，所制备的薄膜中含有有序纳米孔，薄膜表面均匀，粗糙度低，并且热稳定性好，介电常数为1.9-2.0，在1MV/cm时漏电流密度在10^-8～10^-9A/cm²数量级。

Description

一种多孔超低介电常数材料薄膜及其制备方法

技术领域

本发明涉及集成电路制造技术领域，具体涉及一种超低介电常数多孔材料薄膜及其制备方法。

背景技术

随着集成电路技术的发展，具有高速度、高器件密度、低功耗以及低成本的芯片越来越成为超大规模集成电路制造的主要产品。此时，芯片中的导线密度不断增加，导线宽度和间距不断减小，互联中的电阻(R)和电容(C)所产生的寄生效应越来越明显。用低介电常数薄膜代替传统的SiO₂(k～4.0)不仅可以降低RC延时，同时还可以降低功耗和信号串扰。目前，降低材料k值的方法主要有两种：一是降低材料的密度，二是减少材料中极性基团数目或选择非极性的材料。对集成电路互连介质来说，不仅要求k值低，还要求有较好的综合性能，如热稳定性、疏水性、良好的力学性能以及与现有工艺的兼容性等。

传统CVD方法制备的低介电常数材料如SiOF(k＝3～3.5)，SiCOH(k＜3)仍然不能满足将来超大规模集成电路对更低k值的要求(k＜2)。为了解决这一问题，本发明采用凝胶-溶胶工艺和旋涂成膜技术制备出了有序多孔的超低介电常数材料薄膜，由于多孔和非极性有机成分的引入有效地降低了材料的k值。

发明内容

本发明的目的在于针对现有技术存在的问题，提供一种热稳定性高的超低介电常数多孔材料薄膜及其制备方法。

本发明提出的制备超低介电常数多孔材料薄膜的方法，是采用溶胶-凝胶法，将前驱体、成孔剂、催化剂和溶剂混合配置成溶液，然后采用旋涂技术，制备多孔低介电常数薄膜。所形成的薄膜含有有序纳米孔，表面均匀、疏水、孔分布有序，热稳定性高达500℃，介电常数为1.9～2.0，在1MV/cm时漏电流密度为10^-8～10^-9A/cm²。

低介电常数多孔薄膜制备步骤如下：

1.将A和B组成的混合前躯体、成孔剂、催化剂、溶剂混合，在40-80℃搅拌0.5～10小时，得到透明成膜液。其中A为甲基三乙氧基硅烷(CH₃Si(OEt)₃)，B为1，2-二(三乙氧基硅基)乙烷((EtO)₃Si-CH₂-CH₂-Si(OEt)₃)。成孔剂采用P123，催化剂采用HCl上述成膜液中主要组分的摩尔百分数分别为：

前躯体A：9.10×10^-3～18.61％，

前躯体B：5.25×10^-3～27.94％，

成孔剂P123：0.10×10^-3～28.25％，

催化剂HCl：1.80×10^-3～0.71％。

H₂O：50.93～99.90％。

溶剂为乙醇，成膜液浓度为20～40wt％。

2.在16～40℃下，将上述成膜液旋涂成厚为200-400nm的薄膜，旋涂速率分阶段变化为：以500-1000rpm的转速旋转10-12秒，再加速至2000-3000rpm的状态下旋转20-25秒。薄膜静置10-60分钟，然后移入40-80℃烘箱陈化10～80小时。

3.将陈化后的薄膜在250-500℃的氮气气氛中退火1～10小时。

本发明具有如下优点：

本发明提供的薄膜材料具有有序多孔结构，并且薄膜表面均匀，粗糙度低。

本发明提供的技术制备的薄膜具有超低介电常数，良好的漏电性能和热稳定性。当热处理温度高达500℃时，薄膜中孔的有序性仍未受破坏，k值仍然保持很低。

本发明提供的制备工艺，过程简单，易操作，可控性好。通过改变成膜液组成、后处理温度、旋涂速率等参数可以有效控制薄膜中孔的结构、薄膜的厚度，以及电学和力学等性能。

附图说明

图1(a)是本发明具体实例中样品I的表面原子力显微镜(AFM)照片。图1(b)是本发明具体实例中样品II的表面AFM照片。

图2是本发明薄膜材料的X射线衍射(XRD)图，曲线a对应于实施例1中样品I经过400℃退火后的薄膜，曲线b对应于实施例1中样品II经过500℃退火的薄膜。

具体实施方式

实施例1

1、将CH₃Si(OEt)₃和(EtO)₃Si-CH₂-CH₂-Si(OEt)₃混合并搅拌直至混合均匀，将P₁₂₃，盐酸，乙醇和水的混合物搅拌均匀后加入上述前躯体的混合液中，在60℃的水浴中继续搅拌2小时。在样品I中上述组份的摩尔比为：CH₃Si(OEt)∶(EtO)₃Si-CH₂-CH₂-Si(OEt)₃∶P₁₂₃∶HCl∶H₂O∶EtOH＝0.25∶0.375∶1.23×10^-2∶1.80×10^-2∶20∶13.9。在样品II中上述组份的摩尔比为：CH₃Si(OEt)∶(EtO)₃Si-CH₂-CH₂-Si(OEt)₃∶P123∶HCl∶H₂O∶EtOH＝0.25∶0.375∶1.23×10^-2∶1.80×10^-2∶20∶14.37。

2、将上述成膜液在25℃下以洁净硅片为衬底旋涂成膜。旋涂步骤为：首先在800rpm的转速下旋转10秒，然后加速至2000rpm下旋转20秒。静置30-60分钟后待用。

3、将上述薄膜I和II放置烘箱中在60℃的环境中陈化70小时。

4、将陈化后的薄膜放入退火炉中，通入氮气，由室温缓慢升至350℃，并保持3小时，然后缓慢降至室温。接着薄膜I继续在400℃下氮气气氛中退火30分钟，薄膜II在500℃下氮气气氛中退火30分钟。

5、薄膜性能测量：为了测量上述薄膜的电学特性，本发明以低阻硅片(电阻率为0.001～0.01Ωcm^-1)为衬底，以电子束蒸发的铝为电极，其直径为800μm。在室温下，通过对硅/低k薄膜/铝结构的电容—电压的测量来提取介电常数，并通过多点测试来获得可靠的平均介电常数值。此外，通过对电流—电压的测量获得薄膜的漏电特性。采用原子力显微镜来观察薄膜表面的粗糙程度，X射线衍射分析技术来反映低k材料薄膜中孔的有序程度。

从附图1中(a)，(b)可看出上述过程制备的薄膜表面较均匀，粗糙度较低，表面粗糙度均低于0.20nm。附图2中样品I和II的XRD图谱中均出现了较明显的尖峰，这表明低k薄膜中形成了有序的多孔结构。表1列出了样品I和II的k值，分别为1.9和2.0。在1MV/cm的电场下漏电流密度分别为4.8×10^-8A/cm²和3.4×10^-9A/cm²。弹性模量为4.9～5.48GPa，硬度为504～529MPa。

在此将本发明的材料描述为薄膜材料，但本发明并不局限于此，本发明的材料可以多种形式存在，如粉末，块体，片材，涂层和薄膜等以及无需用于集成电路中的介质材料。任何本领域普通技术人员，在不脱离本发明的精神范围内，可做等效变化，均属于本发明的保护范围。

表1

样品编号	表面粗糙度(Ra)	介电常数(k)	漏电流密度(在1MV/cm时)	弹性模量(E)	硬度(H)
						I	0.117nm	1.9	4.8×10-8A/cm2	5.48GPa	504MPa
II	0.152nm	2.0	3.4×10-9A/cm2	4.90GPa	529MPa

表1列出了实施例1中样品I和II的表面、电学和力学等性能参数。

Claims (4)

1.一种多孔低介电常数材料薄膜，其特征在于该薄膜以甲基三乙氧基硅烷和1，2-二(三乙氧基硅基)乙烷的混合物为前躯体，采用溶胶、凝胶法制备获得，该薄膜热稳定性高达500℃，并且含有有序纳米孔，介电常数为1.9-2.0。

2.一种如权利要求1所述多孔低介电常数材料薄膜的制备方法，其特征在于具体步骤如下：

(1)将前驱A和B组成的混合前躯体、成孔剂、催化剂、溶剂混合，在40-80℃搅拌0.5-10小时，得到透明成膜液；其中，A为甲基三乙氧基硅烷，B为1，2-二(三乙氧基硅基)乙烷，成孔剂为P123，催化剂为HCl；

(2)在16～40℃下，将上述成膜液旋涂成厚为200-400nm的薄膜，旋涂速率分阶段变化为：以500-1000rpm的转速旋转10-12秒，再加速至2000-3000rpm的状态下旋转20-25秒；薄膜静置10-60分钟，然后移入40-80℃烘箱陈化10～80小时；

(3)将陈化后的薄膜在250-500℃的氮气气氛中退火1-10小时。

3.根据权利要求2所述制备方法，其特征在于，所述步骤(1)中成膜液组分摩尔百分比为：

前躯体A：9.10×10^-3～18.61％，

前躯体B：5.25×10^-3～27.94％，

成孔剂P123：0.10×10^-3～28.25％，

催化剂HCl：1.80×10^-3～0.71％，

H₂O：50.93～99.90％。

4.根据权利要求3所述制备方法，其特征在于所述成膜液中溶剂为乙醇，成膜液浓度为20～40wt％。

Images