CN101785107B - 标记晶片的方法 - Google Patents

标记晶片的方法 Download PDF

Info

Publication number
CN101785107B
CN101785107B CN200780053765XA CN200780053765A CN101785107B CN 101785107 B CN101785107 B CN 101785107B CN 200780053765X A CN200780053765X A CN 200780053765XA CN 200780053765 A CN200780053765 A CN 200780053765A CN 101785107 B CN101785107 B CN 101785107B
Authority
CN
China
Prior art keywords
cylinder
crystal ingot
line
wafer
unique identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780053765XA
Other languages
English (en)
Other versions
CN101785107A (zh
Inventor
安德烈·里希特
马塞尔·克伦津
延斯·默克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kai Nengjie Co ltd
Conergy AG
Original Assignee
Kai Nengjie Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kai Nengjie Co ltd filed Critical Kai Nengjie Co ltd
Publication of CN101785107A publication Critical patent/CN101785107A/zh
Application granted granted Critical
Publication of CN101785107B publication Critical patent/CN101785107B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于标记晶片,尤其是用于太阳能电池生产的晶片的方法。该方法包括以下步骤:在硅晶锭或柱体的周边表面上制造位置线(21a、21b、21c),该晶锭或柱体沿轴向延伸且具有沿该轴向的纵轴,其中位置线沿几乎整个晶锭或柱体以轴向延伸且相对于纵轴倾斜。通过此位置线,可以分别确定从晶锭或柱体切下的晶片在该晶锭或柱体中的位置。另外,在晶锭或柱体的周边表面上制造线的独特识别图案(20a、20b、20c),线的独特识别图案在几乎整个晶锭或柱体上沿轴向延伸且提供允许识别硅晶锭或柱体的独特编码。

Description

标记晶片的方法
本发明涉及用于标记晶片,尤其是用于太阳能电池制造的晶片的方法。本发明还涉及制造硅晶片且尤其是用于太阳能电池制造的硅晶片的方法,以及涉及硅晶片、晶锭或柱体。
诸如太阳能电池的半导体器件的制造过程对于制造过程的工艺参数、环境条件和晶片在从其切下该晶片的晶锭内的位置等非常敏感。
为了允许质量控制以最优化制造过程且建立允许具有最终产品的低报废率的半导体设备的成本效率生产的制造程序,需要为每个制造的半导体器件分配制造参数。在对于半导体器件的工艺参数的整理期间,需要标记这些半导体器件以允许通过其识别标记为诸如晶片的一个特定半导体器件分配工艺参数。
US 6,112,738提出了一种方法,其中使用激光标记技术在硅晶片的切片表面上对硅晶片进行标记。在EP 0 616 364 A1中揭示了类似的方法。这些方法允许通过将硅晶锭或柱体切成多个薄晶片并在如此制造的切片表面上标记晶片来对非常薄的晶片进行标记。然而,必须谨慎进行这种标记方法以避免对晶片的损坏。另外,如果还需要允许对从其切下晶片的晶锭进行识别,那么需要在切片之后每个单一晶片的精确处理程序。另外,因为每个晶片必须通过某一次序的数字、字符或其组合来独特标记,所以此标记方法耗时。使用这种标记方法不能确定晶片在晶锭内的来源位置。
US 4,632,884提出了一种相同的在切片表面上的晶片的标记且还包括切下矩形晶片的选定角以区别晶片的前侧与后侧并识别晶体取向。然而,此方法具有以下主要缺陷:仍然不能确定晶片在晶锭内的位置且必须在独特的步骤中标记每个晶片。尤其是,太阳能晶片使用晶片的整个切割区域,因此应当均匀,且当其用于太阳能模块中时不应受在其表面上进行标记的影响。
JP 07050328A、JP 09070740A、JP 60045011A和JP 57052124A揭露了类似的方法,其中对晶片的切片表面进行独特地标记。
从JP 01192121A、JP 02130850A和JP 57043410A已知,将一条单一标记线应用于晶锭的周边表面。此单一标记线相对于晶锭的纵轴倾斜且布置在晶锭的平坦外表面部分上。在从此晶锭上切下晶片之后,每个晶片在晶锭中的来源位置可以通过测量晶片外表面上标记线的位置来计算。然而,此方法不允许确定从其切下晶片的晶锭,因此在切片表面上还需要对晶片进行独特标记。
WO 01/66363A1揭露了一种方法,其中将多个标签应用于晶锭的周边,包括用于将从晶锭上切下的每个晶片的一个标签。每个标签均包括数字和字符的独特编码并被定位使得在切割晶锭之后使该标签位于晶片的周边上。此方法考虑到了每个晶片的独特标记,但是限于厚度大以提供数字和字符的标签所需要的空间的晶片。由于现在制造具有非常小的厚度的晶片,所以此方法不能用于现代晶片制造(尤其是用于太阳能电池制造的这些尤其薄的晶片)中。
本发明的第一目的在于提供一种用于比上述方法消耗较少时间但仍然提供关于晶片来源的有效信息且允许晶片的独特识别的标记晶片的方法。
本发明的另一目的在于提供一种用于使晶片上编码区域所需的空间最小化的标记晶片的方法。
另外,本发明的一个目的在于提供一种允许从晶片制造过程的起始开始识别晶片的方法。
由于晶片的数量巨大且因为晶片在太阳能电池制造中是一致的,所以基于虚拟晶片跟踪来进行太阳能电池制造中的质量控制。这种虚拟跟踪仅允许统计计算追溯过程中一组晶片的性质,这是一种相当不精确的方法。使用虚拟跟踪,不能跟踪经特殊处理和制备的晶片。然而,由于晶片尺寸小和数量大,所以传统方法不允许每个晶片的直接编号。
因此,本发明的特定目的在于提供一种非常适于太阳能电池制造的标记晶片的方法。由于制造大量太阳能电池且由于这些区域将不能改进太阳能电池本身的功能而不希望为了标记的目的使用晶片上较大的区域,所以太阳能电池需要特定特征。因此,在太阳能电池的本制造过程中,不执行标记以避免这些缺点。然而,由于太阳能电池内的效率、量子效率和浓度的均匀分布仅能够在制造过程结束时整体测量,所以非常感兴趣于标记太阳能电池以识别相关制造过程步骤和最佳化这些步骤并允许质量控制。
根据本发明,通过标记晶片(尤其是用于太阳能电池的晶片)的方法来实现这些和其他目标,该方法包括以下步骤:
-在硅晶锭或柱体的周边表面上制造位置线,该晶锭或柱体沿轴向延伸且具有在轴向上的纵轴,该位置线沿基本整个晶锭或柱体在轴向上延伸且相对于纵轴倾斜并允许分别确定晶片在晶锭或柱体内从晶锭或柱体切下的位置,
-在硅晶锭或柱体的周边表面上制造线的独特识别图案,线的独特识别图案在基本整个晶锭或柱体上沿轴向延伸且提供允许识别硅晶锭或柱体的独特编码。
将结合制造晶片的常用例行程序来讨论本发明。该例行程序包括通过受控的晶体生长来制造晶锭。这些晶锭通常具有取决于圆柱或矩形块的尺寸且分别沿圆柱或块的纵轴延伸。定义轴向正面和端面以及晶体生长方向。在第二制造步骤中,晶锭可以经历形成方形的程序,其中通过在纵向上沿其周边对其进行切割来制造晶锭的至少一个(优选为四个)平坦表面。通常,立方体晶锭通过此程序沿其纵向来制造。
或者,可以通过将晶锭沿其纵向切割若干次来将晶锭划分为三个、四个或更多个柱体。这些柱体将具有比晶锭更小的横截面。
在随后制造步骤中,通过切片程序从这些晶锭或柱体上切割晶片。在该切片程序中,使用带锯沿横截面方向多次切割晶片。获得多个切片,即晶片,且其可以经历诸如掩模、蚀刻、掺杂等的其他制造步骤。
根据本发明的方法的第一方面在于提供在晶片的周边表面上的标记。通过此方法,可以在将晶锭或柱体切片为多个晶片之前将标记应用于晶锭或柱体上。然而,应当理解,也可以例如通过将晶片单独或并列布置在容器中并在一个标记步骤中对其进行标记,来将该方法应用于已被切片之后的晶片。
根据本发明的方法的第二方面在于提供位置线和独特识别图案。通过该方法,晶片来源于其的晶锭或柱体可以由独特识别图案来识别。由于独特识别图案由多条线组成,所以该方法允许容易读取程序和在小表面上的大量独特编码。另外,根据本发明的方法允许通过倾斜位置线确定每个单一晶片在晶锭或柱体中被切割的位置。因此,根据本发明的方法允许精确确定所有相关数据以允许质量控制,诸如,每个单一晶片相对于晶锭/柱体的精确来源和在晶锭/圆柱内的位置。
本发明允许以非常经济的方式标记晶片。另外,可在程序刚开始时标记晶片并且即使在已经切片晶锭或柱体之后也可以确定晶锭或柱体块中晶片的位置。每个晶片可以通过所有生产步骤来单独跟踪,并且由于可以非常简单地存取标记,因此可以很快地进行标记而不影响生产。太阳能电池参数不受根据本发明的标记的影响。
根据本发明的用于标记的线可以通过例如激光写入、机械刻划、水束刻划和用特殊油墨印刷的不同方法来应用。特殊油墨可以适用于局部改变硅的特性(例如,寿命或光下的外观)。由于不执行机械处理,所以这将导致在硅中非常低的应力感应。
由于太阳能电池的周边边缘将经历绝缘处理,所以由于标记所导致的任何缺点和损坏将由绝缘材料覆盖,这进一步改进了根据本发明的方法。
根据本发明的第一优选实施例,线的独特识别图案包括彼此间隔的多条平行线,其中独特图案由多条线之间距离的独特顺序来提供。这种独特识别图案考虑到标记的简单制造和标记的安全读取,其中该标记具有在晶片制造过程中出现的对于所有表面特征的低读取失败率。该距离可以被选择以使得可以将零距离选作下限,从而导致线直接彼此相邻布置且因此产生两倍或多倍厚度的线。从此开始,可以选择线之间的独特距离,或者可以选择一个预定距离且线可以以该预定距离或该距离的多倍彼此间隔。
更加优选的是,基于矩阵图案制造独特识别图案,该矩阵图案为具有多条彼此等距离的平行网格线的网格线图案,且通过制造网格图案的选定组网格线来提供独特图案。预定矩阵图案的应用将进一步降低读取失败率且考虑到根据本发明的方法进行的标记的安全读取。
基本上,编码***可以基于二进制编码技术或者可以使用涉及十条或十六条线的组的十进制或十六进制编码技术。然而,其目的在于最小化标记时间,因此仅需要制造极少条线的编码技术将为理想的。在优选实施例中,矩阵图案包括n个矩阵图案区域,每个矩阵图案区域包括m条线,且独特图案通过在每个矩阵图案区域中制造一条选定线来提供,从而产生mn种不同编码。此将允许在小空间中分配包括大量不同编码的编码***,且由于仅需要制造极少条线(即,n条线,每个区域中一条线)因此将节省标记时间。
可替换地或附加地,线的独特识别图案包括彼此间隔的多条平行线,线具有不同的厚度且其中通过多条线的厚度的独特顺序来提供独特图案。由于可以相当精确地测量出线的厚度,所以这将用以例如通过提供两条或更多不同预定厚度的线来提供独特图案。
另外,可以改进该方法,其中,线的独特识别图案包括彼此间隔的多条平行线,线具有不同深度且其中通过多条线的深度的独特顺序来提供独特图案。具体地,当通过刻划、雕刻、激光成形等制造线时可应用该实施例。可以将深度变化与上述厚度的变化相组合。另外,可以将深度和/或厚度的变化与包括线的独特图案的实施例相组合。此将允许将大量数据存储于晶片的小表面部分上(即,晶片的周边边缘上)。
根据另一优选的实施例,线的独特识别图案包括彼此间隔的多条平行线,线相对于轴向倾斜且包括倾斜的位置线。通过此方法,整个独特识别图案倾斜因此允许对从其切下晶片的晶锭或柱体以及晶片在晶锭或柱体中位置的识别。因此,不需要独特位置线且位置线的功能被独特识别图案的线取代。
通常,晶片在晶锭中的位置可以通过测量位置线与其上制造有位置线的平坦表面的边缘之间的距离或者另一角度参考标记来计算。该方法可以通过制造平行于晶锭或柱体的纵轴延伸的基线的步骤来进一步改进。此基线将有助于确定晶片在晶锭或柱体中的位置,这是因为该位置可以根据基线与倾斜位置线之间的距离容易地计算。
基线和/或位置线可以选择双线以便于这些线的辨识。
根据另一优选的实施例,将周边表面划分为多个轴向表面部分,且为每个轴向表面部分制造倾斜的定位线。当标记较大晶锭时,由于随后倾斜线与参考线(例如,基线)之间的距离的测量精确度将不足以确切确定晶片在晶锭内的位置,所以不能将位置线的倾斜角度减小至特定最小值之下,因而此实施例尤其有用。因此,优选地具有较大倾斜角度。这可以通过以轴向顺序在晶锭上各自布置两条或多条位置线来实现。由于在这种情况下,将存在位置线到参考线具有相同距离的两个或多个晶片,所以每个轴向表面部分将标记有不同独特识别图案以区别从晶锭/柱体的不同轴向部分切下的晶片。
根据另一优选实施例,在将晶锭或柱体切片为多个晶片的步骤之前进行制造位置线和独特识别图案的步骤。如上所述,因为不需要首先制造切片表面随后标记此切片表面,所以根据本发明的方法特别具有可以在切片之前进行标记的优点。在晶锭的周边表面上进行标记。通过该步骤,可以在一个制造步骤中标记晶锭或柱体,而后可以切片晶锭或柱体而没有损害或移除标记的风险。
更优选的是,位置线和独特识别图案位于晶锭或柱体周边的平坦表面上,具体地,该方法包括沿轴向切割晶锭或柱体以提供这种平坦周边表面的步骤。通常,根据本发明的标记可以应用于晶锭或柱体的圆柱的周边表面,但是由于在随后的制造步骤中可能要求通过进行形成方形的程序来使晶锭或柱体平坦,所以优选地在这种形成方形的程序等之前标记晶锭或柱体并标记可通过形成方形的程序产生的这些提供的平坦表面。为了实现该步骤,在生产晶锭或柱体之后,必须通过各个切割程序在轴向上提供至少一个平坦表面。
更优选地,在晶锭或柱体的一个轴向部分上定义具有相同编码的至少两个标记区,每个标记区在几乎整个轴向部分上沿轴向延伸且包括位置线和独特识别图案。通过此方法,在晶片上提供每一个均包括位置线和独特识别图案的冗余标记以便于标记的读取且进一步最小化读取错误或读取失败的风险。特别地,可以以此方式将标记区彼此相对布置,以这种方式提供两个或四个标记区。
根据另一优选实施例,不对称地配置标记区中的标记,以此方式来分别定义晶锭或柱体的轴向顶面和底面和/或限定晶锭或柱体内的晶体取向。根据此实施例,可以改变位置线和独特识别图案的布置次序,以此方式来限定给出关于晶体取向的信息并限定晶锭或柱体的轴向顶面和底面的编码。此将允许确定随后制造步骤中选择蚀刻程序等所需的晶锭或柱体中的晶片取向。特别地,当在一个轴向部分中的两个或两个以上标记区应用时,可以提供此不对称配置。
根据另一优选实施例,两条位置线彼此相邻地制造,每条位置线均在几乎整个晶锭或柱体上轴向延伸,其中两条位置线的倾斜角度不同,具体地为彼此相反的。此将允许测量两条位置线之间的距离并从此距离计算晶片在晶锭或柱体中的位置。由于两条位置线将彼此分离,所以线之间的特定距离将始终表示晶锭或柱体中的特定位置。特别是,可以将位置线中的一条看作参考基线,该参考基线不必确切沿晶锭或柱体的纵向取向,而也可以呈倾斜角度,如此可以某些应用中节省空间。
根据本发明的另一方面,提供制造硅晶片,尤其是用于太阳能电池生产的硅晶片的方法,该方法包括以下步骤:
-纹理化、掺杂和扩散处理晶片以产生特征半导体特性,尤其是太阳能电池特性,
-读取包括在晶片的周边边缘上的多条线的独特识别图案以识别从其切下晶片的晶锭或柱体,
-读取具有在晶片的周边边缘上的位置线的标记以识别晶片在晶锭或柱体内的位置,该位置线相对于从其切下晶片的晶锭或柱体的纵向线倾斜。
根据本发明的此方面,在制造过程期间,执行特定读取程序以允许分别相对于特定晶锭、柱体或经处理的晶片的制造过程以及该过程的每个单一步骤编辑文档。这种标记的读取可以用于控制制造过程和编辑制造步骤顺序及其参数的文件。通过分别读取晶锭、柱体或晶片的周边边缘上的独特识别图案和位置线,可以确切地确定经处理的材料的来源。
该方法可以通过将晶锭或柱体切片为若干晶片并根据权利要求1至13中任一项所述的方法标记晶锭或柱体的步骤来改进,其中优选地在切片步骤之前进行该标记步骤。就此而言,参考关于用于标记的各种方法来阐述上述制造顺序。
另外,本方法可以通过以下步骤来改进
-通过沿轴向切割晶锭或柱体来使其形成方形,以及
-在由形成方形过程提供的平坦表面的至少一个上根据权利要求1至13中任一项所述的方法标记晶锭或柱体。
在这方面,其再次参考各种标记方法和其上述阐述。
根据本发明的第三方面,提供硅晶片、晶锭或柱体,包括
-晶片、晶锭或柱体的周边表面上的位置线,该位置线分别在几乎整个晶锭或柱体或者整个晶片上沿轴向延伸且分别相对于晶锭、柱体或者从其切下晶片的晶锭或柱体的纵轴倾斜,
-该位置线允许分别确定晶片在从其切下该晶片的晶锭/柱体中的来源位置,
-晶片、晶锭或柱体的周边表面上的线的独特识别图案,线的独特识别图案分别在几乎整个晶锭或柱体上或者整个晶片上沿轴向延伸,
-该独特识别图案提供允许识别硅晶锭或柱体或者从其切下晶片的硅晶锭或柱体的独特编码。
这种晶片、晶锭或柱体提供以下优点:可以通过周边表面上的标记的简单读取程序相对于晶片的来源和其在来源晶锭或柱体中的位置来识别每个晶片,因此这种晶片、晶锭或柱体允许其制造过程中的质量控制以及制造过程本身的改进控制。
由于根据上述标记方法制造位置线和独特识别图案,所以可以进一步改进硅晶片、硅晶锭或柱体。此将进一步增强晶片上标记的特征,从而减少读取错误或失败的风险且允许快速标记晶片、晶锭或柱体。
将通过例示性优选实施例参考附图来进一步阐述本发明。
图1:示出了并入本发明的太阳能电池生产过程的实例。
图1a:示出了根据图1的内部处理步骤的实例。
图2:示出了晶锭的一侧标记的实例。
图3:示出了具有改变的标记编码的三个轴向表面部分中的标记。
图4a-c:示出了标记编码的不同变化。
图5:示出了具有三个轴向标记部分和在前两个部分之间的干扰的实施例。
图6:示出了独特识别图案的编码的实例。
图6a:示出了根据图6的独特识别图案的编码的详情。
图7:示出了证明几何条件以计算晶片的来源位置的位置线的示意性布置。
图8:示出了具有四个标记区的晶片的示意性顶视图。
图9:示出了具有两个标识区且移动通过读取装置的晶片的示意性顶视图。
首先参考图1,太阳能电池的生产从步骤1中晶锭的生产和步骤二中通过执行轴向切割来使晶锭形成方形开始。
在步骤2之后,可以在标记步骤2a中使用根据本发明的标记方法来标记形成为方形的晶锭。
此后,在进一步的生产步骤3中,研磨形成为方形的晶锭,此后作为步骤2a的替代,可以在步骤3a中标记经研磨的晶锭。
此后,选择块标签将出现,如步骤4。
在这些步骤之后,在步骤5中晶锭被制备并被锯,以将该晶锭切片为多个晶片。
步骤5和制造过程的所有后序步骤可以包括:输入读取步骤5,以识别晶片;制造过程5b,如锯或清洗等;以及输出读取步骤5c,以识别执行了步骤5b之后的晶片。
切片步骤5之后,例如如下的多个后序步骤:
-洗涤和后制备,
-测试和分类,
-纹理化,
-掺杂,
-扩散,
-表面清洁,
-抗反射沉积,
-印刷,
-烘烤,
-边缘绝缘,
-测试和分类,
-标号和排成列,
-层叠,
-层压,
-闪光焊覆(flashing),以及
-模块标签
可被执行以生产具有其理想配置的太阳能电池,并作为随后最终步骤在步骤6中执行定制读出。
参考图2,使晶锭10形成方形,以使其具有前表面15和端面16以及沿纵向延伸的四个侧表面,其中侧表面11被制备以待标记。
图3示出了在标记侧面上标记不同部分的实例。跟随第一标记部分11a之后为第二标记部分11b和第三标记部分11c。在标记部分11a中,独特识别图案20a布置在该部分的上部区域中。在该部分的下部区域中,存在倾斜位置线21a。从此标记部分11a切下的每个晶片的位置可以基于独特识别图案的底部编码线与倾斜位置线之间的已知距离22和位置线的已知倾斜角度通过测量在部分开始处这两条线之间的距离来计算。
在标记部分11b中,独特识别图案20b布置在该部分的下部区域中且倾斜位置线21b布置在该部分的上部区域中并以与位置线21a相比不同的角度倾斜。通过这种布置,可以避免标记部分11a中的标记和标记部分11b中的标记之间的任何干扰。
因此,在标记部分11c中,独特识别图案20c位于上部区域中且倾斜位置线21c位于标记部分的下部区域中。
图4a-c示出了位置线和独特识别图案的另外变化的实例。在图4a中,作为用以识别晶锭或柱体的编码的独特识别图案布置在标记部分的上部区域中,而以彼此相反角度倾斜的两条位置线121、122存在于该部分的下部区域中。
在图4b中,独特识别图案的第一部分220布置在该部分的上部区域中且独特识别图案的第二部分223布置在该部分的下部区域中。在独特识别图案的这两部分220、223之间,存在以彼此相反角度倾斜的两条位置线221、222。
图4c图示了在左侧上在标记部分的上部和下部区域中具有独特识别图案的两个部分320、323以及在整个部分上延伸的倾斜位置线321、322的类似布置。上部和下部区域中的独特识别图案部分320、323没有进一步存在于部分的右手侧中,而是在中间区域中提供一个单一的独特识别图案324。左手侧的图案320、323和右手侧的图案324在部分的中间轴向区域上重叠且通过图案的布置不会干扰倾斜位置线321、322。
图5展示在轴向表面部分中进行标记的另一实例。在第一轴向部分411a中,独特识别图案420a布置在上部区域中,且倾斜位置线421a布置在下部区域中。与该第一轴向部分相邻的第二轴向部分411b被布置为具有下部区域中的独特识别图案420b和上部区域中的倾斜位置线421b。独特识别图案420a在第二轴向部分411b中少量延伸并且独特识别图案420b在第一轴向部分411a中少量延伸。以相同方式,倾斜位置线421a在第二轴向部分411b中少量延伸并且倾斜位置线421b在第一轴向部分411a中少量延伸。通过这种布置,假定可以执行标记的读取而与切片切割位置无关,且每个晶片都可以相对于其来源晶锭和其在来源晶锭中的位置来确定。
图6示意性示出了基于具有被示为基线16的线的网格线图案的矩阵图案的独特识别图案的实例。仅标记以实线示出的那些线,而不标记以虚线示出的线。如此实例中所示,在此实例中标记与4相对应的1号位置和与7相对应的2号位置。编码包括六个矩阵图案区域20a-f(N=6)。每个矩阵图案区域包括总共十六条线(M=16)。每条线的位置都被预先确定并在图6和图6a中以虚线描绘每条线的位置。在每个矩阵图案区域中仅制造一条线,且在图6、6a中将此线描绘为实线。因此,可以看出在矩阵图案区域20b和20c中,在图6、6a中所示的编码方案中分别制造第二线和第七线,因此仅必须制造六条线以提供独特编码,因此可以利用这种编码方案制造16.777.215,00种不同的独特编码。
图7示意性示出了使用位置线来计算晶片在晶锭中的位置。位置线21以预定倾斜角度设置。第一晶片(未示出)具有在位置线21与基线60之间的已知距离61。40号晶片位于位置线21与基线60之间的距离为X1的位置中。第二晶片41被定位使得位置线21与基线60之间的距离为X2。在晶片40和41之间,存在由切片过程导致的弯曲损耗50。如本领域技术人员了解的,可以在已知第一晶片的距离61、位置线21的倾斜角度、晶片的厚度和弯曲损耗时通过测量寻找其位置的晶片的位置线21与基线60之间的距离来计算每个晶片在晶锭中的位置。
图8示出了已在四个平坦侧面的每一个上进行标记的晶片的顶视图。如示意性示出的,不同标记区511、512、513、514中的标记布置不同,从而产生允许定义和确定晶片的晶体取向570的不对称编码。
应注意,标记表面的数量也可以多于或少于四个。在特定应用中,标记可以被应用于其他表面,例如,对八边形的所有八个表面应用标记。
另外,在图9中,示出了晶片740的顶视图,其具有布置在晶片的相对周边侧面上的两个标记区域612、614。晶片740沿方向740a移动,从而通过适于分别读取标记区域612、614中的编码的读取装置700、701。通过此过程,可以执行对标记区域612和614中编码的同时读取,从而可以最小化读取错误和读取失败。

Claims (22)

1.一种标记晶片的方法,包括以下步骤
-在硅晶锭或硅柱体的周边表面上制造位置线,所述晶锭或柱体沿轴向延伸且具有沿所述轴向的纵轴,所述位置线沿基本上整个晶锭或柱体以所述轴向延伸,且相对于所述纵轴倾斜,并允许分别确定从所述晶锭或柱体切割的晶片在所述晶锭或柱体内的位置,以及
-在所述硅晶锭或硅柱体的所述周边表面上制造线的独特识别图案,所述线的独特识别图案在基本上整个晶锭或柱体上沿轴向延伸,且提供允许识别所述硅晶锭或硅柱体的独特编码,其中,所述线的独特识别图案包括彼此间隔的多条平行线,所述线具有不同深度,且其中所述独特识别图案由所述多条线的深度的独特序列提供。
2.根据权利要求1所述的方法,
其中,所述线的独特识别图案包括彼此间隔的多条平行线,其中所述独特识别图案由所述多条线之间的距离的独特序列提供。
3.根据权利要求1或2所述的方法,
其中,基于矩阵图案制造所述独特识别图案,所述矩阵图案为具有彼此等距离的多条平行网格线的网格线图案,并且所述独特识别图案通过制造所述网格图案的选定网格线集来提供。
4.根据权利要求3所述的方法,
其中,所述矩阵图案包括n个矩阵图案区域,每个矩阵图案区域包括m条线,且所述独特识别图案通过在每个矩阵图案区域中制造一条选定线来提供,从而产生mn种不同编码。
5.根据权利要求1或2所述的方法,
其中,所述线的独特识别图案包括彼此间隔的多条平行线,所述线具有不同的厚度,并且其中所述独特识别图案由所述多条线的厚度的独特序列提供。
6.根据权利要求1或2所述的方法,
其中,所述线的独特识别图案包括彼此间隔的多条平行线,所述线相对于所述轴向倾斜并包括所述倾斜的线。
7.根据权利要求1或2所述的方法,
进一步包括制造与所述晶锭或柱体的所述纵轴平行地延伸的基线的步骤。
8.根据权利要求1或2所述的方法,
其中,将所述周边表面划分为多个轴向表面部分,并为每个轴向表面部分制造倾斜定位线。
9.根据权利要求1或2所述的方法,
其中,在将所述晶锭或柱体切片为多个晶片的步骤之前进行制造所述位置线和所述独特识别图案的步骤。
10.根据权利要求1或2所述的方法,
其中,所述位置线和所述独特识别图案位于所述晶锭或柱体的所述周边的平坦表面上,所述方法尤其包括沿轴向切割所述晶锭或柱体以提供该平坦周边表面的步骤。
11.根据权利要求1或2所述的方法,
其中,在所述晶锭或柱体的一个轴向部分上定义具有相同编码的至少两个标记区,每个标记区在基本上整个轴向部分上沿轴向延伸,且包括位置线和独特识别图案。
12.根据权利要求1或2所述的方法,
其中,所述标记区中的所述标记以如下方式不对称地配置:分别定义所述晶锭或柱体的轴向顶面和底面和/或定义在所述晶锭或柱体内的晶体取向。
13.根据权利要求1或2所述的方法,
其中,两条位置线彼此相邻地制造,每条位置线均在基本上整个晶锭或柱体上沿轴向延伸,其中所述两条位置线的所述倾斜角度不同,尤其为彼此相反的。
14.根据权利要求1或2所述的方法,
其中,将一条或更多条标记线沿其长度的一部分或其全部长度制造为双线以提供冗余。
15.根据权利要求1或2所述的方法,
其中,以镜像配置方式在晶锭、柱体或晶片上重复至少一个标记的一部分或者重复整个标记,以改善视觉辨识和编码效率。
16.一种制造硅晶片的方法,包括以下步骤:
-纹理化、掺杂和扩散处理所述晶片以产生特征半导体特性,
-读取包括在所述晶片的周边边缘上的多条线的独特识别图案以识别晶锭或柱体,所述晶片是从所述晶锭或柱体切割的,
-读取具有在所述晶片的周边边缘上的位置线的标记以识别所述晶片在所述晶锭或柱体内的位置,所述位置线相对于所述晶锭或柱体的纵向线倾斜,所述晶片是从所述晶锭或柱体切割的,以及
-将晶锭或柱体切片为多个晶片并根据权利要求1至13中任一项所述的方法标记所述晶锭或柱体,其中,优选地在所述切片步骤之前进行所述标记步骤。
17.根据权利要求16所述的方法,
进一步包括以下步骤:
-通过沿轴向切割晶锭或柱体来使所述晶锭或柱体形成方形,以及
-在由所述形成方形过程所提供的平坦表面的至少一个上根据权利要求1至13中任一项所述的方法标记所述晶锭或柱体。
18.根据权利要求16所述的方法,
其中,这种标记的晶片的堆叠被整体读出。
19.根据权利要求16所述的方法,
其中,所述标记用于所述晶片的取向或放置的精确调整。
20.一种硅晶片,包括:
-在所述晶片的周边表面上的位置线,所述位置线沿轴向延伸,且分别相对于晶锭或柱体的纵轴倾斜,
-所述位置线允许分别确定所述晶片在所述晶锭或所述柱体中的来源位置,所述晶片是从所述晶锭或所述柱体切割的,
-在所述晶片的所述周边表面上的线的独特识别图案,所述线的独特识别图案在基本上整个晶片上沿所述轴向延伸,
-所述独特识别图案提供允许识别从中切割所述晶片的所述晶锭或所述柱体的独特编码,
-其中,所述位置线和所述独特识别图案根据权利要求1-13所述的方法制造。
21.一种晶锭,包括:
-在所述晶锭的周边表面上的位置线,所述位置线沿轴向延伸,且相对于所述晶锭的纵轴倾斜,
-所述位置线允许确定晶片在所述晶锭中的来源位置,所述晶片是从所述晶锭切割的,
-在所述晶锭的所述周边表面上的线的独特识别图案,所述线的独特识别图案在基本上整个晶锭上沿所述轴向延伸,
-所述独特识别图案提供允许识别所述晶锭的独特编码,
-其中,所述位置线和所述独特识别图案根据权利要求1-13所述的方法制造。
22.一种柱体,包括:
-在所述柱体的周边表面上的位置线,所述位置线沿轴向延伸,且相对于所述柱体的纵轴倾斜,
-所述位置线允许确定晶片在柱体中的来源位置,所述晶片是从所述柱体切割的,
-在所述柱体的所述周边表面上的线的独特识别图案,所述线的独特识别图案在基本上整个柱体上沿所述轴向延伸,
-所述独特识别图案提供允许识别所述柱体的独特编码,
-其中,所述位置线和所述独特识别图案根据权利要求1-13所述的方法制造。
CN200780053765XA 2007-06-13 2007-06-13 标记晶片的方法 Expired - Fee Related CN101785107B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2007/005212 WO2008151649A1 (en) 2007-06-13 2007-06-13 Method for marking wafers

Publications (2)

Publication Number Publication Date
CN101785107A CN101785107A (zh) 2010-07-21
CN101785107B true CN101785107B (zh) 2012-07-04

Family

ID=38969928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780053765XA Expired - Fee Related CN101785107B (zh) 2007-06-13 2007-06-13 标记晶片的方法

Country Status (4)

Country Link
US (1) US9640486B2 (zh)
EP (1) EP2168158B1 (zh)
CN (1) CN101785107B (zh)
WO (1) WO2008151649A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
JP2012049285A (ja) * 2010-08-26 2012-03-08 Shin Etsu Chem Co Ltd 太陽電池用基板及び太陽電池
DE102010060695B4 (de) * 2010-11-22 2015-10-08 Hanwha Q.CELLS GmbH Verfahren zur Markierung von Halbleiterwafern
DE102010060908A1 (de) * 2010-11-30 2012-05-31 Q-Cells Se Verfahren zur Kennzeichnung von Wafersolarzellen oder zur Kennzeichnung von Vorprodukten von Wafersolarzellen
CN102364699A (zh) * 2011-06-30 2012-02-29 常州天合光能有限公司 铸锭多晶硅硅片头尾排序的标识方法
CN103489752A (zh) * 2013-09-26 2014-01-01 中国科学院半导体研究所 截面为多边形的晶棒及衬底片表面取向的标识方法
DE102014110248A1 (de) * 2014-07-21 2016-01-21 Centrotherm Photovoltaics Ag Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe
US10020264B2 (en) 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
CN107221509B (zh) * 2017-06-20 2020-10-13 南京矽邦半导体有限公司 一种识别单颗产品在qfn框架上位置信息的方法
CN107622962B (zh) * 2017-09-11 2019-11-15 苏州阿特斯阳光电力科技有限公司 一种硅电池片的标记方法
JP7096657B2 (ja) * 2017-10-02 2022-07-06 株式会社ディスコ ウェーハの加工方法
US11055777B2 (en) 2018-02-02 2021-07-06 Santeri Holdings LLC Identifiable physical form, sales instruments, and information marketplace for commodity trades
CN112309943B (zh) * 2020-09-30 2023-06-30 晶科能源股份有限公司 硅片标识的识别方法、硅片打标方法以及硅片
CN112720885B (zh) * 2020-12-15 2023-02-03 西安奕斯伟材料科技有限公司 一种晶棒的开槽方法及晶棒开槽装置
CN114161596B (zh) * 2021-12-23 2024-04-09 西安奕斯伟材料科技股份有限公司 一种用于生产硅片的***、方法及单晶硅棒

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0604061A1 (en) * 1992-12-24 1994-06-29 AT&T Corp. Semiconductor fabrication
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572034A (en) 1978-11-27 1980-05-30 Internatl Rectifier Corp Japan Ltd Preparing semiconductor element
JPS5743410A (en) 1980-08-29 1982-03-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5752124A (en) 1980-09-16 1982-03-27 Shin Etsu Chem Co Ltd Machining method for semiconductor wafer
JPS6045011A (ja) 1983-08-23 1985-03-11 Toshiba Corp 半導体ウエ−ハ及びその製造方法
JPS6088536U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
JPH01192121A (ja) 1988-01-27 1989-08-02 Hitachi Cable Ltd 半導体ウエハ
JPH02130850A (ja) 1988-11-10 1990-05-18 Hitachi Cable Ltd 半導体ウエーハのマーキング方法
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JPH05121521A (ja) 1991-10-29 1993-05-18 Komatsu Electron Metals Co Ltd 半導体ウエハ製造装置および製造方法
JPH0750328A (ja) 1993-08-04 1995-02-21 Hitachi Cable Ltd 半導体デバイスの製造方法、その製造装置及び半導体デバイス製造用ウェハ
JPH0970740A (ja) 1995-09-05 1997-03-18 Toshiba Corp 半導体基板の製造方法
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
JP3287236B2 (ja) * 1996-10-03 2002-06-04 キヤノン株式会社 回折光学素子の製作方法
US5907144A (en) * 1997-02-05 1999-05-25 International Business Machines Corporation Microscopic bar code for component identification and method for making same
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6112738A (en) 1999-04-02 2000-09-05 Memc Electronics Materials, Inc. Method of slicing silicon wafers for laser marking
US6482661B1 (en) 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US7192791B2 (en) * 2003-06-19 2007-03-20 Brooks Automation, Inc. Semiconductor wafer having an edge based identification feature
US20090057837A1 (en) * 2007-09-04 2009-03-05 Leslie Marshall Wafer with edge notches encoding wafer identification descriptor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0604061A1 (en) * 1992-12-24 1994-06-29 AT&T Corp. Semiconductor fabrication
US7007855B1 (en) * 2000-03-17 2006-03-07 International Business Machines Corporation Wafer identification mark
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking

Also Published As

Publication number Publication date
EP2168158B1 (en) 2013-06-05
EP2168158A1 (en) 2010-03-31
US20100237514A1 (en) 2010-09-23
US9640486B2 (en) 2017-05-02
CN101785107A (zh) 2010-07-21
WO2008151649A1 (en) 2008-12-18

Similar Documents

Publication Publication Date Title
CN101785107B (zh) 标记晶片的方法
CN101395724B (zh) 太阳能电池标记方法和太阳能电池
CN106098577A (zh) 集成电路衬底及其制造方法
US7510124B2 (en) Wafer identification mark
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
CN1221209A (zh) 使用专门定位对准标记进行电子束平版印刷的方法和带有这种对准标记的晶片
US8754538B2 (en) Semiconductor chip including identifying marks
KR101370114B1 (ko) 효율적인 웨이퍼 레이아웃을 위한 오프셋 필드 그리드
CN101530965B (zh) 基板切割装置及基板切割方法
CA1117653A (en) Wafer indexing system
CN113534601A (zh) 一种掩膜版的布局方法及装置、掩膜版
CN103038890A (zh) 用于标记太阳能电池的方法及太阳能电池
US6482661B1 (en) Method of tracking wafers from ingot
US12020098B2 (en) Method for producing a component provided with a code, and component having a code
CN112720885B (zh) 一种晶棒的开槽方法及晶棒开槽装置
CN107924848B (zh) 用于在载体上布置多个半导体结构元件的方法和具有多个半导体结构元件的载体
CN105740540A (zh) 掩膜版设计中版图的特征图形的查找方法
CN105444680B (zh) 一种带零位标记的二维光栅尺
US6797585B1 (en) Nonintrusive wafer marking
CN106449361B (zh) 单晶晶锭、半导体晶圆以及制造半导体晶圆的方法
CN101900842A (zh) 模仁以及微光学透镜阵列的制造方法
CN104849970B (zh) 用于背面光刻工艺的对准标记及其对准方法
CN113725108A (zh) 大板扇出型封装芯片的漂移定位测量方法及装置
JPH02278809A (ja) 半導体ウェハ
CN112103233A (zh) 确定晶片掰片位置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20190613

CF01 Termination of patent right due to non-payment of annual fee