CN101763897B - 操作非易失性存储器的方法与装置 - Google Patents
操作非易失性存储器的方法与装置 Download PDFInfo
- Publication number
- CN101763897B CN101763897B CN200910260480.4A CN200910260480A CN101763897B CN 101763897 B CN101763897 B CN 101763897B CN 200910260480 A CN200910260480 A CN 200910260480A CN 101763897 B CN101763897 B CN 101763897B
- Authority
- CN
- China
- Prior art keywords
- numerical values
- control module
- numeric value
- reading numerical
- test reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012360 testing method Methods 0.000 claims description 55
- 239000000523 sample Substances 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 29
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 7
- 239000013074 reference sample Substances 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
一种操作非易失性存储器的方法与装置。只有当操作电压介于指定的范围和储存在非易失性存储器中的资料样本是重复地被正确读取时，写入指令才被执行。
Description
技术领域
本发明是有关于一种操作非易失性存储器的方法与装置，且特别是有关于一种用以可靠地操作非易失性存储器的方法与装置。
背景技术
非易失性存储器(Non-Volatile Memory NVM)装置被广泛地应用在各种工业，商业和消费性产品中。手机，个人数字助理(PDA)和调制解调器(Modem)只是一些将嵌入式非易失性存储器模块设置在其一般配置中的应用例子。
即使供应存储器的电力消失，储存在非易失性存储器中的资料的完整性仍可以保存。例如，当手机关机后，使用者电话簿中的姓名和电话号码仍可正常地保存于手机的非易失性存储器中。不像其它型式的存储器，例如是掩膜式只读存储器(Masked Read-Only Memory MROM)，正常情况下只能在制造时被编程，且编程完后若要改变，只能去更改那昂贵的定义掩膜式只读存储器内容的掩膜。但储存在非易失性存储器中的资料则可以被非易失性存储器中所嵌入的装置所修改。例如，使用者可以编程储存于手机非易失性存储器中的姓名，电话号码和其它资料的储存值。这些储存需要相当复杂的操作，而这些操作不是使用者所能看见的，却是维持被储存的资料的完整性所必需的。
基本上，根据非易失性存储器制造商所提供的规格表去操作该非易失性存储器或/和其它相关的存储器控制器，是非易失性存储器装置使用者(例如，手机制造商)的责任。虽然如此，这些使用者却可能有违反制造商规格表的动作。而存储器控制器可以由比较所提供的操作电压的值(例如是Vcc)与高电压限制HVCC和低电压限制LVCC，来侦测这些违反的动作，而且当Vcc的数值并没有介于高电压限制和低电压限制范围内时，存储器控制器可以禁止任何企图去写入非易失性存储器的动作。然而，操作上的变异和温度效应可能导致LVCC和HVCC侦测器变得不准确，导致当特定的操作电压限制已被违反时，存储器控制器从非易失性存储器中进行读取或写入的失败。
所以，当非易失性存储器的操作可靠度被质疑时，先前技术存在有避免对一非易失性存储器进行读取或写入的需求。
发明内容
本发明由提供操作一存储器装置的方法来满足这些需求，存储器装置有一资料样本储存在其中。于此揭露的方法的实施方式中，其包括接收为一已知数值的一资料样本，从存储器装置中读取资料样本以产生一测试读取数值，并比较测试读取数值与已知数值。此实施方式还包括当测试读取数值相异于已知数值时，禁止一写入指令。
此方法的实施方式还包括接收一操作电压，接收一高电压限制，接收一低电压限制，且当操作电压是大于高电压限制或小于低电压限制时，禁止一写入指令。
此方法的另一实施方式可包括接收一正整数N，重复(资料样本的)读取N次，且当此N次测试读取数值中至少一次与此已知数值相异时，禁止此写入指令。
此方法的进一步实施方式可包括当此操作电压是不大于高电压限制，当操作电压是不小于低电压限制，且当此N次测试读取数值中每一次皆完全相同于此已知数值时，处理此写入指令。
本发明的装置的实施例包括用以控制具有一资料样本储存于其中的一存储器装置的一存储器控制器。此资料样本具有一已知数值，其对应于从此存储器装置中读取此资料样本时所应得到的读取的数值。此存储器控制器是用以从此存储器装置读取此资料样本，因此产生一测试读取数值，且比较此测试读取数值与此已知数值，例如是此存储器装置中的资料样本的实际数值，且当此测试读取数值相异于此已知数值时，禁止此写入指令。
从上下文、说明书中所载明者、和所属技术领域中具有通常知识者的知识来看，如果于任何特征的组合中，其特征不会相互不一致的话，则所叙述的任一特征或特征的组合是包含于本发明的范围之内。另外，任一特征或特征组合可被特别地从本发明的任一实施例中排除。为了总结本发明的目的，本发明中一些方面，优点和新颖特征将被叙述。当然，可明了的是，将所有的方面，优点和特征实施于本发明任一特别实施方式中不是必需的。本发明中其它的优点和方面将清楚地描述于下文的实施方式与申请专利范围中。
附图说明
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下，其中：
图1是说明于一非易失性存储器装置中保护资料的先前技术的方法的流程图；
图2是描述根据本发明于一非易失性存储器装置中保护资料的方法的流程图；
图3是描述根据本发明于一非易失性存储器装置中保护资料的另一方法的流程图；
图4是为使用一非易失性存储器装置的***的实施例的方块图；以及
图5是为根据本发明来保护存储器***的实施例的方块图。
具体实施方式
现将详细的撰写本发明中较佳实施例的参考，也将于伴随附图中说明其例子。于附图与实施方式中，相同或相似的参考号码会被用来指向相同或类似的部份。应被注意的是，附图为一简化形式，且于所有实施例中，附图不是自动地被假设成依照精确的尺寸所绘制。也就是说，它们意指本发明中不同方面的实施例的例子，且根据一些但不是全部的实施例，为按比例缩放。当根据一些特定的实施例，这些附图中的结构被解释成有缩放的话，于其它实施例中相同的架构则不应解释成有缩放。于本发明中一些方面，附图与实施方式中，相同的指定号码的使用是企图意指相似或类似但不一定相同的部件或元件。根据其它方面，附图与实施方式中，相同的指定号码的使用是企图被解释成指向相同、实质相同、或功能相同的部件和元件。关于实施方式，只为了方便和清楚的目的，方向性用语，例如是顶、底、左、右、上、下、在上面、在上方、下、在下面、在下方、后面，以及前面，将伴随附图使用。这些方向性用语于任一方面都不应该被解释为限制发明范围。
虽然于此实施方式与一些所描述的实施例有关，该明了的是这些实施例是以例子的方式呈现，而不是以构成限制的方式存在。该伴随此说明书的目的为由以下的实施方式的说明来讨论示范性的实施例，实施方式可解释为包含为由专利范围所定义的本发明的精神和范围的范围内的所有的润饰、改变或等效实施例。该明了的是，于此描述的方法步骤和结构不包含为了非易失性存储器的操作的一完整方法流程。本发明可与不同的操作方法与其它被使用于此领域的习知技术一起使用，且只有共同实施的步骤会包含于此实施方式中，以理解本发明。本发明于此半导体装置和一般操作领域有可应用性。然而为了说明目的，下述描述是针对一非易失性存储器装置和相关方法。
更具体的请参照附图，图1为一说明一于存储器装置(可为一非易失性存储器装置(non-volatile memory，NVM))中保护资料的先前技术的方法的流程图。当一操作电压Vcc是超越范围，则此说明的先前技术的方法企图去侦测，且当侦测到这些情况时禁止一写入到此非易失性存储器中。由接收一写入指令和接收一提供电压值Vcc，此方法开始于步骤5且继续至步骤10。于步骤15中，比较此操作电压Vcc与一高限制HVCC。若此操作电压是大于此高限制，则跳到步骤30去禁止此写入指令。若此操作电压没有大于此高限制，则比较此操作电压与一低限制LVCC。若此操作电压是小于此低限制，则跳到步骤30去禁止此写入指令。若此操作电压既没有大于高限制也没有小于低限制，则跳到步骤25允许写入指令，且此方法于步骤35中中止。也就是说，若由和HVCC和LVCC的比较来判断出操作电压Vcc为在范围内，则此先前方法允许写入至NVM。
不幸的是，当HVCC和LVCC侦测器的准确性受操作变异与温度影响连累时，图1的先前技术方法无法适当地保护一NVM免于被因错误资料而操作错误。
图2为描述根据本发明的保护储存于一NVM中的资料的方法的一种实施方式的流程图。此实施方式的说明可开始于步骤50，例如是偕同一整数N来制造NVM，而于步骤55接收一资料样本(当作一测试资料样本且/或一参考或此测试资料样本的已知数值)。根据本发明的一特征，在一测试操作时此资料样本可当作一可被读取(例如是从非易失性存储器中)的预先决定量。此已知数值可当作一参考(例如是储存于存储器控制器)来指出从此资料样本的测试读取结果应该为何。换句话说，此已知数值可对应于从储存于NVM中此资料样本的一测试读取结果应该为何。因此，于一简单的实施方式中(如步骤55)，此资料样本中此已知数值可仅仅只是此资料样本。架构上来说，此资料样本可被储存于此NVM(为了测试读取使用，以产生测试读取数值)和储存于一存储器控制器(和此“已知数值”一样，用于对比此测试读取数值的参考或比较)。在一般的实施例中，此资料样本可例如包括8位(bit)，且N的数值的范围例如是介于1到64。一代表性的实施例使用一数值16来代表N。
再之后，于步骤56中接收一写入指令和一操作电压Vcc的数值。于步骤60中，可比较一Vcc的数值和一高电压限制HVCC。若Vcc是大于HVCC，则进入步骤100来禁止写入到NVM的动作，因而保护储存于NVM的资料。这种情况下，整个方法可终止于步骤105。若在步骤60中，Vcc是没有大于HVCC，则于步骤65中比较Vcc与低电压限制LVCC。若Vcc是小于LVCC，则于步骤100中禁止写入指令，并跳至骤105中止整个方法。若于步骤60与步骤65两步骤中，发现Vcc的数值为介于操作限制，亦即既不大于HVCC和也不小于LVCC，则可实施NVM完整性的附加检查。
就这个附加的检查来说，开始于步骤70，一计数器i是初始化为0。读取(例如是从非易失性存储器)此资料样本(例如是于步骤55中储存于NVM)于步骤75以产生一测试读取数值，举例来说，它可以储存至工作存储器(Working Memory)。步骤80中，可比较计数器i的数值与N，假若i是小于N，可于步骤90中增加i的值，而此方法可以从步骤75继续。若在步骤80中，i是大于或等于N，则请注意工作存储器中已经加载N笔测试取数值，可于步骤85中比较每一被加载的测试读取数值和此已知数值(从步骤55)。若所有N个比较结果都是成功的，指的是若此N个测试读取数值中每一个都等于此已知数值，则可于步骤95中处理此写入指令，且此实施方式可中止于步骤105。若在步骤85中至少有一个(例如是一个或一个以上)比较结果是不成功的，则于步骤100中禁止此写入指令，且此方法可再次中止于步骤105。只有当步骤85中所有N个比较结果都成功，才于步骤95中处理此写入指令。在任何情况下，此方法可能中止于步骤105，或是根据另一个实施方式(没有说明)，此方法可从步骤56偕同一更新的写入指令数值和一Vcc的更新后的数值来重复进行。
图3的流程图说明一保护NVM资料的方法的修改后的实施方式。此实施方式的前几个步骤可完全相同于上述的对应步骤，如图2所示。亦即是步骤50、55、56、60、65、70和75于此两个实施例中可以是完全相同的。此处所说明的实施例可由比较此测试读取数值和此已知数值继续于步骤81。若比较结果是成功的，即若此测试读取数值是完全相同于此已知数值，则可重复读取和比较流程(步骤75和81)。例如在步骤86中，可比较此计数器i的一现值与N。若i没有大于N，则可于步骤90中增加i的值，且可再次于步骤75中再读取此资料样本以产生一新的测试读取数值。若在步骤81中，此新的测试读取数值不等于此已知数值，则将至步骤100禁止此写入指令，且此方法可于步骤105中中止。只有当步骤81中的比较结果连续N次成功，则于步骤95中处理此写入指令。和图2的实施方式一样，此方法可中止于步骤105，或是此方法可从步骤56偕同一更新的写入指令数值和一Vcc更新后的数值来重复进行。
图4是用以实施图2和图3所描述的方法的装置的实施例的一方块图。所描述的实施例包括一集成电路150，其包括一存储器阵列(例如是一非易失性存储器阵列(NVM)160)，一存储器控制器175，一高电压限制侦测器190和一低电压限制侦测器195。此NVM 160可储存一资料样本(例如是有一数值，此控制器175同样地知道此数值)于其中(例如是在一地址，此存储器控制器175知道的地址)，存储器控制器175可能读取此资料样本。此集成电路150可包括一插脚(Pin)165，其连接至一操作电压Vcc，操作电压Vcc于集成电路150内部中连接至NVM 160和连接至存储器控制器175。Vcc更可连接至一高电压限制侦测器190的输入184和一低电压限制侦测器195的输入189。存储器控制器175可由一地址/资料/控制总线170与一外部使用者处理单元(User Processing Unit，UPU)155沟通，借着地址/资料/控制总线170，UPU 155可传送待写入资料至NVM 160。地址/资料/控制总线170更可允许UPU 155接收从NVM 160所读取的资料。此存储器控制器175也可由配置于此集成电路150中的此地址/资料/控制总线185来与NVM 160沟通。此高电压限制侦测器190和低电压限制侦测器195可由各别地耦合此高电压限制侦测器190和低电压限制侦测器195至此存储器控制器175的输入H和L的连接线，来提供信号至此存储器控制器175。举例来说，若此操作电压Vcc是大于一高电压限制，此高电压限制侦测器190可设定连至存储器控制器175的H输入为“1”。同样的，若此操作电压Vcc是小于一低电压限制，此低电压限制侦测器195可设其连至存储器控制器175的低(L)输入为“1”。否则，高(H)和低(L)输入应设为“0”。
在一般参照图3和图4的操作中，例如是在集成电路150的制造过程中，可储存为已知数值的N的一数值和一资料样本(如步骤55)于NVM 160中的一位置176。UPU 155由地址/资料/控制总线170传送一写入指令(其可包括一数值和一储存资料的地址)至此存储器控制器175，可储存资料于该NVM 160。此存储器控制器175由此地址/资料/控制总线185与NVM 160相沟通，可写入资料至NVM 160。相反地，UPU 155由此地址/资料/控制总线170传送一读取指令(其可包括一读取地址)至此存储器控制器175，可读取储存于此NVM 160的资料。相同且/或已知的协议，至少某种程度上，除了与于此揭露的实施例或特征互斥外，可伴随于NVM 160中的资料的储存且/或接收。
举例来说，当此存储器控制器175由地址/资料/控制总线170从UPU155接收一写入指令(步骤56)，则此存储器控制器175可各别询问来自此HVCC侦测器190和此LVCC侦测器195的高和低输入。若高和低输入中其一处于“1”的状态，则(步骤60和65)此存储器控制器175可由地址/资料/控制总线170与UPU 155沟通一信号以告知UPU 155此写入指令被禁止(步骤100)。
另一方面，若此高和低输入皆处于“0”的状态，则此存储器控制器175可起始一内部计数器于0(步骤70)，可由此地址/资料/控制总线185从此NVM 160中执行此资料样本的读取，和由相同的总线185接收一测试读取数值。此存储器控制器175可比较(步骤81)此测试读取数值与此已知数值。若此比较结果是不成功，即若此测试读取数值异于已知数值，则此存储器控制器175可由此地址/资料/控制总线170传送一禁止此写入指令的信号至此UPU 155(步骤100)。另一方面，若步骤81中的比较结果是成功的，即此测试读取数值是完全相同于此已知数值，则可比较此内部计数器的一数值与N(步骤86)。若此内部计数器有一数值小于N，则可增加此内部计数器的值(步骤90)，且此存储器控制器175可由重复步骤75来再次读取此NVM 160中的资料样本。可重复此读取和比较步骤(步骤75和81)直到此内部计数器的数值是不再小于N(步骤86)，表示此资料样本已经被成功的读取N次，之后此存储器控制器175可处理此写入指令(步骤95)。
图5的方块图是说明一根据本发明来保护存储器的装置的实施例。此被说明的实施例包括一装置151，包括一存储器阵列161，例如可为一非易失性存储器，此存储器阵列161有参考资料样本储存于其中。此装置151还包括一存储器控制器174。例如，此存储器控制器174可由一控制单元200，只读存储器177，一比较器210，一禁止信号产生器250和一致能信号产生器255来达成，其将被描述于后。
此控制单元200可由一连接元件171与一外部使用者处理单元(UserProcessing Unit UPU)155沟通，由此存储器控制器174从此UPU 155接收读取指令与写入指令。控制单元200更可由一连接元件186连接至此存储器阵列161，由此控制单元200可根据读取指令和写入指令从存储器阵列161写入资料和读取资料。
只读存储器177可由一连接元件215连接至控制单元200，只读存储器177可储存有对应于储存在此存储器阵列161的参考资料样本的实际数值的一已知数值。
操作上，此控制单元200可由连接元件171从UPU 155接收一写入指令，且可从此存储器阵列161读取为一测试读取数值的参考资料样本。控制单元200例如可由一连接元件225来传送此测试读取数值到比较器210。控制单元200更可从只读存储器177读取此已知数值，并且例如可由另一连接器230来传送已知数值到比较器210。
比较器210可利用一对连接元件225和230和第三个连接元件235来连接至控制单元200，比较器210可用以接收测试读取数值和已知数值，且由连接元件235来传送一比较结果信号至控制单元200。当测试读取数值和已知数值是完全相同时，则比较器210可(由连接元件235)传送指出已知数值和测试读取数值之间没有差异的比较结果信号。当已知数值和测试读取数值相异时，比较器210可传送指出两个数值之间是非没有差异的比较结果信号。当此控制单元200接收一有差异的指示时，此控制单元200例如是可由连接元件249，传送一信号到一禁止信号产生器250，禁止信号产生器250可由一连接器172传送一指示到UPU 155来禁止此写入指令。
根据图5的存储器装置的另一实施例，存储器控制器174可还包括工作存储器(Working Memory)205，控制单元200可由一连接元件220与工作存储器205沟通。此外，只读存储器177可储存一整数N。N的典型数值范围可从1到大约64，而根据另一示范实施例，N的数值为16。控制单元200在这样实施例下可从UPU 155接收一写入指令，从只读存储器177读取整数N。为了产生N笔测试读取数值，重复读取存储器阵列161中的参考资料样本的N次。可储存此N笔测试读取数值于工作存储器205中。控制单元200可传送此N笔测试读取数值的每一个和此已知数值到上述的比较器210，且控制单元200可响应地接收N笔比较结果信号。若N笔比较结果信号中至少有一指出此N笔测试读取数值中的其中一笔和已知数值有差异，则控制单元200可禁止此写入指令。
而图5存储器装置的另一实施例可包括一高电压限制侦测器(HVCC)191和一低电压限制侦测器(LVCC)196，其由各别的连接元件240和245连接至控制单元200。根据一典型操作模式，由连接元件240和245，控制单元200可根据一操作电压的一数值来接收指示。举例来说，当此操作电压是超过一高电压限制，则HVCC 191可由连接元件240传送一第一禁止写入信号到此控制单元200。同样的，当操作电压是未达一低电压限制，LVCC 196可由连接元件245传送一第二禁止写入信号到控制单元200。当控制单元200接收到第一或第二禁止写入信号时，它可由连接元件249传送一信号至禁止信号产生器250，禁止信号产生器250可由连接元件172传送一信号去禁止写入指令。另外，控制单元200可由连接元件245传送一信号到致能信号产生器255，致能信号产生器255可由连接元件173传送一信号到UPU 155去致能此写入指令。
综上所述，所属技术领域中具有通常知识者可明了本发明的方法可使只读存储器装置的形成较为容易，且特别是集成电路中的非易失性只读存储器装置。上述实施例是以例子的方式提出，本发明并不限于这些例子。那些所属技术领域中具有通常知识者根据上述说明的考量，在不互相排斥的前提的下，可得到所揭露的实施例的多个改变和润饰。此外，对于所属技术领域中具有通常知识者了解此实施方式之后，可得到其它的组合、省略、取代和修饰。因此，本发明不为所揭露的实施例所限制，其范围是以权利要求范围为准。
Claims (11)
1.一种操作存储器装置的方法，包括：
接收为一已知数值的一资料样本；
接收一操作电压；
接收一高电压限制；
接收一低电压限制；
当该操作电压大于该高电压限制时，禁止一写入指令；
当该操作电压小于该低电压限制时，禁止该写入指令；
从该存储器装置读取该资料样本以产生一测试读取数值；
比较该测试读取数值与该已知数值；以及
当该测试读取数值相异于该已知数值时，禁止一写入指令。
2.如权利要求1所述的操作存储器装置的方法，还包括：
接收一正整数N；
重复读取N次；以及
当于N次中至少有一次该测试读取数值与该已知数值相异时，禁止该写入指令。
3.如权利要求2所述的操作存储器装置的方法，其中N的一数值介于1到64。
4.如权利要求3所述的操作存储器装置的方法，其中所述N的数值为16。
5.如权利要求2所述的操作存储器装置的方法，还包括当该操作电压不大于该高电压限制，当该操作电压不小于该低电压限制，且当该测试读取数值于N次中的每一次与该已知数值皆相同时，处理该写入指令。
6.一种操作存储器装置的方法，该方法包括：
接收为一已知数值的一资料样本；
接收一正整数N；
接收一操作电压；
接收一高电压限制；
接收一低电压限制；
当该操作电压是大于该高电压限制时，禁止一写入指令；
当该操作电压是小于该低电压限制时，禁止该写入指令；
从该存储器装置读取该资料样本N次以产生一复数笔测试读取数值；
比较该测试读取数值中每一个与该已知数值；以及
当一个或一个以上的该测试读取数值与该已知数值相异时，禁止该写入指令。
7.如权利要求6所述的操作存储器装置的方法，其中N的一数值介于1到64。
8.如权利要求7所述的操作存储器装置的方法，其中所述N的数值为16。
9.一种存储器装置，用以处理来自一外部使用者处理单元的读取与写入指令，该存储器装置包括：
一存储器阵列，有一参考资料样本储存于其中；以及
一存储器控制器，耦合于该存储器阵列和该使用者处理单元，该存储器控制器包括：
一控制单元，用以接收该读取与写入指令，并根据该读取与写入指令来从该存储器阵列写入与读取资料，且读取该参考资料样本成为一测试读取数值；
一比较器，耦合于该控制单元，该比较器用以接收来自该控制单元的该测试读取数值与一已知数值，并根据介于该测试读取数值与该已知数值的差异来传送一比较结果信号至该控制单元，当该比较结果信号显示该测试读取数值与已知数值有差异时，该控制单元禁止一写入指令；
一高电压限制侦测器，用以接收一操作电压，且当该操作电压超过一高电压限制时，则传送一第一禁止写入信号至该控制单元；以及
一低电压限制侦测器，用以接收该操作电压，且当该操作电压小于一低电压限制时，则传送一第二禁止写入信号至该控制单元，其中当该控制单元接收到第一或第二其中一个禁止写入信号时，该控制单元禁止该写入指令。
10.如权利要求9所述的存储器装置，其中该存储器控制器还包括：
工作存储器，耦合于该控制单元且用以储存测试读取数值；以及
一禁止信号产生器，耦合于该控制单元且用以根据来自该控制单元的一输入来传送一禁止写入信号至使用者处理单元，其中该控制单元更用以从一只读存储器中读取一整数N，重复该参考资料的读取N次以获得N笔测试读取数值，储存该N笔测试读取数值于工作存储器中，传送N个测试读取数值中每一个和该已知数值至该比较器，接收来自该比较器中根据介于该N笔测试读取数值与该已知数值的差异的比较结果信号，且当该N个比较结果信号中至少有一个指出该N笔测试读取数值中至少一笔与该已知数值有差异，则送一输入至该禁止信号产生器。
11.如权利要求9所述的存储器装置，还包括：一致能信号产生器用以根据来自该控制单元的一输入来传送一致能写入信号至该使用者处理单元。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12274108P | 2008-12-16 | 2008-12-16 | |
| US61/122,741 | 2008-12-16 | ||
| US12/502,126 US7969803B2 (en) | 2008-12-16 | 2009-07-13 | Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage |
| US12/502,126 | 2009-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101763897A CN101763897A (zh) | 2010-06-30 |
| CN101763897B true CN101763897B (zh) | 2013-11-06 |
Family
ID=42240333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910260480.4A Active CN101763897B (zh) | 2008-12-16 | 2009-12-15 | 操作非易失性存储器的方法与装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7969803B2 (zh) |
| CN (1) | CN101763897B (zh) |
| TW (1) | TWI423262B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105868063A (zh) * | 2016-03-23 | 2016-08-17 | 广东欧珀移动通信有限公司 | 一种写入功能检测结果的方法、***和装置及移动终端 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5725585B2 (ja) * | 2010-10-04 | 2015-05-27 | フリースケール セミコンダクター インコーポレイテッド | 低電圧離脱検出器、エラー検出器、低電圧安全制御装置、ブラウンアウト検出方法、およびブラウンアウト自己回復方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1554069A (zh) * | 2001-09-13 | 2004-12-08 | ��ʽ���������Ƽ� | 存储卡及其初始化设置方法 |
| CN1770312A (zh) * | 2004-09-30 | 2006-05-10 | 三星电子株式会社 | 可检测在电源故障期间发生写入错误的存储器件及其方法 |
| CN101023491A (zh) * | 2004-09-22 | 2007-08-22 | 飞思卡尔半导体公司 | 保护集成电路免于错误操作的方法和装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5987244A (en) * | 1994-12-22 | 1999-11-16 | Texas Instruments Incorporated | Power management masked clock circuitry, systems and methods |
| US5872983A (en) * | 1994-12-22 | 1999-02-16 | Texas Instruments Incorporated | Power management interface system for use with an electronic wiring board article of manufacture |
| US5579262A (en) * | 1996-02-05 | 1996-11-26 | Integrated Silicon Solution, Inc. | Program verify and erase verify control circuit for EPROM/flash |
| US6031760A (en) | 1997-07-29 | 2000-02-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of programming the same |
| JP3447638B2 (ja) * | 1999-12-24 | 2003-09-16 | 日本電気株式会社 | 半導体装置のテスト方法及びシステム並びに記録媒体 |
| JP2003308698A (ja) * | 2002-04-12 | 2003-10-31 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP4050555B2 (ja) | 2002-05-29 | 2008-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
| JP2005293685A (ja) * | 2004-03-31 | 2005-10-20 | Fujitsu Ltd | 入出力装置およびパトロール方法 |
| JP2006012367A (ja) | 2004-06-29 | 2006-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
| ITMI20050063A1 (it) * | 2005-01-20 | 2006-07-21 | Atmel Corp | Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash |
| FR2894710A1 (fr) | 2005-12-14 | 2007-06-15 | St Microelectronics Sa | Procede et dispositif de verification de l'execution d'une commande d'ecriture dans une memoire |
-
2009
- 2009-07-13 US US12/502,126 patent/US7969803B2/en active Active
- 2009-10-06 TW TW098133902A patent/TWI423262B/zh active
- 2009-12-15 CN CN200910260480.4A patent/CN101763897B/zh active Active
-
2011
- 2011-05-16 US US13/108,768 patent/US8208323B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1554069A (zh) * | 2001-09-13 | 2004-12-08 | ��ʽ���������Ƽ� | 存储卡及其初始化设置方法 |
| CN101023491A (zh) * | 2004-09-22 | 2007-08-22 | 飞思卡尔半导体公司 | 保护集成电路免于错误操作的方法和装置 |
| CN1770312A (zh) * | 2004-09-30 | 2006-05-10 | 三星电子株式会社 | 可检测在电源故障期间发生写入错误的存储器件及其方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105868063A (zh) * | 2016-03-23 | 2016-08-17 | 广东欧珀移动通信有限公司 | 一种写入功能检测结果的方法、***和装置及移动终端 |
| CN105868063B (zh) * | 2016-03-23 | 2019-08-02 | Oppo广东移动通信有限公司 | 一种写入功能检测结果的方法、***和装置及移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110216607A1 (en) | 2011-09-08 |
| TW201025341A (en) | 2010-07-01 |
| US8208323B2 (en) | 2012-06-26 |
| TWI423262B (zh) | 2014-01-11 |
| US7969803B2 (en) | 2011-06-28 |
| CN101763897A (zh) | 2010-06-30 |
| US20100149893A1 (en) | 2010-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101197191B (zh) | 存储卡及其初始化设置方法 | |
| US9831000B2 (en) | Testing electronic memories based on fault and test algorithm periodicity | |
| US7304891B2 (en) | Apparatus and method for improving write/read endurance of non-volatile memory | |
| CN101099216A (zh) | 使用自适应接口定时的稳健而高速的存储器存取 | |
| CN107632914B (zh) | 一种emmc阵列的故障定位方法及*** | |
| CN104517654B (zh) | 半导体存储器件和包括其的半导体*** | |
| US20120124441A1 (en) | Embedded testing module and testing method thereof | |
| CN111078459B (zh) | 半导体芯片的测试方法、装置及*** | |
| CN102339647A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
| CN103067459A (zh) | 基于数字信号处理器的fpga远程加载装置 | |
| US8984250B2 (en) | Memory controller, memory device and method for determining type of memory device | |
| CN112542199A (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| CN101763897B (zh) | 操作非易失性存储器的方法与装置 | |
| JP4373615B2 (ja) | 初期不良ブロックのマーキング方法 | |
| CN102339648A (zh) | 一种检错/纠错校验模块的检测方法及装置 | |
| CN101251828B (zh) | 一种位宽自适应的存储器访问方法及*** | |
| CN103257905A (zh) | 一种嵌入式计算机***内存数据校验电路及方法 | |
| CN101364198A (zh) | 读卡接口的测试治具及其测试方法 | |
| US6796501B2 (en) | Smart card reader circuit and method of monitoring | |
| CN106067326A (zh) | 错误校正电路及包括其的半导体存储器件 | |
| CN109841260A (zh) | 半导体存储装置 | |
| CN106057248A (zh) | 一种验证数据保持能力的***及方法 | |
| CN104425015A (zh) | 半导体存储装置 | |
| CN112464499B (zh) | 非易失芯片擦写数据检查方法、装置、存储介质和终端 | |
| CN110310679B (zh) | 半导体存储装置及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |