CN104517654B - 半导体存储器件和包括其的半导体*** - Google Patents

半导体存储器件和包括其的半导体*** Download PDF

Info

Publication number
CN104517654B
CN104517654B CN201410160427.8A CN201410160427A CN104517654B CN 104517654 B CN104517654 B CN 104517654B CN 201410160427 A CN201410160427 A CN 201410160427A CN 104517654 B CN104517654 B CN 104517654B
Authority
CN
China
Prior art keywords
data
area
semiconductor storage
error
mistake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410160427.8A
Other languages
English (en)
Other versions
CN104517654A (zh
Inventor
具岐峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104517654A publication Critical patent/CN104517654A/zh
Application granted granted Critical
Publication of CN104517654B publication Critical patent/CN104517654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种半导体存储器件，包括：存储器单元阵列，其包括用于储存多个数据的正常区、用于储存分别与多个正常数据相对应的多个错误信息数据的错误信息区、以及用于替换正常区的冗余区；错误检测单元，适用于响应于所述多个错误信息数据而检测所述多个数据上的错误，以及基于错误检测结果来储存指示正常区和冗余区中的具有错误的数据的存储区的错误位置信息；以及修复操作单元，适用于在修复操作时段期间，利用冗余区来替换由错误位置信息指示的存储区。

Description

半导体存储器件和包括其的半导体***
相关申请的交叉引用
本申请要求2013年10月7日提交的申请号为10-2013-0119170的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种用于对存储器单元执行修复操作的半导体存储器件和包括其的半导体***。
背景技术
通常，随着半导体***的容量增大，半导体***的可靠性和良率可能恶化。因而，半导体***通过对数据加入错误校正码（ECC）以及修复缺陷存储器单元的错误来改善其可靠性和良率。
图1是说明典型的半导体存储器件的ECC电路的框图。参见图1，典型的半导体存储器件包括：存储器单元阵列100、数据输入/输出单元140以及ECC电路120。
存储器单元阵列100储存输入数据DATA和输出数据DATA，它们被储存在存储器单元阵列100上。
数据输入/输出单元140接收从外部设备（未示出）提供的输入数据DATA，并且将输入数据DATA传送至存储器单元阵列100。数据输入/输出单元140将从存储器单元阵列100输出的数据DATA输出至外部设备。
ECC电路120判断储存在存储器单元阵列100上的数据DATA是否发生错误，并且在数据DATA从存储器单元阵列100输出至外部设备时校正错误。ECC电路120还判断在输入至存储器单元阵列100的输入数据DATA中是否发生错误，并且校正错误。因而，可以改善输入至半导体存储器件/从半导体存储器件输入的数据DATA的可靠性。
然而，由于将ECC电路120增加至半导体存储器件，所以半导体存储器件的面积增加。此外，由于对输入至存储器单元阵列100/从存储器单元阵列100输出的数据执行ECC电路的操作，如果在数据中发生错误，则在修复错误之后难以将数据与操作时钟同步。
发明内容
本发明的示例性实施例针对一种基于输出数据的错误发生来执行修复操作的半导体存储器件和半导体***。
本发明的示例性实施例针对一种半导体***，其用于修复输入至半导体存储器件/从半导体存储器件输出的数据的错误，同时将资源（即，逻辑电路或延迟电路）的使用最小化。
根据本发明的一个示例性实施例，一种半导体存储器件包括：存储器单元阵列，其包括用于储存多个数据的正常区、用于储存分别与所述多个数据相对应的多个错误信息数据的错误信息区、以及用于替换正常区的冗余区；错误检测单元，适用于响应于所述多个错误信息数据而检测所述多个数据上的错误，以及基于检测结果而储存指示正常区和冗余区中的具有错误的数据的存储区的错误位置信息；以及修复操作单元，适用于在修复操作时段期间利用冗余区来替换由错误位置信息指示的存储区。
根据本发明的一个示例性实施例，一种半导体存储***包括：半导体控制器，适用于产生多个输入数据，每个输入数据包括数据以及用于判断数据上的错误发生的错误信息数据；以及半导体存储器件，适用于在写入操作时段期间储存所述多个输入数据，在读取操作时段期间响应于多个错误信息数据而检测多个数据上的错误发生并且储存指示具有错误的数据的存储区的错误位置信息，以及在修复操作时段期间修复由错误位置信息指示的存储区，其中，在读取操作时段期间，半导体控制器基于从半导体存储器件传送的错误发生检测结果来控制半导体存储器件的修复操作时段。
附图说明
图1是说明典型的半导体存储器件的ECC电路的框图。
图2是说明根据本发明的一个示例性实施例的半导体存储器件的框图。
图3是说明根据本发明的一个示例性实施例的半导体***的框图。
图4是说明输入至图2和图3中所示的半导体存储器件/从所述半导体存储器件输出的数据的示例性结构的时序图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于本发明的不同附图与实施例中的相似部分。
附图并不一定按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中使用了特定的术语。使用这些术语是为了描述本发明，而并非用于限制意义或限制本发明的范围。
还应当注意的是，在本说明书中，“和/或”表示包括位于“和/或”之前和之后的一个或更多个部件。此外，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句中特意提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作以及元件。
图2是说明根据本发明的一个示例性实施例的半导体存储器件的框图。
参见图2，根据本发明的一个实施例的半导体存储器件包括：存储器单元阵列200、写入操作单元210、读取操作单元220、错误检测单元240、修复操作单元260、以及写入错误发生判断单元280。
存储器单元阵列200包括：正常区202、错误信息区204、以及冗余区205。
存储器单元阵列200储存多个正常数据NM_DATA以及分别与所述多个正常数据NM_DATA相对应的多个错误信息数据ER_DATA。所述多个正常数据NM_DATA在正常区202上储存。所述多个错误信息数据ER_DATA在错误信息区204上储存。冗余区205支持对正常区202的修复操作。即，如果在正常区202中发生错误并且所述多个正常数据NM_DATA未被储存在正常区202上，则可以将所述多个正常数据NM_DATA储存在替换正常区202的冗余区205上。
这里，所述多个正常数据NM_DATA分别与所述多个错误信息数据ER_DATA相对应。例如，如果存在数千个正常数据NM_DATA，则使用数千个错误信息数据ER_DATA来用于判断所述多个正常数据NM_DATA的错误发生。
然而，如果所述多个正常数据NM_DATA中的每个包括N个比特，则所述多个错误信息数据ER_DATA中的每个包括小于N个比特的M个比特。例如，具有M个比特的单个错误信息数据ER_DATA可以是通过将具有N个比特的单个正常数据NM_DATA经由循环冗余码（CRC）操作而编码所产生的。因而，用于储存所述多个正常数据NM_DATA的正常区202的尺寸比用于储存所述多个错误信息数据ER_DATA的错误信息区204的尺寸大。
存储器单元阵列200的冗余区205支持正常区202的修复操作。当执行修复操作时，可以将所述多个正常数据NM_DATA储存在冗余区205上。通常，由于冗余区205小于正常区202，所以储存在正常区202上的所述多个正常数据NM_DATA中的一些可能不能经由修复操作来替换。
冗余区205包括第一冗余区206和第二冗余区208。当对正常区202执行修复操作时，第一冗余区206用于在第二冗余区208之前替换正常区202。即，当在正常区202中发生错误时，第一冗余区206被优先使用。当在第一冗余区206上不存在可替换的空间时，使用第二冗余区208来替换正常区202。此外，如果在第一冗余区206中发生错误，则第二冗余区208替换第一冗余区206。
每当在写入操作时段期间从外部设备（未示出）接收具有设定数目的比特的输入数据IN_DATA时，写入操作单元210将这些比特中的一些比特作为所述多个正常数据NM_DATA中的一个储存在存储器单元阵列200的正常区202或冗余区205上。这些比特中的其他比特作为所述多个错误信息数据ER_DATA中的一个被储存在存储器单元阵列200的错误信息区204上。这里，写入操作时段是由写入命令信号WT_CMD限定的操作时段。即，当从外部设备（未示出）提供写入命令信号WT_CMD和写入地址信号WT_ADDR时，半导体存储器件进入写入操作时段。
在写入操作时段期间，将从外部设备提供的输入数据IN_DATA中的一些比特作为正常数据NM_DATA储存在冗余区205或正常区202的与写入地址WT_ADDR相对应的物理存储区上。
在写入操作时段期间，将输入数据IN_DATA中的其他比特作为错误信息数据ER_DATA储存在错误信息区204的与写入地址WT_ADDR相对应的物理存储区上。
这里，单个输入数据IN_DATA包括信号正常数据NM_DATA和信号错误信息数据ER_DATA，它们具有若干个比特并且分别被储存在正常区202（或冗余区205）和错误信息区204上。即，信号输入数据IN_DATA要经由多个写入操作来写入。
参见图4中所示的“写入”操作，在接收到写入命令信号WT_CMD并且经过预定的潜伏时间间隔CWL之后，输入数据IN_DATA包括具有十个比特的信号，例如00、01、02、03、04、05、06、07、CRC0和CRC1。将输入数据IN_DATA中包括的八个比特，例如00、01、02、03、04、05、06以及07作为正常数据NM_DATA储存在正常区202或冗余区205上。将输入数据IN_DATA的除了所述八个比特之外的两个比特，例如CRC0和CRC1作为错误信息数据ER_DATA储存在错误信息区204上。
读取操作单元220将储存在存储器单元阵列200中的正常区202或冗余区205上的所述多个正常数据NM_DATA中的一个选择作为选中的正常数据NM_DATA。读取操作单元220将储存在存储器单元阵列200的错误信息区204上的所述多个错误信息数据ER_DATA之中的与选中的正常数据NM_DATA相对应的一个选择作为选中的错误信息数据ER_DATA。将组合选中的正常数据NM_DATA和选中的错误信息数据ER_DATA而产生的输出数据OUT_DATA输出至外部设备。
这里，读取操作时段通过读取命令信号RD_CMD来限定。即，当从外部设备提供读取命令信号RD_CMD和读取地址RD_ADDR时，半导体存储器件进入读取操作时段。在读取操作时段期间，将储存在存储器单元阵列200的正常区202或冗余区205上的所述多个正常数据NM_DATA之中的、储存在与读取地址RD_ADDR相对应的物理存储区上的数据选择作为选中的正常数据NM_DATA。在读取操作时段期间，将储存在存储器单元阵列200的错误信息区204上的所述多个错误信息数据ER_DATA之中的、储存在与读取地址RD_ADDR相对应的物理存储区上的数据选择作为选中的错误信息数据ER_DATA。将通过组合选中的正常数据NM_DATA和选中的错误信息数据ER_DATA而产生的输出数据OUT_DATA输出至外部设备。这里，单个输出数据OUT_DATA包括选中的正常数据NM_DATA和选中的错误信息数据ER_DATA，它们具有若干个比特并且已经分别被储存在正常区202（或冗余区205）和错误信息区204上。即，单个输出数据OUT_DATA要经由多个读取操作来读取。
参见图4中所示的“读取”操作，在接收到读取命令信号RD_CMD并且经过预定的潜伏时间间隔CL之后，单个输出数据OUT_DATA包括具有十个比特的信号，例如00、01、02、03、04、05、06、07、CRC0和CRC1。将输出数据OUT_DATA中包括的八个比特，例如00、01、02、03、04、05、06以及07作为选中的正常数据NM_DATA从正常区202或冗余区205输出。将输出数据OUT_DATA的除了所述八个比特之外的两个比特，例如CRC0和CRC1作为错误信息数据ER_DATA从错误信息区204输出。
在读取操作时段期间，错误检测单元240响应于从错误信息区204输出的所述多个错误信息数据ER_DATA而检测从正常区202或冗余区205输出的所述多个正常数据NM_DATA上的错误。作为检测的结果，错误检测单元240储存错误位置信息ER_INFO，所述错误位置信息ER_INFO指示正常区202或冗余区205的储存了具有错误的数据的物理存储区。
错误检测单元240包括：错误发生判断单元242、错误信息储存单元244、以及错误信息输出单元246。
在读取操作期间，错误发生判断单元242响应于从错误信息区204输出的所述多个错误信息数据ER_DATA之中的与读取地址RD_ADDR相对应的选中的错误信息数据ER_DATA，而判断从正常区202或冗余区205输出的所述多个正常数据NM_DATA之中的与读取地址RD_ADDR相对应的选中的正常数据NM_DATA中是否发生错误。
例如，如果选中的错误信息数据ER_DATA的值与通过将选中的正常数据NM_DATA经由CRC操作而编码所产生的值相同，则错误发生判断单元242判断出在选中的正常数据NM_DATA中未发生错误，并且不激活错误判断信号ALERT。相反地，如果选中的错误信息数据ER_DATA的值与通过将选中的正常数据NM_DATA经由CRC操作而编码所产生的值不同，则错误发生判断单元242判断出在选中的正常数据NM_DATA中发生错误，并且激活错误判断信号ALERT。
错误信息储存单元244响应于错误判断信号ALERT而将指示储存了选中的正常数据NM_DATA的物理存储区的读取地址RD_ADDR储存作为错误位置信息ER_INFO。即，如果响应于激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中发生错误，则错误信息储存单元244储存读取地址RD_ADDR作为错误位置信息ER_INFO。另一方面，如果响应于未激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中未发生错误，则错误信息储存单元244不执行任何操作。
错误信息输出单元246将储存在错误信息储存单元244上的错误位置信息ER_INFO以及从错误发生判断单元242产生的错误判断信号ALERT输出至外部设备。
这里，没有关联到半导体存储器件将错误判断信号ALERT和错误位置信息信号ER_INFO输出至外部设备的操作。因而，可以在错误检测单元240中选择性地包括错误信息输出单元246。
修复操作单元260对存储器单元阵列200的冗余区205执行修复操作。因而，在响应于错误判断信号ALERT而进入的修复操作时段期间，修复操作单元260利用冗余区205来替换用于储存选中的正常数据NM_DATA的物理存储区。即，如果响应于激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中发生错误，则修复操作单元260对存储器单元阵列200的储存了选中的正常数据NM_DATA的物理存储区执行修复操作。因而，修复操作单元260响应于激活的错误判断信号ALERT而控制半导体存储器件的修复操作的开始。这里，在错误判断信号ALERT被激活之后，利用用于调整半导体存储器件的内部设定的存储器寄存器设定（MRS），设计者可以调整修复操作的开始时间。此外，当接收到预设的命令信号时，可以基于错误判断信号的激活来调整修复操作时段的开始时间。
使用经由电气控制来调整熔丝值的电路、诸如电熔丝来利用冗余区205替换储存选中的正常数据NM_DATA的物理存储区。即，在修复操作时段期间，通过基于错误位置信息ER_INFO来调整熔丝值的方式，利用冗余区205来替换用于储存选中的正常数据NM_DATA的物理存储区。这里，如果用于储存选中的正常数据NM_DATA的物理存储区是存储器单元阵列200的正常区202，则修复操作单元260利用第一冗余区206来替换物理存储区。如果第一冗余区不具有可替换的空间，则修复操作单元260可以利用第二冗余区208来替换物理存储区。如果用于储存选中的正常数据NM_DATA的物理存储区是存储器单元阵列200的第一冗余区206，则修复操作单元260可以利用第二冗余区208来替换第一冗余区206。
写入错误发生判断单元280判断在从外部设备接收的输入数据IN_DATA之中的与正常数据NM_DATA相对应的一些比特中是否发生错误，这基于输入数据IN_DATA之中的与错误信息数据ER_DATA相对应的其他比特。写入错误发生判断单元280产生写入错误判断信号WT_ALERT。即，写入错误发生判断单元280判断在从外部设备接收的输入数据IN_DATA中是否发生错误。输入数据IN_DATA之中的与正常数据NM_DATA相对应的一些比特经由CRC操作而被编码，并且与输入数据IN_DATA之中的对应于错误信息数据ER_DATA的其他比特进行比较。换言之，可以经由前述的过程来判断错误发生。
如果在输入数据IN_DATA中发生错误，则写入错误判断信号WT_ALERT被激活，而如果在输入数据IN_DATA中未发生错误，则写入错误判断信号WT_ALERT不被激活。即，写入操作单元210可以响应于写入错误判断信号WT_ALERT而将输入数据IN_DATA写入存储器单元阵列200。更具体地，如果写入错误判断信号WT_ALERT被激活，则写入操作单元210不将输入数据IN_DATA写入存储器单元阵列200。如果写入错误判断信号WT_ALERT未被激活，则写入操作单元210将输入数据IN_DATA写入存储器单元阵列200。
如上所述，根据本发明的一个实施例的半导体存储器件可以利用错误位置信息ER_INFO而执行基于错误发生的修复操作，所述错误位置信息ER_INFO指示当判断出输出数据的错误发生时，具有错误的数据的存储位置。
图3是说明根据本发明的一个示例性实施例的半导体***的框图。
参见图3，半导体***包括半导体存储器件和半导体控制器。半导体存储器件包括：存储器单元阵列300、写入操作单元310、读取操作单元320、错误检测单元340、修复操作单元360、以及写入错误发生判断单元380。
在写入操作时段期间，半导体存储器件接收并储存与多个正常数据NM_DATA相对应的、用于判断错误发生的多个错误信息数据ER_DATA。在读取操作时段期间，半导体存储器件响应于所述多个错误信息数据ER_DATA而检测所述多个正常数据NM_DATA的错误发生，并且储存错误位置信息ER_INFO，所述错误位置信息ER_INFO指示用于储存具有错误的正常数据NM_DATA的物理存储区。半导体存储器件在修复操作时段期间对由错误位置信息ER_INFO指示的物理存储区执行修复操作。
存储器单元阵列300包括：正常区302、错误信息区304、以及冗余区305。
存储器单元阵列300储存所述多个正常数据NM_DATA和与所述多个正常数据NM_DATA相对应的所述多个错误信息数据ER_DATA。所述多个正常数据NM_DATA在正常区302上储存。所述多个错误信息数据ER_DATA在错误信息区304上储存。存储器单元阵列300利用冗余区305来支持修复操作。即，如果在正常区302中发生错误，并且所述多个正常数据NM_DATA未被储存在正常区302上，则可以利用冗余区305来替换正常区302。
所述多个正常数据NM_DATA分别对应于所述多个错误信息数据ER_DATA。例如，如果存在数千个正常数据NM_DATA，则使用数千个错误信息数据ER_DATA来判断所述数千个正常数据NM_DATA上的错误发生。然而，如果所述多个正常数据NM_DATA中的每个具有N个比特，则所述多个错误信息数据ER_DATA的每个包括小于N个比特的M个比特。例如，具有M个比特的单个错误信息数据ER_DATA可以通过将具有N个比特的单个正常数据NM_DATA经由CRC操作编码来产生。因而，用于储存所述多个正常数据NM_DATA的正常区302的尺寸大于用于储存所述多个错误信息数据ER_DATA的错误信息区304的尺寸。
存储器单元阵列300的冗余区305支持正常区302的修复操作。在执行修复操作时，所述多个正常数据NM_DATA可以被储存在冗余区305上。通常，由于冗余区305小于正常区302，所以储存在正常区302上的所述多个正常数据NM_DATA中的一些可能不能经由修复操作来替换。
冗余区305包括第一冗余区306和第二冗余区。当对正常区302执行修复操作时，第一冗余区306用于在第二冗余区308之前替换正常区302。即，当在正常区302中发生错误时，第一冗余区306被优先使用。当在第一冗余区306上不存在可替换的空间时，第二冗余区308用于替换正常区302。此外，如果在第一冗余区306中发生错误，则第二冗余区308替换第一冗余区306。
在写入操作时段期间，每当从半导体控制器接收具有设定数目的比特的输入数据IN_DATA时，写入操作单元310将所述设定数目的比特中的一些作为所述多个正常数据NM_DATA中的一个储存在存储器单元阵列300的正常区302或冗余区305上。其他的比特作为所述多个错误信息数据ER_DATA中的一个储存在存储器单元阵列300的错误信息区304上。这里，写入操作时段是由写入命令信号WT_CMD限定的操作时段。即，当从半导体控制器提供写入命令信号WT_CMD和写入地址信号WT_ADDR时，半导体存储器件进入写入操作时段。
在写入操作时段期间，从半导体控制器提供的输入数据IN_DATA中的一些比特作为正常数据NM_DATA储存在冗余区305或正常区302的与写入地址WT_ADDR相对应的物理存储区上。
在写入操作时段期间，输入数据IN_DATA的其他比特作为错误信息数据ER_DATA储存在错误信息区304的与写入地址WT_ADDR相对应的物理存储区上。
单个输入数据IN_DATA包括单个正常数据NM_DATA和单个错误信息数据ER_DATA，它们具有若干个比特并且分别被储存在正常区302（或冗余区305）和错误信息区304上。即，单个输入数据IN_DATA要经由多个写入操作被写入。
读取操作单元320将储存在存储器单元阵列300的正常区302或冗余区305上的所述多个正常数据NM_DATA中的一个选择作为选中的正常数据NM_DATA。读取操作单元320将储存在存储器单元阵列300的错误信息区304上的所述多个错误信息数据ER_DATA之中的与选中的正常数据NM_DATA相对应的一个选择作为选中的错误信息数据ER_DATA。通过将选中的正常数据NM_DATA与选中的错误信息数据ER_DATA组合而产生的输出数据OUT_DATA被输出至半导体控制器。
这里，读取操作时段由从半导体控制器接收的读取命令信号RD_CMD来限定。即，当从半导体控制器提供读取命令信号RD_CMD和读取地址RD_ADDR时，半导体存储器件进入读取操作时段。在读取操作时段期间，储存在存储器单元阵列300的正常区302或冗余区305上的所述多个正常数据NM_DATA之中的、储存在与读取地址RD_ADDR相对应的物理存储区上的数据，被选择作为选中的正常数据NM_DATA。在读取操作时段期间，储存在存储器单元阵列300的错误信息区304上的所述多个错误信息数据ER_DATA之中的、储存在与读取地址RD_ADDR相对应的物理存储区上的数据，被选择作为选中的错误信息数据ER_DATA。通过将选中的正常数据NM_DATA与选中的错误信息数据ER_DATA组合而产生的输出数据OUT_DATA被输出至半导体控制器。这里，单个输出数据OUT_DATA包括选中的正常数据NM_DATA和选中的错误信息数据ER_DATA，它们具有若干个比特并且分别被储存在正常区302（或冗余区305）和错误信息区304上。即，单个输出数据OUT_DATA要经由多个读取操作来读取。
在读取操作时段期间，错误检测单元340响应于从错误信息区304输出的所述多个错误信息数据ER_DATA而检测从正常区302或冗余区305输出的所述多个正常数据NM_DATA上的错误。作为检测的结果，错误检测单元340储存错误位置信息ER_INFO，所述错误位置信息ER_INFO指示正常区302或冗余区305的储存了具有错误的数据的物理存储区。
错误检测单元340包括：错误发生判断单元342、错误信息储存单元344、以及错误信息输出单元346。
在读取操作期间，错误发生判断单元342响应于从错误信息区304输出的所述多个错误信息数据ER_DATA之中的与读取地址RD_ADDR相对应的选中的错误信息数据ER_DATA，而判断在从正常区302或冗余区305输出的所述多个正常数据NM_DATA之中的与读取地址RD_ADDR相对应的选中的正常数据NM_DATA中是否发生错误。
例如，如果选中的错误信息数据ER_DATA的值与通过将选中的正常数据NM_DATA经由CRC操作而编码所产生的值相同，则错误发生判断单元342判断出在选中的正常数据NM_DATA中未发生错误，并且不激活错误判断信号ALERT。相反，如果选中的错误信息数据ER_DATA的值与通过将选中的正常数据NM_DATA经由CRC操作而编码所产生的值不同，则错误发生判断单元342判断出在选中的正常数据NM_DATA中发生错误，并且激活错误判断信号ALERT。
错误信息储存单元344响应于错误判断信号ALERT而将指示储存了选中的正常数据NM_DATA的物理存储区的读取地址RD_ADDR作为错误位置信息ER_INFO储存。即，如果响应于激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中发生错误，则错误信息储存单元344将读取地址RD_ADDR作为错误位置信息ER_INFO储存。另一方面，如果响应于未激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中未发生错误，则错误信息储存单元344不执行任何操作。
错误信息输出单元346将储存在错误信息储存单元344上的错误位置信息ER_INFO和从错误发生判断单元342中产生的错误判断信号ALERT输出至半导体控制器。错误信息输出单元346将从写入错误发生判断单元380中产生的写入错误判断信号WT_ALERT输出至半导体控制器。错误信息输出单元346将半导体存储器件的输入数据和输出数据的错误信息输出至半导体控制器。
修复操作单元360对存储器单元阵列300的冗余区305执行修复操作。因而，在响应于修复命令信号REPAIR_CMD进入的修复操作时段期间，修复操作单元360利用冗余区305来替换用于储存选中的正常数据NM_DATA的物理存储区。
更具体地，用于经由电气控制来调整熔丝值的电路、诸如电熔丝，以利用冗余区305来替换储存选中的正常数据NM_DATA的物理存储区的方式而被使用。即，在修复操作时段期间，用于储存选中的正常数据NM_DATA的物理存储区经由基于错误位置信息ER_INFO来调整熔丝值的方式而利用冗余区305来替换。这里，如果用于储存选中的正常数据NM_DATA的物理存储区是存储器单元阵列300的正常区302，则修复操作单元360利用第一冗余区306来替换物理存储区。如果第一冗余区不具有可替换的空间，则修复操作单元360可以利用第二冗余区308来替换物理存储区。如果用于储存选中的正常数据NM_DATA的物理存储区是存储器单元阵列300的第一冗余区306，则修复操作单元360可以利用第二冗余区308来替换第一冗余区306。
写入错误发生判断单元380判断在从半导体控制器接收的输入数据IN_DATA之中的与正常数据NM_DATA相对应的一些比特中是否发生错误，这基于输入数据IN_DATA之中的与错误信息数据ER_DATA相对应的其他比特。写入错误发生判断单元380产生写入错误判断信号WT_ALERT。即，写入错误发生判断单元380判断在从半导体控制器接收的输入数据IN_DATA中是否发生错误。输入数据IN_DATA之中的与正常数据NM_DATA相对应的一些比特经由CRC操作来编码，并且与输入数据IN_DATA之中的对应于错误信息数据ER_DATA的其他比特进行比较。换言之，可以经由前述过程来判断错误发生。
如果在输入数据IN_DATA中发生错误，则写入错误判断信号WT_ALERT被激活，而如果在输入数据IN_DATA中未发生错误，则写入错误判断信号WT_ALERT不被激活。即，写入操作单元310可以响应于写入错误判断信号WT_ALERT而将输入数据IN_DATA写入存储器单元阵列300。更具体地，如果写入错误判断信号WT_ALERT被激活，则写入操作单元310不将输入数据IN_DATA写入存储器单元阵列300。如果写入错误判断信号WT_ALERT不被激活，则写入操作单元310将输入数据IN_DATA写入存储器单元阵列300。
半导体控制器包括：读取数据恢复单元330、写入数据恢复单元350、以及修复操作控制单元370。
当响应于激活的错误判断信号ALERT而判断出在选中的正常数据NM_DATA中发生错误时，读取数据恢复单元330基于输出数据OUT_DATA之中的选中的错误信息数据ER_DATA来恢复输出数据OUT_DATA之中的选中的正常数据NM_DATA的值。这里，由于使用选中的错误信息数据ER_DATA经由CRC操作来恢复具有错误的选中的正常数据NM_DATA的值的算法在现有技术中已知，所以将省略对算法的详细描述。
当响应于激活的写入错误判断信号WT_ALERT而判断出在输入至半导体存储器件的输入数据IN_DATA之中的与正常数据NM_DATA相对应的预定比特的值中发生错误时，写入数据恢复单元350基于输入数据IN_DATA之中的与错误信息数据ER_DATA相对应的其他比特来恢复预定比特的值。
这里，由于使用输入数据IN_DATA之中的与错误信息数据ER_DATA相对应的其他比特通过CRC操作来恢复与具有错误的正常数据NM_DATA相对应的预定比特的值的算法在现有技术中已知，所以将省略对算法的详细描述。通过写入数据恢复单元350恢复的输入数据IN_DATA被提供至半导体存储器件。
修复操作控制单元370通过响应于从半导体存储器件接收的错误判断信号ALERT来选择性地将修复命令信号REPAIR_CMD传送至半导体存储器件而控制半导体存储器件的修复操作时段。即，从半导体存储器件接收的错误判断信号ALERT的激活表示在从半导体存储器件接收的选中的正常数据NM_DATA中发生错误。因而，判断出要对存储器单元阵列300的具有选中的正常数据NM_DATA的物理存储区执行修复操作，并且修复操作控制单元370将修复命令信号REPAIR_CMD传送至半导体存储器件，使得半导体存储器件进入修复操作模式。相反地，从半导体存储器件接收的错误判断信号ALERT的未激活表示在从半导体存储器件接收的选中的正常数据NM_DATA中未发生错误。因而，判断出不对存储器单元阵列300的具有选中的正常数据NM_DATA的物理存储区执行修复操作，并且修复操作控制单元370不将修复命令信号REPAIR_CMD传送至半导体存储器件，使得半导体存储器件不进入修复操作模式。
如上所述，根据本发明的实施例的半导体存储器件可以在判断出输出数据的错误发生时，利用指示具有错误的数据的存储位置的错误位置信息ER_INFO而执行基于错误发生的修复操作。
此外，半导体存储器件判断错误发生，并且半导体控制器控制具有错误的数据的恢复操作。因而，最低限度地使用半导体存储器件的资源，并且可以在半导体存储器件中恢复输入数据和输出数据的错误。
尽管已经参照具体的实施例描述了本发明，但是对于本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体存储器件，包括：
存储器单元阵列，其包括：用于储存多个数据的正常区、用于储存分别与所述多个数据相对应的多个错误信息数据的错误信息区、以及用于替换所述正常区的冗余区；
错误检测单元，适用于：响应于所述多个错误信息数据而检测所述多个数据上的错误，以及基于错误检测结果来储存错误位置信息，所述错误位置信息指示所述正常区和所述冗余区中的具有错误的数据的存储区；以及
修复操作单元，适用于：在修复操作时段期间，利用所述冗余区来替换由所述错误位置信息指示的所述存储区。
技术方案2.如技术方案1所述的半导体存储器件，还包括：
写入操作单元，适用于：将输入数据的第一比特作为所述多个数据中的一个储存在所述存储器单元阵列上，以及将所述输入数据的第二比特作为所述多个错误信息数据中的相应一个储存在所述存储器单元阵列上；以及
读取操作单元，适用于：将储存在所述存储器单元阵列上的所述多个数据中的一个选择作为选中的数据、将所述多个错误信息数据中的与所述选中的数据相对应的一个选择作为选中的错误信息数据、以及将通过组合所述选中的正常数据和所述选中的错误信息数据而产生的输出数据输出。
技术方案3.如技术方案2所述的半导体存储器件，其中，所述错误检测单元包括：
错误发生判断单元，适用于：通过基于所述选中的错误信息数据而判断在所述选中的数据中是否发生错误，来产生错误判断信号；以及
错误信息储存单元，适用于：响应于所述错误判断信号，将指示所述选中的数据被储存在所述正常区或所述冗余区中何处的读取地址储存作为所述错误位置信息。
技术方案4.如技术方案3所述的半导体存储器件，其中，所述错误检测单元还包括：
错误信息输出单元，适用于输出所述错误判断信号和所述错误位置信息。
技术方案5.如技术方案3所述的半导体存储器件，其中，在响应于所述错误判断信号而判断出的所述修复操作时段期间，所述修复操作单元利用所述冗余区来替换用于储存所述选中的正常数据的所述正常区或所述冗余区。
技术方案6.如技术方案1所述的半导体存储器件，其中，所述冗余区包括第一冗余区和第二冗余区。
技术方案7.如技术方案6所述的半导体存储器件，其中，在所述修复操作时段期间，如果所述存储区是所述正常区，则所述修复操作单元利用所述第一冗余区来替换所述存储区，而如果所述存储区是所述第一冗余区，则所述修复操作单元利用所述第二冗余区来替换所述存储区。
技术方案8.如技术方案2所述的半导体存储器件，还包括：
写入错误发生判断单元，适用于：基于所述输入数据的第二比特来判断在所述输入数据的第一比特中是否发生错误，以及产生写入错误判断信号。
技术方案9.如技术方案8所述的半导体存储器件，其中，所述写入操作单元响应于所述写入错误判断信号而将所述输入数据储存在所述存储器单元阵列上。
技术方案10.一种半导体存储***，包括：
半导体控制器，适用于产生：多个输入数据，每个输入数据包括数据和用于判断所述数据上的错误发生的错误信息数据；以及
半导体存储器件，适用于：在写入操作时段期间储存所述多个输入数据，在读取操作时段期间响应于多个错误信息数据而检测多个数据上的错误发生、并且储存指示具有错误的数据的存储区的错误位置信息，以及在修复操作时段期间修复由所述错误位置信息指示的所述存储区，
其中，在所述读取操作时段期间，所述半导体控制器基于从所述半导体存储器件传送的错误发生检测结果来控制所述半导体存储器件的所述修复操作时段。
技术方案11.如技术方案10所述的半导体存储***，其中，所述半导体存储器件包括：
存储器单元阵列，包括：用于储存所述多个数据的正常区、用于储存所述多个错误信息数据的错误信息区、以及用于替换所述正常区的冗余区；
错误检测单元，适用于：在所述读取操作时段期间响应于所述多个错误信息数据而检测在所述多个数据上的错误发生，以及基于所述错误发生检测结果来储存所述错误位置信息；以及
修复操作单元，适用于：在所述修复操作时段期间，利用所述冗余区来替换由所述错误位置信息指示的所述存储区。
技术方案12.如技术方案11所述的半导体存储***，其中，所述半导体存储器件还包括：
写入操作单元，适用于：在所述写入操作时段期间，将输入数据的第一比特作为所述多个数据中的一个储存在所述存储器单元阵列上，以及将所述输入数据中的第二比特作为所述多个错误信息数据中的相应一个储存在所述存储器单元阵列上；以及
读取操作单元，适用于：在所述读取操作时段期间，将储存在所述存储器单元阵列上的所述多个数据中的一个选择作为选中的数据、将所述多个错误信息数据中的与所述选中的数据相对应的一个选择作为选中的错误信息数据、以及将通过组合所述选中的数据和所述选中的错误信息数据而产生的输出数据输出。
技术方案13.如技术方案12所述的半导体存储***，其中，所述错误检测单元包括：
错误发生判断单元，适用于：通过基于所述选中的错误信息数据而判断在所述选中的数据中是否发生错误，来产生错误判断信号；
错误信息储存单元，适用于：响应于所述错误判断信号而将指示所述选中的数据被储存在所述正常区或所述冗余区中何处的读取地址储存作为所述错误位置信息；以及
错误信息输出单元，适用于：将所述错误判断信号和所述错误位置信息输出至所述半导体控制器。
技术方案14.如技术方案13所述的半导体存储***，其中，所述半导体控制器通过响应于所述错误判断信号而选择性地将修复命令信号传送至所述半导体存储器件，来控制所述半导体存储器件的所述修复操作时段。
技术方案15.如技术方案14所述的半导体存储***，其中，所述半导体控制器还包括：
读取数据恢复单元，适用于：当响应于所述错误判断信号而判断出在所述选中的数据中发生错误时，基于所述选中的错误信息数据来恢复所述选中的数据。
技术方案16.如技术方案11所述的半导体存储***，其中，所述冗余区包括第一冗余区和第二冗余区。
技术方案17.如技术方案16所述的半导体存储***，其中，在所述修复操作时段期间，如果所述存储区是所述正常区，则所述修复操作单元利用所述第一冗余区来替换所述存储区，而如果所述存储区是所述第一冗余区，则所述修复操作单元利用所述第二冗余区来替换所述存储区。
技术方案18.如技术方案13所述的半导体存储***，还包括：
写入错误发生判断单元，适用于：基于所述输入数据的第二比特来判断在所述输入数据的第一比特中是否发生错误，以及产生写入错误判断信号，以及
其中，所述错误信息输出单元将所述写入错误判断信号输出至所述半导体控制器。
技术方案19.如技术方案18所述的半导体存储***，其中，所述写入操作单元响应于所述写入错误判断信号而将所述输入数据储存在所述存储器单元阵列上。
技术方案20.如技术方案19所述的半导体存储***，其中，所述半导体控制器还包括：
写入数据恢复单元，适用于：当响应于所述写入错误判断信号而判断出在所述输入数据的第一比特中发生错误时，基于所述输入数据的要输出至所述半导体存储器件的第二比特来恢复所述输入数据的第一比特。

Claims (19)

1.一种半导体存储器件，包括：
存储器单元阵列，其包括：用于储存多个数据的正常区、用于储存分别与所述多个数据相对应的多个错误信息数据的错误信息区、以及用于替换所述正常区的冗余区；
写入操作单元，适用于：将输入数据的第一比特作为所述多个数据中的一个储存在所述存储器单元阵列上，以及将所述输入数据的第二比特作为所述多个错误信息数据中的相应一个储存在所述错误信息区上；
错误检测单元，适用于：响应于所述多个错误信息数据而检测所述多个数据上的错误，以及基于错误检测结果来储存错误位置信息，所述错误位置信息指示所述正常区中的具有错误的数据的存储区；以及
修复操作单元，适用于：在修复操作时段期间，利用所述冗余区来替换由所述错误位置信息指示的所述存储区。
2.如权利要求1所述的半导体存储器件，还包括：
读取操作单元，适用于：将储存在所述存储器单元阵列上的所述多个数据中的一个选择作为选中的数据、将所述多个错误信息数据中的与所述选中的数据相对应的一个选择作为选中的错误信息数据、以及将通过组合所述选中的数据和所述选中的错误信息数据而产生的输出数据输出。
3.如权利要求2所述的半导体存储器件，其中，所述错误检测单元包括：
错误发生判断单元，适用于：通过基于所述选中的错误信息数据而判断在所述选中的数据中是否发生错误，来产生错误判断信号；以及
错误信息储存单元，适用于：响应于所述错误判断信号，将指示所述选中的数据被储存在所述正常区中何处的读取地址储存作为所述错误位置信息。
4.如权利要求3所述的半导体存储器件，其中，所述错误检测单元还包括：
错误信息输出单元，适用于输出所述错误判断信号和所述错误位置信息。
5.如权利要求3所述的半导体存储器件，其中，在响应于所述错误判断信号而判断出的所述修复操作时段期间，所述修复操作单元利用所述冗余区来替换用于储存所述选中的数据的所述正常区。
6.如权利要求1所述的半导体存储器件，其中，所述冗余区包括第一冗余区和第二冗余区。
7.如权利要求6所述的半导体存储器件，其中，在所述修复操作时段期间，如果所述存储区是所述正常区，则所述修复操作单元利用所述第一冗余区来替换所述存储区，而如果所述存储区是所述第一冗余区，则所述修复操作单元利用所述第二冗余区来替换所述存储区。
8.如权利要求2所述的半导体存储器件，还包括：
写入错误发生判断单元，适用于：基于所述输入数据的第二比特来判断在所述输入数据的第一比特中是否发生错误，以及产生写入错误判断信号。
9.如权利要求8所述的半导体存储器件，其中，所述写入操作单元响应于所述写入错误判断信号而将所述输入数据储存在所述存储器单元阵列上。
10.一种半导体存储***，包括：
半导体控制器，适用于：产生多个输入数据，每个输入数据包括数据和用于判断所述数据上的错误发生的错误信息数据；以及
半导体存储器件，包括:
存储器单元阵列，包括：用于储存多个数据的正常区、用于储存多个错误信息数据的错误信息区、以及用于替换所述正常区的冗余区；
写入操作单元，适用于：在写入操作时段期间，将输入数据的第一比特作为所述多个数据中的一个储存在所述存储器单元阵列上，以及将所述输入数据中的第二比特作为所述多个错误信息数据中的相应一个储存在所述错误信息区上；
错误检测单元，适用于：在读取操作时段期间响应于所述多个错误信息数据而检测在所述多个数据上的错误发生，以及基于错误发生检测结果来储存错误位置信息，所述错误位置信息指示所述正常区中的具有错误的数据的存储区；以及
修复操作单元，适用于：在修复操作时段期间，利用所述冗余区来替换由所述错误位置信息指示的所述存储区；
其中，在所述读取操作时段期间，所述半导体控制器基于从所述半导体存储器件传送的错误发生检测结果来控制所述半导体存储器件的所述修复操作时段。
11.如权利要求10所述的半导体存储***，其中，所述半导体存储器件还包括：
读取操作单元，适用于：在所述读取操作时段期间，将储存在所述存储器单元阵列上的所述多个数据中的一个选择作为选中的数据、将所述多个错误信息数据中的与所述选中的数据相对应的一个选择作为选中的错误信息数据、以及将通过组合所述选中的数据和所述选中的错误信息数据而产生的输出数据输出。
12.如权利要求11所述的半导体存储***，其中，所述错误检测单元包括：
错误发生判断单元，适用于：通过基于所述选中的错误信息数据而判断在所述选中的数据中是否发生错误，来产生错误判断信号；
错误信息储存单元，适用于：响应于所述错误判断信号而将指示所述选中的数据被储存在所述正常区或所述冗余区中何处的读取地址储存作为所述错误位置信息；以及
错误信息输出单元，适用于：将所述错误判断信号和所述错误位置信息输出至所述半导体控制器。
13.如权利要求12所述的半导体存储***，其中，所述半导体控制器通过响应于所述错误判断信号而选择性地将修复命令信号传送至所述半导体存储器件，来控制所述半导体存储器件的所述修复操作时段。
14.如权利要求13所述的半导体存储***，其中，所述半导体控制器还包括：
读取数据恢复单元，适用于：当响应于所述错误判断信号而判断出在所述选中的数据中发生错误时，基于所述选中的错误信息数据来恢复所述选中的数据。
15.如权利要求10所述的半导体存储***，其中，所述冗余区包括第一冗余区和第二冗余区。
16.如权利要求15所述的半导体存储***，其中，在所述修复操作时段期间，如果所述存储区是所述正常区，则所述修复操作单元利用所述第一冗余区来替换所述存储区，而如果所述存储区是所述第一冗余区，则所述修复操作单元利用所述第二冗余区来替换所述存储区。
17.如权利要求12所述的半导体存储***，还包括：
写入错误发生判断单元，适用于：基于所述输入数据的第二比特来判断在所述输入数据的第一比特中是否发生错误，以及产生写入错误判断信号，以及
其中，所述错误信息输出单元将所述写入错误判断信号输出至所述半导体控制器。
18.如权利要求17所述的半导体存储***，其中，所述写入操作单元响应于所述写入错误判断信号而将所述输入数据储存在所述存储器单元阵列上。
19.如权利要求18所述的半导体存储***，其中，所述半导体控制器还包括：
写入数据恢复单元，适用于：当响应于所述写入错误判断信号而判断出在所述输入数据的第一比特中发生错误时，基于要输出至所述半导体存储器件的所述输入数据的第二比特来恢复所述输入数据的第一比特。
CN201410160427.8A 2013-10-07 2014-04-21 半导体存储器件和包括其的半导体*** Active CN104517654B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130119170A KR102087755B1 (ko) 2013-10-07 2013-10-07 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
KR10-2013-0119170 2013-10-07

Publications (2)

Publication Number Publication Date
CN104517654A CN104517654A (zh) 2015-04-15
CN104517654B true CN104517654B (zh) 2019-06-25

Family

ID=52777958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410160427.8A Active CN104517654B (zh) 2013-10-07 2014-04-21 半导体存储器件和包括其的半导体***

Country Status (3)

Country Link
US (1) US9396079B2 (zh)
KR (1) KR102087755B1 (zh)
CN (1) CN104517654B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812222B2 (en) * 2015-04-20 2017-11-07 Qualcomm Incorporated Method and apparatus for in-system management and repair of semi-conductor memory failure
US9449720B1 (en) * 2015-11-17 2016-09-20 Macronix International Co., Ltd. Dynamic redundancy repair
KR20170098538A (ko) * 2016-02-22 2017-08-30 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
KR20180063475A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치
KR20180094170A (ko) * 2017-02-13 2018-08-23 에스케이하이닉스 주식회사 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
KR102410022B1 (ko) * 2017-11-24 2022-06-21 에스케이하이닉스 주식회사 에러스크럽방법 및 이를 이용한 반도체모듈
KR102413096B1 (ko) * 2018-01-08 2022-06-27 삼성전자주식회사 전자 장치 및 그 제어 방법
US10606698B2 (en) * 2018-02-08 2020-03-31 Micron Technology, Inc. Mitigating an undetectable error when retrieving critical data during error handling
CN110473586B (zh) * 2019-07-31 2021-05-14 珠海博雅科技有限公司 一种写失效存储单元的替换方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202116A (zh) * 2006-12-11 2008-06-18 三星电子株式会社 半导体存储器件及其修复方法
CN102385935A (zh) * 2010-08-31 2012-03-21 海力士半导体有限公司 半导体存储器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244506B1 (ko) 1997-11-26 2000-02-01 김영환 광대역폭 메모리의 테스트장치
KR100431292B1 (ko) * 2001-09-14 2004-05-12 주식회사 하이닉스반도체 메모리 불량을 구제할 수 있는 반도체 메모리 장치
JP4062247B2 (ja) * 2003-12-11 2008-03-19 ソニー株式会社 半導体記憶装置
KR100634414B1 (ko) * 2004-09-06 2006-10-16 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법
KR20070072229A (ko) 2005-12-31 2007-07-04 삼성전자주식회사 Ｅｄｓ 구조를 이용하는 반도체 메모리 장치
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법
KR101027682B1 (ko) * 2009-07-01 2011-04-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 기입 방법
KR20130105972A (ko) * 2012-03-19 2013-09-27 삼성전자주식회사 라이트 데이터의 에러 검출 방법 및 상기 방법을 수행할 수 있는 데이터 처리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202116A (zh) * 2006-12-11 2008-06-18 三星电子株式会社 半导体存储器件及其修复方法
CN102385935A (zh) * 2010-08-31 2012-03-21 海力士半导体有限公司 半导体存储器件

Also Published As

Publication number Publication date
US20150100837A1 (en) 2015-04-09
KR102087755B1 (ko) 2020-03-11
KR20150040537A (ko) 2015-04-15
CN104517654A (zh) 2015-04-15
US9396079B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
CN104517654B (zh) 半导体存储器件和包括其的半导体***
CN101599305B (zh) 具有数据修复功能的储存***及其数据修复方法
CN102110481A (zh) 具有ecc电路的半导体存储***及其控制方法
CN102339647B (zh) 一种检错/纠错校验模块的检测方法及装置
CN101477480B (zh) 内存控制方法、装置及内存读写***
CN109815045A (zh) 存储***以及在存储***中处理数据的方法
CN108877870A (zh) 用于修复操作的修复电路以及包括修复电路的存储器件
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
CN103631670B (zh) 存储器储存装置、存储器控制器与数据处理方法
CN102339649A (zh) 集成电路嵌入式存储器的修复***、装置及方法
CN108228381A (zh) 存储***及其错误校正方法
CN102662808B (zh) 一种pcie硬件故障检测的实现方法与装置
CN102646453A (zh) NandFlash控制器中错误校正码模块的测试方法及***
CN108121616A (zh) 存储器电路、多端口存储器电路及其操作方法
US20110004817A1 (en) Crc management method performed in sata interface and data storage device using crc management method
CN104424995A (zh) 半导体器件及其操作方法
CN109408275A (zh) 用于检测纠错模块的验证方法和装置
CN109933453A (zh) 错误校正方法和使用其的半导体器件
CN103177771B (zh) 可修复的多层存储器芯片堆迭及其修复方法
US10379926B2 (en) Method and device for monitoring data error status in a memory
US9043655B2 (en) Apparatus and control method
US9064605B2 (en) Semiconductor system and method for reparing the same
KR20160016362A (ko) 반도체 메모리 장치 및 리던던시 워드라인의 테스트 방법
US11276451B2 (en) Error correction methods and semiconductor devices and semiconductor systems using the same
JP2017059278A (ja) 半導体メモリ及び半導体メモリのベリファイ方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right