TWI423262B - 於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置 - Google Patents

於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置 Download PDF

Info

Publication number
TWI423262B
TWI423262B TW098133902A TW98133902A TWI423262B TW I423262 B TWI423262 B TW I423262B TW 098133902 A TW098133902 A TW 098133902A TW 98133902 A TW98133902 A TW 98133902A TW I423262 B TWI423262 B TW I423262B
Authority
TW
Taiwan
Prior art keywords
value
control unit
read
test
receiving
Prior art date
Application number
TW098133902A
Other languages
English (en)
Other versions
TW201025341A (en
Inventor
Chun Hsiung Hung
Kun Lung Chang
Nai Ping Kuo
Ken Hui Chen
yu chen Wang
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201025341A publication Critical patent/TW201025341A/zh
Application granted granted Critical
Publication of TWI423262B publication Critical patent/TWI423262B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置
本發明是有關於一種非揮發性半導體記憶體之方法與裝置，且特別是有關於一種用以可靠地操作非揮發性記憶體之方法與裝置。
非揮發性記憶體(Non-Volatile Memory NVM)裝置被廣泛地應用在各種工業，商業和消費性產品中。手機，個人數位助理(PDA)和數據機(Modem)只是一些將嵌入式非揮發性記憶體模組設置在其一般配置中的應用例子。
即使供應記憶體之電力消失，儲存在非揮發性記憶體中的資料的完整性仍可以保存。例如，當手機關機後，使用者電話簿中的姓名和電話號碼仍可正常地保存於手機的非揮發性記憶體中。不像其它型式的記憶體，例如是光罩式唯讀記憶體(Masked Read-Only Memory MROM)，正常情況下只能在製造時被編程，且編程完後若要改變，只能去更改那昂貴之定義光罩式唯讀記憶體內容的光罩。但儲存在非揮發性記憶體中的資料則可以被非揮發性記憶體中所嵌入的裝置所修改。例如，使用者可以編程儲存於手機非揮發性記憶體中的姓名，電話號碼和其它資料的儲存值。這些儲存需要相當複雜的操作，而這些操作不是使用者所能看見的，卻是維持被儲存之資料的完整性所必需的。
基本上，根據非揮發性記憶體製造商所提供的規格表去操作該非揮發性記憶體或/和其它相關的記憶體控制器，是非揮發性記憶體裝置使用者(例如，手機製造商)的責任。雖然如此，這些使用者卻可能有違反製造商規格表的動作。而記憶體控制器可以藉由比較所提供的操作電壓的值(例如是Vcc )與高電壓限制HVCC和低電壓限制LVCC，來偵測這些違反的動作，而且當Vcc 的數值並沒有介於高電壓限制和低電壓限制範圍內時，記憶體控制器可以禁止任何企圖去寫入非揮發性記憶體的動作。然而，操作上的變異和溫度效應可能導致LVCC和HVCC偵測器變得不準確，導致當特定的操作電壓限制已被違反時，記憶體控制器從非揮發性記憶體中進行讀取或寫入的失敗。
所以，當非揮發性記憶體的操作可靠度被質疑時，先前技術存在有避免對一非揮發性記憶體進行讀取或寫入的需求。
本發明藉由提供操作一記憶體裝置之方法來滿足這些需求，記憶體裝置有一資料樣本儲存在其中。於此揭露之方法的實施方式中，其包括接收為一已知數值之一資料樣本，從記憶體裝置中讀取資料樣本以產生一測試讀取數值，並比較測試讀取數值與已知數值。此實施方式更包括當測試讀取數值相異於已知數值時，禁止一寫入指令。
此方法的實施方式更包括接收一操作電壓，接收一高電壓限制，接收一低電壓限制，且當操作電壓係大於高電壓限制或小於低電壓限制時，禁止一寫入指令。
此方法的另一實施方式可包括接收一正整數N，重覆(資料樣本的)讀取N次，且當此N次測試讀取數值中至少一次與此已知數值相異時，禁止此寫入指令。
此方法的進一步實施方式可包括當此操作電壓係不大於高電壓限制，當操作電壓係不小於低電壓限制，且當此N次測試讀取數值中每一次皆完全相同於此已知數值時，處理此寫入指令。
本發明的裝置之實施例包括用以控制具有一資料樣本儲存於其中的一記憶體裝置的一記憶體控制器。此資料樣本具有一已知數值，其對應於從此記憶體裝置中讀取此資料樣本時所應得到的讀取的數值。此記憶體控制器係用以從此記憶體裝置讀取此資料樣本，因此產生一測試讀取數值，且比較此測試讀取數值與此已知數值，例如是此記憶體裝置中的資料樣本的實際數值，且當此測試讀取數值相異於此已知數值時，禁止此寫入指令。
從上下文、說明書中所載明者、和所屬技術領域中具有通常知識者的知識來看，如果於任何特徵之組合中，其特徵不會相互不一致的話，則所敘述之任一特徵或特徵之組合係包含於本發明之範圍之內。另外，任一特徵或特徵組合可被特別地從本發明的任一實施例中排除。為了總結本發明的目的，本發明中一些方面，優點和新穎特徵將被敘述。當然，可明瞭的是，將所有的方面，優點和特徵實施於本發明任一特別實施方式中不是必需的。本發明中其他的優點和方面將清楚地描述於下文之實施方式與申請專利範圍中。
現將詳細的撰寫本發明中較佳實施例的參考，也將於伴隨圖式中說明其例子。於圖式與實施方式中，相同或相似的參考號碼會被用來指向相同或類似的部份。應被注意的是，圖式為一簡化形式，且於所有實施例中，圖式不是自動地被假設成依照精確的尺寸所繪製。也就是說，它們意指本發明中不同方面之實施例的例子，且根據一些但不是全部的實施例，為按比例縮放。當根據一些特定的實施例，這些圖式中的結構被解釋成有縮放的話，於其他實施例中相同的架構則不應解釋成有縮放。於本發明中一些方面，圖式與實施方式中，相同的指定號碼的使用係企圖意指相似或類似但不一定相同的部件或元件。根據其它方面，圖式與實施方式中，相同的指定號碼的使用係企圖被解釋成指向相同、實質相同、或功能相同的部件和元件。關於實施方式，只為了方便和清楚的目的，方向性用語，例如是頂、底、左、右、上、下、在上面、在上方、下、在下面、在下方、後面，以及前面，將伴隨圖式使用。這些方向性用語於任一方面都不應該被解釋為限制發明範圍。
雖然於此實施方式與一些所描述的實施例有關，該明瞭的是這些實施例是以例子的方式呈現，而不是以構成限制的方式存在。該伴隨此說明書的目的為藉由以下之實施方式的說明來討論示範性的實施例，實施方式可解釋為包含為由專利範圍所定義的本發明的精神和範圍的範圍內的所有的潤飾、改變或等效實施例。該明瞭的是，於此描述的方法步驟和結構不包含為了非揮發性記憶體的操作之一完整方法流程。本發明可與不同的操作方法與其它被使用於此領域之習知技術一起使用，且只有共同實施之步驟會包含於此實施方式中，以理解本發明。本發明於此半導體裝置和一般操作領域有可應用性。然而為了說明目的，下述描述係針對一非揮發性記憶體裝置和相關方法。
更具體的請參照圖式，第1圖為一說明一於記憶體裝置(可為一非揮發性記憶體裝置(non-volatile memory,NVM))中保護資料的先前技術之方法的流程圖。當一操作電壓Vcc 係超越範圍，則此說明之先前技術之方法企圖去偵測，且當偵測到這些情況時禁止一寫入到此非揮發性記憶體中。藉由接收一寫入指令和接收一提供電壓值Vcc ，此方法開始於步驟5且繼續至步驟10。於步驟15中，比較此操作電壓Vcc 與一高限制HVCC。若此操作電壓係大於此高限制，則跳到步驟30去禁止此寫入指令。若此操作電壓沒有大於此高限制，則比較此操作電壓與一低限制LVCC。若此操作電壓係小於此低限制，則跳到步驟30去禁止此寫入指令。若此操作電壓既沒有大於高限制也沒有小於低限制，則跳到步驟25允許寫入指令，且此方法於步驟35中中止。也就是說，若藉由和HVCC和LVCC的比較來判斷出操作電壓Vcc 為在範圍內，則此先前方法允許寫入至NVM。
不幸的是，當HVCC和LVCC偵測器的準確性受操作變異與溫度影響連累時，第一圖之先前技術方法無法適當地保護一NVM免於被因錯誤資料而操作錯誤。
第2圖為描述根據本發明之保護儲存於一NVM中之資料的方法的一種實施方式的流程圖。此實施方式之說明可開始於步驟50，例如是偕同一整數N來製造NVM，而於步驟55接收一資料樣本(當作一測試資料樣本且/或一參考或此測試資料樣本的已知數值)。根據本發明的一特徵，在一測試操作時此資料樣本可當作一可被讀取(例如是從非揮發性記憶體中)之預先決定量。此已知數值可當作一參考(例如是儲存於記憶體控制器)來指出從此資料樣本的測試讀取結果應該為何。換句話說，此已知數值可對應於從儲存於NVM中此資料樣本之一測試讀取結果應該為何。因此，於一簡單的實施方式中(如步驟55)，此資料樣本中此已知數值可僅僅只是此資料樣本。架構上來說，此資料樣本可被儲存於此NVM(為了測試讀取使用，以產生測試讀取數值)和儲存於一記憶體控制器(和此「已知數值」一樣，用於對比此測試讀取數值的參考或比較)。在一般的實施例中，此資料樣本可例如包括8位元(bit)，且N的數值的範圍例如是介於1到64。一代表性的實施例使用一數值16來代表N。
再之後，於步驟56中接收一寫入指令和一操作電壓Vcc 的數值。於步驟60中，可比較一Vcc 的數值和一高電壓限制HVCC。若Vcc 係大於HVCC，則進入步驟100來禁止寫入到NVM的動作，因而保護儲存於NVM的資料。這種情況下，整個方法可終止於步驟105。若在步驟60中，Vcc 係沒有大於HVCC，則於步驟65中比較Vcc 與低電壓限制LVCC。若Vcc 係小於LVCC，則於步驟100中禁止寫入指令，並跳至驟105中止整個方法。若於步驟60與步驟65兩步驟中，發現Vcc 的數值為介於操作限制，亦即既不大於HVCC和也不小於LVCC，則可實施NVM完整性的附加檢查。
就這個附加的檢查來說，開始於步驟70，一計數器i係初始化為0。讀取(例如是從非揮發性記憶體)此資料樣本(例如是於步驟55中儲存於NVM)於步驟75以產生一測試讀取數值，舉例來說，它可以儲存至工作記憶體(Working Memory)。步驟80中，可比較計數器i的數值與N，假若i係小於N，可於步驟90中增加i的值，而此方法可以從步驟75繼續。若在步驟80中，i係大於或等於N，則請注意工作記憶體中已經載入N筆測試取數值，可於步驟85中比較每一被載入的測試讀取數值和此已知數值(從步驟55)。若所有N個比較結果都是成功的，指的是若此N個測試讀取數值中每一個都等於此已知數值，則可於步驟95中處理此寫入指令，且此實施方式可中止於步驟105。若在步驟85中至少有一個(例如是一個或一個以上)比較結果是不成功的，則於步驟100中禁止此寫入指令，且此方法可再次中止於步驟105。只有當步驟85中所有N個比較結果都成功，才於步驟95中處理此寫入指令。在任何情況下，此方法可能中止於步驟105，或是根據另一個實施方式(沒有說明)，此方法可從步驟56偕同一更新的寫入指令數值和一Vcc 之更新後的數值來重覆進行。
第3圖的流程圖說明一保護NVM資料的方法之修改後 的實施方式。此實施方式的前幾個步驟可完全相同於上述的對應步驟，如第2圖所示。亦即是步驟50、55、56、60、65、70和75於此兩個實施例中可以是完全相同的。此處所說明的實施例可藉由比較此測試讀取數值和此已知數值繼續於步驟81。若比較結果是成功的，即若此測試讀取數值係完全相同於此已知數值，則可重覆讀取和比較流程(步驟75和81)。例如在步驟86中，可比較此計數器i的一現值與N。若i沒有大於N，則可於步驟90中增加i的值，且可再次於步驟75中再讀取此資料樣本以產生一新的測試讀取數值。若在步驟81中，此新的測試讀取數值不等於此已知數值，則將至步驟100禁止此寫入指令，且此方法可於步驟105中中止。只有當步驟81中的比較結果連續N次成功，則於步驟95中處理此寫入指令。和第2圖的實施方式一樣，此方法可中止於步驟105，或是此方法可從步驟56偕同一更新的寫入指令數值和一Vcc 更新後的數值來重覆進行。
第4圖係用以實施第2圖和第3圖所描述之方法的裝置之實施例之一方塊圖。所描述之實施例包括一積體電路150，其包括一記憶體陣列(例如是一非揮發性記憶體陣列(NVM)160)，一記憶體控制器175，一高電壓限制偵測器190和一低電壓限制偵測器195。此NVM 160可儲存一資料樣本(例如是有一數值，此控制器175同樣地知道此數值)於其中(例如是在一位址，此記憶體控制器175知道的位址)，記憶體控制器175可能讀取此資料樣本。此積體電路150可包括一插腳(Pin)165，其連接至一操作電壓 Vcc ，操作電壓Vcc 於積體電路150內部中連接至NVM 160和連接至記憶體控制器175。Vcc 更可連接至一高電壓限制偵測器190的輸入184和一低電壓限制偵測器195的輸入189。記憶體控制器175可藉由一位址/資料/控制匯流排170與一外部使用者處理單元(User Processing Unit,UPU)155溝通，藉著位址/資料/控制匯流排170，UPU 155可傳送待寫入資料至NVM 160。位址/資料/控制匯流排170更可允許UPU 155接收從NVM 160所讀取的資料。此記憶體控制器175也可藉由配置於此積體電路150中的此位址/資料/控制匯流排185來與NVM 160溝通。此高電壓限制偵測器190和低電壓限制偵測器195可藉由各別地耦合此高電壓限制偵測器190和低電壓限制偵測器195至此記憶體控制器175的輸入H和L的連接線，來提供訊號至此記憶體控制器175。舉例來說，若此操作電壓Vcc 係大於一高電壓限制，此高電壓限制偵測器190可設定連至記憶體控制器175的H輸入為”1”。同樣的，若此操作電壓Vcc 係小於一低電壓限制，此低電壓限制偵測器195可設其連至記憶體控制器175的低(L)輸入為”1”。否則，高(H)和低(L)輸入應設為”0”。
在一般參照第3圖和第4圖的操作中，例如是在積體電路150的製造過程中，可儲存為已知數值之N的一數值和一資料樣本(如步驟55)於NVM 160中的一位置176。UPU 155藉由位址/資料/控制匯流排170傳送一寫入指令(其可包括一數值和一儲存資料的位址)至此記憶體控制器175，可儲存資料於該NVM 160。此記憶體控制器175藉由 此位址/資料/控制匯流排185與NVM 160相溝通，可寫入資料至NVM 160。相反地，UPU 155藉由此位址/資料/控制匯流排170傳送一讀取指令(其可包括一讀取位址)至此記憶體控制器175，可讀取儲存於此NVM 160的資料。相同且/或已知的協定，至少某種程度上，除了與於此揭露的實施例或特徵互斥外，可伴隨於NVM 160中的資料的儲存且/或接收。
舉例來說，當此記憶體控制器175藉由位址/資料/控制匯流排170從UPU 155接收一寫入指令(步驟56)，則此記憶體控制器175可各別詢問來自此HVCC偵測器190和此LVCC偵測器195的高和低輸入。若高和低輸入中其一處於”1”的狀態，則(步驟60和65)此記憶體控制器175可藉由位址/資料/控制匯流排170與UPU 155溝通一訊號以告知UPU 155此寫入指令被禁止(步驟100)。
另一方面，若此高和低輸入皆處於”0”的狀態，則此記憶體控制器175可起始一內部計數器於0(步驟70)，可藉由此位址/資料/控制匯流排185從此NVM 160中執行此資料樣本的讀取，和藉由相同的匯流排185接收一測試讀取數值。此記憶體控制器175可比較(步驟81)此測試讀取數值與此已知數值。若此比較結果係不成功，即若此測試讀取數值異於已知數值，則此記憶體控制器175可藉由此位址/資料/控制匯流排170傳送一禁止此寫入指令的訊號至此UPU 155(步驟100)。另一方面，若步驟81中的比較結果是成功的，即此測試讀取數值係完全相同於此已知數值，則可比較此內部計數器的一數值與N(步驟86)。若 此內部計數器有一數值小於N，則可增加此內部計數器之值(步驟90)，且此記憶體控制器175可藉由重覆步驟75來再次讀取此NVM 160中的資料樣本。可重覆此讀取和比較步驟(步驟75和81)直到此內部計數器的數值係不再小於N(步驟86)，表示此資料樣本已經被成功的讀取N次，之後此記憶體控制器175可處理此寫入指令(步驟95)。
第5圖的方塊圖係說明一根據本發明來保護記憶體的裝置之實施例。此被說明的實施例包括一裝置151，包括一記憶體陣列161，例如可為一非揮發性記憶體，此記憶體陣列161有參考資料樣本儲存於其中。此裝置151更包括一記憶體控制器174。例如，此記憶體控制器174可由一控制單元200，唯讀記憶體177，一比較器210，一禁止訊號產生器250和一致能訊號產生器255來達成，其將被描述於後。
此控制單元200可藉由一連接元件171與一外部使用者處理單元(User Processing Unit UPU)155溝通，藉此記憶體控制器174從此UPU 155接收讀取指令與寫入指令。控制單元200更可藉由一連接元件186連接至此記憶體陣列161，藉此控制單元200可根據讀取指令和寫入指令從記憶體陣列161寫入資料和讀取資料。
唯讀記憶體177可藉由一連接元件215連接至控制單元200，唯讀記憶體177可儲存有對應於儲存在此記憶體陣列161之參考資料樣本的實際數值之一已知數值。
操作上，此控制單元200可藉由連接元件171從UPU 155接收一寫入指令，且可從此記憶體陣列161讀取為一 測試讀取數值的參考資料樣本。控制單元200例如可藉由一連接元件225來傳送此測試讀取數值到比較器210。控制單元200更可從唯讀記憶體177讀取此已知數值，並且例如可藉由另一連接器230來傳送已知數值到比較器210。
比較器210可利用一對連接元件225和230和第三個連接元件235來連接至控制單元200，比較器210可用以接收測試讀取數值和已知數值，且藉由連接元件235來傳送一比較結果訊號至控制單元200。當測試讀取數值和已知數值係完全相同時，則比較器210可(藉由連接元件235)傳送指出已知數值和測試讀取數值之間沒有差異的比較結果訊號。當已知數值和測試讀取數值相異時，比較器210可傳送指出兩個數值之間係非沒有差異的比較結果訊號。當此控制單元200接收一有差異的指示時，此控制單元200例如是可藉由連接元件249，傳送一訊號到一禁止訊號產生器250，禁止訊號產生器250可藉由一連接器172傳送一指示到UPU 155來禁止此寫入指令。
根據第5圖之記憶體裝置的另一實施例，記憶體控制器174可更包括工作記憶體(Working Memory)205，控制單元200可藉由一連接元件220與工作記憶體205溝通。此外，唯讀記憶體177可儲存一整數N。N的典型數值範圍可從1到大約64，而根據另一示範實施例，N的數值為16。控制單元200在這樣實施例下可從UPU 155接收一寫入指令，從唯讀記憶體177讀取整數N。為了產生N筆測試讀取數值，重覆讀取記憶體陣列161中的參考資料樣本的N次。可儲存此N筆測試讀取數值於工作記憶體205中。 控制單元200可傳送此N筆測試讀取數值的每一個和此已知數值到上述之比較器210，且控制單元200可回應地接收N筆比較結果訊號。若N筆比較結果訊號中至少有一指出此N筆測試讀取數值中之其中一筆和已知數值有差異，則控制單元200可禁止此寫入指令。
而第5圖記憶體裝置的另一實施例可包括一高電壓限制偵測器(HVCC)191和一低電壓限制偵測器(LVCC)196，其藉由各別的連接元件240和245連接至控制單元200。根據一典型操作模式，藉由連接元件240和245，控制單元200可根據一操作電壓的一數值來接收指示。舉例來說，當此操作電壓係超過一高電壓限制，則HVCC 191可藉由連接元件240傳送一第一禁止寫入訊號到此控制單元200。同樣的，當操作電壓係未達一低電壓限制，LVCC 196可藉由連接元件245傳送一第二禁止寫入訊號到控制單元200。當控制單元200接收到第一或第二禁止寫入訊號時，它可藉由連接元件249傳送一訊號至禁止訊號產生器250，禁止訊號產生器250可藉由連接元件172傳送一訊號去禁止寫入指令。另外，控制單元200可藉由連接元件245傳送一訊號到致能訊號產生器255，致能訊號產生器255可藉由連接元件173傳送一訊號到UPU 155去致能此寫入指令。
綜上所述，所屬技術領域中具有通常知識者可明瞭本發明的方法可使唯讀記憶體裝置的形成較為容易，且特別是積體電路中的非揮發性唯讀記憶體裝置。上述實施例係以例子的方式提出，本發明並不限於這些例子。那些所屬 技術領域中具有通常知識者根據上述說明的考量，在不互相排斥的前提之下，可得到所揭露之實施例的多個改變和潤飾。此外，對於所屬技術領域中具有通常知識者瞭解此實施方式之後，可得到其它的組合、省略、取代和修飾。因此，本發明不為所揭露的實施例所限制，其範圍係以附加的專利範圍為準。
5、10、15、20、25、30、35、50、55、56、60、65、70、75、80、81、90、85、86、95、100、105‧‧‧流程步驟
150‧‧‧積體電路
151‧‧‧系統
155‧‧‧使用者處理單元(User Processing Unit)
160‧‧‧非揮發性記憶體陣列
161‧‧‧記憶體陣列
165‧‧‧插腳(Pin)
170‧‧‧位址/資料/控制匯流排
171、172、173、186、215、220、225、230、235、241、249、254‧‧‧連接元件
174、175‧‧‧記憶體控制器
176‧‧‧非揮發性記憶體陣列中一位置
177‧‧‧唯讀記憶體
184‧‧‧高電壓限制偵測器的輸入
185‧‧‧位址/資料/控制匯流排
189‧‧‧低電壓限制偵測器的輸入
190、191‧‧‧高電壓限制偵測器
195、196‧‧‧低電壓限制偵測器
200‧‧‧控制單元
205‧‧‧工作記憶體
210‧‧‧比較器
250‧‧‧禁止訊號產生器
255‧‧‧致能訊號產生器
第1圖係說明於一非揮發性記憶體裝置中保護資料的先前技術之方法的流程圖；第2圖係描述根據本發明於一非揮發性記憶體裝置中保護資料的方法的流程圖；第3圖係描述根據本發明於一非揮發性記憶體裝置中保護資料的另一方法的流程圖；第4圖係為使用一非揮發性記憶體裝置的系統之實施例的方塊圖；以及第5圖係為根據本發明來保護記憶體系統之實施例的方塊圖。
50、55、56、60、65、70、75、80、90、85、95、100、105．．．流程步驟

Claims (14)

  1. 一種操作記憶體裝置之方法，包括：接收為一已知數值之一資料樣本；從該記憶體裝置讀取該資料樣本以產生一測試讀取數值；比較該測試讀取數值與該已知數值；以及當該測試讀取數值相異於該已知數值時，禁止一寫入指令。
  2. 如申請專利範圍第1項所述之方法，更包括：接收一操作電壓；接收一高電壓限制；接收一低電壓限制；當該操作電壓大於該高電壓限制時，禁止一寫入指令；以及當該操作電壓小於該低電壓限制時，禁止該寫入指令。
  3. 如申請專利範圍第2項所述之方法，更包括：接收一正整數N；重覆讀取N次；以及當於N次中至少有一次該測試讀取數值與該已知數值相異時，禁止該寫入指令。
  4. 如申請專利範圍第3項所述之方法，其中N之一數值介於1到64。
  5. 如申請專利範圍第4項所述之方法，其中所述N之數值為16。
  6. 如申請專利範圍第3項所述之方法，更包括當該操作電壓不大於該高電壓限制，當該操作電壓不小於該低電壓限制，且當該測試讀取數值於N次中之每一次與該已知數值皆相同時，處理該寫入指令。
  7. 一種操作記憶體裝置的方法，該方法包括：接收為一已知數值的一資料樣本；接收一正整數N；從該記憶體裝置讀取該資料樣本N次以產生一複數筆測試讀取數值；比較該測試讀取數值中每一個與該已知數值；以及當一個或一個以上的該測試讀取數值與該已知數值相異時，禁止該寫入指令。
  8. 如申請專利範圍第7項所述之方法，其中N之一數值介於1到64。
  9. 如申請專利範圍第8項所述之方法，其中所述N之數值為16。
  10. 如申請專利範圍第7項所述之方法，更包括：接收一操作電壓；接收一高電壓限制；接收一低電壓限制；當該操作電壓係大於該高電壓限制時，禁止一寫入指令；以及當該操作電壓係小於該低電壓限制時，禁止該寫入指令。
  11. 一種記憶體裝置，用以處理來自一外部使用者處 理單元(User Processing Unit)的讀取與寫入指令，該記憶體裝置包括：一記憶體陣列，有一參考資料樣本儲存於其中；以及一記憶體控制器，耦合於該記憶體陣列和該使用者處理單元，該記憶體控制器包括：一控制單元，用以接收該讀取與寫入指令，並根據該讀取與寫入指令來從該記憶體陣列寫入與讀取資料，且讀取該參考資料樣本成為一測試讀取數值；以及一比較器，耦合於該控制單元，該比較器用以接收來自該控制單元的該測試讀取數值與該參考資料樣本數值，並根據介於該測試讀取數值與該已知數值的差異來傳送一比較結果訊號至該控制單元，當該比較結果訊號顯示該測試讀取數值與已知數值有差異時，該控制單元禁止一寫入指令。
  12. 如申請專利範圍第11項所述之記憶體裝置，其中該記憶體控制器更包括：工作記憶體(Working Memory)，耦合於該控制單元且用以儲存測試讀取數值；以及一禁止訊號產生器，耦合於該控制單元且用以根據來自該控制單元的一輸入來傳送一禁止寫入訊號至使用者處理單元，其中該控制單元更用以從該唯讀記憶體中讀取一整數N，重覆該參考資料的讀取N次以獲得N筆測試讀取數值，儲存該N筆測試讀取數值於工作記憶體中，傳送N個測試讀取數值中每一個和該已知數值至該比較器，接收來自該比較器中根據介於該N筆測試讀取數值與該已知 數值的差異的比較結果訊號，且當該N個比較結果訊號中至少有一個指出該N筆測試讀取數值中至少一筆與該已知數值有差異，則送一輸入至該禁止訊號產生器。
  13. 如申請專利範圍第12項所述之記憶體裝置，更包括：一高電壓限制偵測器，用以接收一操作電壓，且當該操作電壓超過一高電壓限制時，則傳送一第一禁止寫入訊號至該控制單元。 一低電壓限制偵測器，用以接收該操作電壓，且當該操作電壓小於一低電壓限制時，則傳送一第二禁止寫入訊號至該控制單元，其中當該控制單元接收到第一或第二其中一個禁止寫入訊號時，該控制單元禁止該寫入指令。
  14. 如申請專利範圍第13項所述之記憶體裝置更包括：一致能訊號產生器用以根據來自該控制單元的一輸入來傳送一致能寫入訊號至該使用者處理單元。
TW098133902A 2008-12-16 2009-10-06 於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置 TWI423262B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12274108P 2008-12-16 2008-12-16
US12/502,126 US7969803B2 (en) 2008-12-16 2009-07-13 Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage

Publications (2)

Publication Number Publication Date
TW201025341A TW201025341A (en) 2010-07-01
TWI423262B true TWI423262B (zh) 2014-01-11

Family

ID=42240333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133902A TWI423262B (zh) 2008-12-16 2009-10-06 於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置

Country Status (3)

Country Link
US (2) US7969803B2 (zh)
CN (1) CN101763897B (zh)
TW (1) TWI423262B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130181696A1 (en) * 2010-10-04 2013-07-18 Freescale Semiconductor ,Inc. Low-voltage exit detector, error detector, low-voltage safe controller, brown-out detection method, and brown-out self-healing method
CN105868063B (zh) * 2016-03-23 2019-08-02 Oppo广东移动通信有限公司 一种写入功能检测结果的方法、***和装置及移动终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579262A (en) * 1996-02-05 1996-11-26 Integrated Silicon Solution, Inc. Program verify and erase verify control circuit for EPROM/flash
US5721933A (en) * 1994-12-22 1998-02-24 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
US5729720A (en) * 1994-12-22 1998-03-17 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US6842377B2 (en) * 2002-04-12 2005-01-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with first and second read modes
TW200632936A (en) * 2005-01-20 2006-09-16 Atmel Corp Method and system for managing a suspend request in a flash memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284916B1 (ko) 1997-07-29 2001-03-15 니시무로 타이죠 반도체 기억 장치 및 그 기입 제어 방법
JP3447638B2 (ja) * 1999-12-24 2003-09-16 日本電気株式会社 半導体装置のテスト方法及びシステム並びに記録媒体
JP4173297B2 (ja) * 2001-09-13 2008-10-29 株式会社ルネサステクノロジ メモリカード
JP4050555B2 (ja) 2002-05-29 2008-02-20 株式会社東芝 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2005293685A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 入出力装置およびパトロール方法
JP2006012367A (ja) 2004-06-29 2006-01-12 Toshiba Corp 不揮発性半導体記憶装置
US7187600B2 (en) * 2004-09-22 2007-03-06 Freescale Semiconductor, Inc. Method and apparatus for protecting an integrated circuit from erroneous operation
KR100632952B1 (ko) * 2004-09-30 2006-10-11 삼성전자주식회사 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치
FR2894710A1 (fr) 2005-12-14 2007-06-15 St Microelectronics Sa Procede et dispositif de verification de l'execution d'une commande d'ecriture dans une memoire

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721933A (en) * 1994-12-22 1998-02-24 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
US5729720A (en) * 1994-12-22 1998-03-17 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5579262A (en) * 1996-02-05 1996-11-26 Integrated Silicon Solution, Inc. Program verify and erase verify control circuit for EPROM/flash
US6842377B2 (en) * 2002-04-12 2005-01-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with first and second read modes
TW200632936A (en) * 2005-01-20 2006-09-16 Atmel Corp Method and system for managing a suspend request in a flash memory

Also Published As

Publication number Publication date
CN101763897A (zh) 2010-06-30
CN101763897B (zh) 2013-11-06
US20100149893A1 (en) 2010-06-17
TW201025341A (en) 2010-07-01
US20110216607A1 (en) 2011-09-08
US8208323B2 (en) 2012-06-26
US7969803B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
KR102508868B1 (ko) 플래시 메모리에 대한 리프레시 관리
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
CN106898381B (zh) 数据储存装置及其电压保护方法
US20080123429A1 (en) Program method of flash memory device
US8897092B2 (en) Memory storage device, memory controller and controlling method
KR20100013323A (ko) 메모리 페이지 사이즈 자동 검출
US8347116B2 (en) Semiconductor device having multi access level and access control method thereof
CN109686391B (zh) 非易失性存储器装置及其操作方法及非易失性存储器封装
CN107451494B (zh) 一种芯片改写设备的数据保护方法、电子设备及存储介质
CN107978329A (zh) 包括存储器件和存储器控制器的存储***
US8755230B2 (en) Semiconductor memory device
CN109074850A (zh) 向一次性编程数据提供安全性的***和方法
US20060174148A1 (en) Controller and method for power-down mode in memory card system
US9575098B2 (en) Electronic apparatus to detect power supply voltage levels to protect peripheral circuits
TWI423262B (zh) 於超過規格限定之操作電壓存在時保護非揮發性記憶體的方法與裝置
KR20140062842A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
TWI530954B (zh) 保護非揮發性記憶體中儲存之程式碼的裝置
CN106683703B (zh) 一种数据读取方法、集成电路及芯片
CN108073413B (zh) 芯片及芯片烧写方法
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
TW201506938A (zh) 資料儲存裝置及其電壓保護方法
KR20150070528A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112233719A (zh) 储存测试图案信息的存储模块、包括其的计算机***及其测试方法
JP2010020819A (ja) 不揮発性記憶装置の制御方法、および不揮発性記憶装置
US11798601B2 (en) Read only memory (ROM)-emulated memory (REM) profile mode of memory device