CN101741397A - Rs译码装置及其使用的关键多项式求解装置 - Google Patents

Abstract

一种RS译码装置及其使用的关键多项式求解装置，包括对输入码字做顺序处理的伴随矩阵计算模块、关键多项式求解模块和错误位置搜索及错误值计算模块；所述关键多项式求解模块进一步包括计算错误值多项式系数的差异计算模块和计算错误位置多项式的错误位置更新模块；所述差异计算模块包括2t级顺序相连的增量差异计算基本单元PEi和控制器；0、中间变量γ(r)和增量差异的初始值δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的反馈回所述控制器，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)。本发明进行RS译码过程中错误值多项式系数的计算，结构规则，可以灵活的构造成不同译码模式的译码器。

Description

RS译码装置及其使用的关键多项式求解装置

技术领域本发明涉及一种RS译码装置及其使用的关键多项式求解装置。

背景技术RS码是一类具有很强纠错能力的BCH码，也是一类典型的代数几何码，它首先由里德(Reed)和索罗蒙(Solomon)于1960年构造出来。RS码被广泛的应用于通信***中，例如深空通信、无线***以及数据存储***。当前对数据传输高速率的要求促进了高速RS译码装置的发展。

RS译码的全过程可分为三步进行(如图1所示)：第一步完成伴随矩阵的计算(101)：RS译码***在接收到码字之后，由接收到的码组计算2t(对于RS(n，k)译码，t＝(n-k)/2)个伴随多项式系数；第二步应用迭代方法计算求解关键多项式(102)：利用第一步求得的2t个系数通过BM迭代算法分别求得错误位置多项式以及错误值多项式的系数，两个多项式的最高次幂都为t；第三步搜索错误位置估计错误值(103)：将代表码字位置的所有值代入错误位置多项式，如果错误位置多项式结果为0则表示该位置为误码位置，再针对找到的误码位置计算相对应的错误值。

上述RS译码过程的关键在于第二步求解关键多项式(102)，在这方面BM算法简单且容易实现，但由于的BM迭代算法中存在有限域的求逆运算，且求逆运算消耗大量的硬件资源运算速度慢，若将其应用在BM迭代运算中会引起较大的关键路径延迟，故后来发展了无求逆运算的IBM算法，这个算法虽然改善了译码***的性能，但相对Euclidean算法仍有关键路径较长硬件结构不规则的缺点。

发明内容本发明的目的在于克服现有技术的不足之处，改进RS译码装置的IBM算法架构，公开一种RS译码装置及其使用的关键多项式求解装置。

本发明公开了一种RS译码装置，包括对输入码字做顺序处理的伴随矩阵计算模块101、关键多项式求解模块102和错误位置搜索及错误值计算模块103；

所述关键多项式求解模块102进一步包括计算错误值多项式系数的差异计算模块201和计算错误位置多项式的错误位置更新模块202；

所述差异计算模块201包括2t级顺序相连的增量差异计算基本单元PEi和控制器402，i的取值范围为0、1、...2t-1；0、中间变量γ(r)和增量差异的初始值δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的反馈回所述控制器402，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)；对于RS(n，k)编码，有t＝(n-k)/2；

所述增量差异计算基本单元PEi的输入是之间变量γ(r)、增量差异

和

输出为中间变量γ(r)、增量差异和

其中

和γ(r)两者通过第一乘法器好的的乘积与

与中间变量通过第二乘法器获得的乘积的和输入第一寄存器311，从而得到

和

还通过二选一选择器由控制信号M_C(r)选通再通过第二寄存器321生成中间变量

输入第二乘法器。

所述差异计算模块201输出的错误值多项式系数输入错误位置更新模块202，所述错误位置更新模块202输出更新的错误位置多项式，所述差异计算模块201和错误位置更新模块202的输出再输入到所述错误位置搜索及错误值计算模块103计算出误码位置和误码值。所述差异计算模块201根据输入的伴随多项式系数S以及错误位置多项式系数(λ₀(r)......λt(r))计算增量差异δ(r)，再由控制模块204产生相应的计算中间量γ(r)和控制信号M_C(r)，发送给所述错误位置更新模块202；所述错误位置更新模块202计算得到更新的错误位置多项式系数(λ₀(r)...λt(r))反馈给所述差异计算模块201，上述过程迭代2t次，得到最终的错误位置多项式系数(λ₀(r)......λt(r))以及相应的增量差异δ(r)。还包括纠错模块，所述输入码字经过缓存器再和所述错误位置搜索及错误值计算模块103的输出分别同时输入所述纠错模块，获得译码输出一种RS译码装置使用的关键多项式求解装置，包括求解错误值多项式系数的差异计算模块201和计算错误位置多项式系数的错误位置更新模块202；

所述差异计算模块201包括2t级顺序相连的增量差异计算基本单元PEi和控制器402，i的取值范围为0、1、...2t-1；0、中间变量γ(r)和增量差异的初始值δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的

反馈回所述控制器402，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)；对于RS(n，k)编码，有t＝(n-k)/2；

所述增量差异计算基本单元PEi的输入是之间变量γ(r)、增量差异

和

输出为中间变量γ(r)、增量差异

和其中

和γ(r)两者通过第一乘法器好的的乘积与

与中间变量通过第二乘法器获得的乘积的和输入第一寄存器311，从而得到

和

还通过二选一选择器由控制信号M_C(r)选通再通过第二寄存器321生成中间变量

输入第二乘法器。

所述差异计算模块201根据输入的伴随多项式系数S以及错误位置多项式系数(λ₀(r)......λt(r))计算增量差异δ(r)，再由控制模块204产生相应的计算中间量γ(r)和控制信号M_C(r)，发送给所述错误位置更新模块202；所述错误位置更新模块202计算得到更新的错误位置多项式系数(λ₀(r)...λt(r))反馈给所述差异计算模块201，上述过程迭代2t次，得到最终的错误位置多项式系数(λ₀(r)......λt(r))以及相应的增量差异δ(r)。

本发明公开的关键多项式求解装置，实现应用IBM算法进行RS译码过程中错误值多项式系数的计算，结构规则，通过简单的基本单元(PEi)扩充，灵活的构造成不同译码模式的译码器。在构造不同纠错能力的RS译码器时，只增加相应数量的处理单元(PEi)即可。用该电路实现的RS译码装置，具有高速处理的性能，具有较小的关键路径延迟，可以满足较高的***运行频率的需要。

附图说明

图1是RS译码装置硬件框图。

图2是现有技术中实现IBM算法的硬件框图。

图3是本发明的差异计算模块的基本单元框图。

图4是本发明的差异计算模块框图。

图5是RS译码器中改进IBM算法电路应用框图。

具体实施方式下面结合附图和具体实施方式对本发明做进一步详细说明。

传统的RS译码器装置如图1所示，整个RS译码***的关键在于求解关键方程的关键多项式求解模块102。所以对该模块的实现方案成为影响整个RS译码装置性能的关键。由于经典的BM迭代算法中需要复杂的有限域求逆运算，而且有限域的求逆运算消耗硬件资源且运算速度慢，对***的关键路径时延有很大的影响。而IBM算法虽然消除了其中的求逆运算，但仍然存在关键路径较长，硬件架构不规则的缺点。故本发明提供了一种经过改进的IBM算法架构。

传统的IBM算法结构如图2(a)所示，它包含差异计算模块201和错误位置更新模块202两部分。其中的差异计算模块201的结构如图2(b)所示。

图2中，差异计算模块201根据输入的伴随多项式系数S以及错误位置多项式系数(λ₀(r)......λt(r))的初始值计算增量差异δ(r)，再由控制模块204产生相应的γ(r)和控制信号M_C(r)，发送给错误位置更新计算模块202(控制模块204是差异计算模块201的一部分)，由错误位置更新模块202计算更新得到错误位置多项式系数(λ₀(r)...λt(r))反馈给差异计算模块201，这个过程迭代2t(对于RS(n，k)编码，t＝(n-k)/2)次，得到最终的错误位置多项式系数(λ₀(r)......λt(r))及其对应的增量差异δ(r)。

如图2(b)所示是差异计算模块201，包括t级移位存储器组203(Reg(0)，Reg(1)，...Reg(t-1))，伴随多项式系数S从移位寄存器组203的第一级Reg(0)输入，错误位置多项式系数(λ₀(r)......λt(r))的每一项分别与对应的寄存器的输出相乘，所得的乘积输入加法树，加法树的累加和输入控制模块204，得到相应的增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)。

由图2(b)差异计算模块201可见传统的IBM算法结构有两个缺点：一、其中的寄存器组203的个数会随着***的纠错能力的变化而改变，从而要求模块201的硬件设计随着不同RS译码方式要有较大的调整。二、图(b)所示的关键路径比较长(包含了一个乘法器和加法树)，这不利于高速RS译码装置的实现。

本发明从算法上进行了改进，如图2所示传统的IBM算法，它的增量差异δ(r)是由伴随系数S以及错误位置多项式系数(λ₀(r)...λt(r))经过乘累加获得，这样产生了较长的乘累加关键路径，且结构不规则。改进后的算法结构是利用相同的硬件结构同时迭代得出增量差异δ(r)以及错误位置多项式系数(λ₀(r)......λt(r))，这样就消除了传统的IBM算法中存在的较长的乘累加关键路径，同时也获得了一个规则的硬件结构。其中的算法改进如下：

原算法中的错误位置多项式系数更新计算模块202公式如下：

λ(r+1，x)＝γ(r)*λ(r，x)-x*δ(r)*B(r，x)                   (1)

其中r＝0，1，….，2t-1

其中γ(r)、δ(r)是201输出的计算中间量，B(r，x)是辅助计算λ(r+1，x)的中间量。传统IBM算法201中δ(r)的计算也可以由以下的公式得到：

λ(r，x)*S(x)＝D(r，x)＝δ₀(r)+δ₁(r)*x+....δ_r(r)*x^r+..      (2)

即多项式D(r，x)的第r次项系数就是δ(r)的值。由式(2)所示的D(r，x)与λ(r，x)关系可以推得同(1)相类似的D(r，x)迭代计算公式：

D(r+1，x)＝γ(r)*D(r，x)-x*δ_r(r)*θ(r，x)                    (3)

由式(2)可得δ_r(r)是D(r，x)的第r次系数，这样在迭代时还需要选择不同位置的系数进行后续运算，为了使硬件连接固定做如下处理，令

则：

${\widehat{\mathrm{\δ}}}_i(r+1)={\mathrm{\δ}}_{i+1+r}(r+1)=\mathrm{\γ}\left(r\right)*{\mathrm{\δ}}_{i+1+r}\left(r\right)-{\mathrm{\δ}}_r\left(r\right)*{\mathrm{\θ}}_{i+r}\left(r\right)=\mathrm{\γ}\left(r\right)*{\widehat{\mathrm{\δ}}}_{i+1}\left(r\right){\widehat{\mathrm{\δ}}}_0\left(r\right)*{\widehat{\mathrm{\θ}}}_i\left(r\right)---\left(4\right)$

其中i＝0，1，2，…..2t-1。

式(4)即是改进后的IBM算法，其利用迭代的方法求得了增量差异δ(r)(即)，其对应的硬件框架如图3所示。

图3(a)所示为本发明的增量差异δ(r)计算的基本单元，由于加法树的消除大大的减少了关键路径的延迟。图中，增量差异计算模块的基本单元的输入是

γ(r)和输出为

γ(r)和

其中

和γ(r)两者的乘积与与中间变量

的乘积的和输入第一寄存器311，从而得到

和

还通过二选一选择器由控制信号M_C(r)选通再通过第二寄存器321生成中间变量

图3(b)是本发明的增量差异计算模块基板单元的简化框图，如图所示是第i级基本单元PEi，输入量

γ(r)和

处理后输出γ(r)和并且由控制信号M_C(r)选通，输出

如图4所示为本发明改进后的IBM算法的差异计算模块硬件框图，包括2t级顺序相连的基本单元(PE0...PE2t-1)和控制器402；0、γ(r)和δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的

反馈回控制器402，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)。

本发明提出了一种改进的RS译码器中IBM算法的实现电路，该电路具有如下的特点：

(1)用该电路实现的RS译码装置，具有较小的关键路径延迟，可以满足较高的***运行频率的需要。

(2)该电路具有结构规则的特点，在构造不同纠错能力的RS译码器时，只增加相应数量的处理单元(PEi)即可。

本发明提出的改进的IBM算法实现RS译码器的装置，可以通过简单的基本单元(PEi)扩充，灵活的构造成不同译码模式的译码器。且该译码器具有高速处理的性能。

如***进行RS(240，224)译码时，如图5所示是RS译码器中改进的IBM算法电路应用的框图，首先由501利用输入码字进行伴随多项式系数的计算，同时将输入码字依次保存到缓冲寄存器505中，当计算得到16(此时t＝(240-224)/2＝8)个伴随多项式的系数(S₀...S_2t-1)之后，便将这16个伴随多项式系数从S₀到S_2t-1输入到差异计算模块502中。

在差异计算模块502中的计算过程参见图4，其工作流程如下：设置PE0到PE2t-1基本处理单元中的寄存器组

以及

初始值都为(S₀...S_2t-1)，之后如图4所示进行16次迭代运算，每次迭代运算控制单元402都会根据计算得到的

值，产生相应的γ(r)、δ(r)以及M_C(r)控制信号输出给错误位置更新计算模块202(如图2(a)所示)，使其进行一次运算更新系数(λ₀(r)...λt(r))，如此反复经历16次(算法规定迭代2t次，此时t＝(240-224)/2＝8)迭代运算得到了错误值多项式系数。在迭代结束之后将得到的错误值多项式的系数输出给错误位置搜索及误码值计算模块504进行错误位置的搜索以及错误位置相应误码值的计算，和错误位置更新模块503得到错误位置多项式(λ₀(r)...λt(r))。当每检测完一个位置是否有错以及计算完相应的错误值之后，就由506对存储在505中的相应的输入码字进行纠错，并输出相应的译码后的码字，当对所***字纠错完毕之后，便完成整个RS译码操作。

上述的方案完全可以用于RS译码***设计中，且可以以FPGA硬件实现，做到了译码的实时处理。上述提供了详细的实施例描述，以使得本领域的任何技术人员可以使用或利用本发明。本发明不仅适用于这里所示的实施例，而且适用于不同模式以及对***运行频率要求较高的RS译码***的设计。

Claims (6)

1.一种RS译码装置，包括对输入码字做顺序处理的伴随矩阵计算模块(101)、关键多项式求解模块(102)和错误位置搜索及错误值计算模块(103)；其特征在于：

所述关键多项式求解模块(102)进一步包括计算错误值多项式系数的差异计算模块(201)和计算错误位置多项式的错误位置更新模块(202)；

所述差异计算模块(201)包括2t级顺序相连的增量差异计算基本单元PEi和控制器(402)，i的取值范围为0、1、...2t-1；0、中间变量γ(r)和增量差异的初始值δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的

反馈回所述控制器(402)，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)；对于RS(n，k)编码，有t＝(n-k)/2；

所述增量差异计算基本单元PEi的输入是之间变量γ(r)、增量差异

和

输出为中间变量γ(r)、增量差异

和其中和γ(r)两者通过第一乘法器好的的乘积与

与中间变量

通过第二乘法器获得的乘积的和输入第一寄存器(311)，从而得到

和

还通过二选一选择器由控制信号M_C(r)选通再通过第二寄存器(321)生成中间变量

输入第二乘法器。

2.根据权利要求1所述的RS译码装置，其特征在于，所述差异计算模块(201)输出的错误值多项式系数输入错误位置更新模块(202)，所述错误位置更新模块(202)输出更新的错误位置多项式，所述差异计算模块(201)和错误位置更新模块(202)的输出再输入到所述错误位置搜索及错误值计算模块(103)计算出误码位置和误码值。

3.根据权利要求2所述的RS译码装置，其特征在于，所述差异计算模块(201)根据输入的伴随多项式系数S以及错误位置多项式系数(λ₀(r)......λt(r))计算增量差异δ(r)，再由控制模块(204)产生相应的计算中间量γ(r)和控制信号M_C(r)，发送给所述错误位置更新模块(202)；所述错误位置更新模块(202)计算得到更新的错误位置多项式系数(λ₀(r)...λt(r))反馈给所述差异计算模块(201)，上述过程迭代2t次，得到最终的错误位置多项式系数(λ₀(r)......λt(r))以及相应的增量差异δ(r)。

4.根据权利要求2所述的RS译码装置，其特征在于，还包括纠错模块，所述输入码字经过缓存器再和所述错误位置搜索及错误值计算模块(103)的输出分别同时输入所述纠错模块，获得译码输出。

5.一种RS译码装置使用的关键多项式求解装置，包括求解错误值多项式系数的差异计算模块(201)和计算错误位置多项式系数的错误位置更新模块(202)；其特征在于：

所述差异计算模块(201)包括2t级顺序相连的增量差异计算基本单元PEi和控制器(402)，i的取值范围为0、1、...2t-1；0、中间变量γ(r)和增量差异的初始值δ(r)从第(2t-1)级基本单元输入，控制信号M_C(r)和伴随多项式系数S并行输入每一级基本单元，第0级基本单元产生的

反馈回所述控制器(402)，生成增量差异δ(r)、计算中间量γ(r)和控制信号M_C(r)；对于RS(n，k)编码，有t＝(n-k)/2；

所述增量差异计算基本单元PEi的输入是之间变量γ(r)、增量差异

和

输出为中间变量γ(r)、增量差异

和

其中

和γ(r)两者通过第一乘法器好的的乘积与

与中间变量

通过第二乘法器获得的乘积的和输入第一寄存器(311)，从而得到

和

还通过二选一选择器由控制信号M_C(r)选通再通过第二寄存器(321)生成中间变量

输入第二乘法器。

6.根据权利要求5所述的RS译码装置使用的关键多项式求解装置，其特征在于，所述差异计算模块(201)根据输入的伴随多项式系数S以及错误位置多项式系数(λ₀(r)......λt(r))计算增量差异δ(r)，再由控制模块(204)产生相应的计算中间量γ(r)和控制信号M_C(r)，发送给所述错误位置更新模块(202)；所述错误位置更新模块(202)计算得到更新的错误位置多项式系数(λ₀(r)...λt(r))反馈给所述差异计算模块(201)，上述过程迭代2t次，得到最终的错误位置多项式系数(λ₀(r)......λt(r))以及相应的增量差异δ(r)。

Images