CN101726899B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101726899B
CN101726899B CN200910208124.8A CN200910208124A CN101726899B CN 101726899 B CN101726899 B CN 101726899B CN 200910208124 A CN200910208124 A CN 200910208124A CN 101726899 B CN101726899 B CN 101726899B
Authority
CN
China
Prior art keywords
mentioned
channel region
region
raceway groove
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910208124.8A
Other languages
English (en)
Other versions
CN101726899A (zh
Inventor
野田刚史
宫沢敏夫
海东拓生
阿部裕行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008280602A external-priority patent/JP5312906B2/ja
Priority claimed from JP2008280598A external-priority patent/JP5371377B2/ja
Application filed by Panasonic Liquid Crystal Display Co Ltd, Hitachi Displays Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN101726899A publication Critical patent/CN101726899A/zh
Application granted granted Critical
Publication of CN101726899B publication Critical patent/CN101726899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种显示装置，在串联设置了多个在光源侧具有栅电极膜的TFT时，能够抑制光泄漏电流的产生，且还能抑制电容增加。为此，通过针对有多个的TFT的至少一部分，使半导体膜与栅电极膜相对置的面积相对于沟道区的相对面积不同，提供抑制光泄漏电流的产生，且抑制电容增加的结构的平面显示器。

Description

显示装置
技术领域
本发明涉及显示装置，尤其涉及用薄膜晶体管(以下称为TFT)进行像素的显示控制的显示装置中的显示品质的提高。
背景技术
在液晶显示装置等的显示装置中用TFT等进行各像素的显示控制。作为TFT，已知有栅电极膜比半导体膜更靠近光源侧的底栅结构。在从背光源等光源向具有该结构的TFT照射光时，栅电极自身用作针对于对置的半导体膜的遮光掩模。
如果向半导体膜照射光，则产生空穴电子对，但其产生的程度(尤其在使用了多晶硅的TFT的场合)随着载流子浓度增大而显著降低。因此，与其它区域相比，由沟道区及其附近的PN结部构成的耗尽层更容易产生空穴电子对，如果对置的栅电极不能对这些区域充分地遮光，就会产生空穴电子对，由此成为光泄漏电流，截止电流增加。
<专利文献1>日本特开2002-57339号公报
TFT中的使用了多晶硅的TFT，存在截止电流比较大的问题，为了减小该截止电流，使用例如串联设置了多个TFT的多栅结构。
在光源侧具有栅电极膜的TFT成为多栅结构时，在该半导体膜上隔着添加了预定杂质的区域串联设置多个沟道区。
此时，各沟道区及其附近不能被栅电极充分地遮光时，如果照射光，就会产生空穴电子对，产生光泄漏电流。因此，在各TFT中都同样地采用这样的结构时，光泄漏电流得不到抑制。
另外，已知在上述多个沟道区分别具有的两端中的离视频信号线侧或像素电极侧最近的端附近产生空穴电子对时，容易产生光泄漏电流。
这是因为，可以认为，多数情况下，在离视频信号线侧或像素电极侧中的保持高电位的一侧最近的端附近，与其它沟道区端相比，成为更强的电场，多数情况下，在该端附近产生的空穴电子对被该强电场分离成空穴和电子，光泄漏电流增加。
另一方面，各沟道区及其附近被栅电极充分遮光时，虽然抑制了光泄漏电流，但半导体膜与栅电极膜的对置面积增加，由此寄生电容增加。在各TFT中都同样地采用这样的结构时，电容也会与TFT的个数相应地进一步增加。
在使栅电压截止、保持像素电压时，由于寄生电容增加，所以加剧了像素电压的降低，产生显示不良的新的原因。
发明内容
本发明的目的在于提供在串联设置了多个在光源侧具有栅电极膜的TFT时，能够抑制光泄漏电流的产生，且还能抑制电容增加的显示装置。
(1).根据本发明的显示装置，其特征在于包含：在视频信号线和像素电极之间，隔着添加了预定的杂质的杂质添加区，串联地设置有至少包含第一沟道区和第二沟道区的多个沟道区的半导体膜；在上述半导体膜的一侧配置的产生光的光源；以及在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含与上述半导体膜对置的区域中的、该第一沟道区和该第二沟道区在上述光源侧分别扩展的第一栅区和第二栅区；该第一栅区相对于该第一沟道区的相对面积与该第二栅区相对于该第二沟道区的相对面积不同。
(2).进而，也可以是，在上述显示装置中，上述杂质添加区中的与上述第一沟道区或上述第二沟道区邻接的区域中的至少一个，是以比其外部低的浓度添加了上述预定的杂质或添加了与其不同的杂质的低浓度区。
(3).进而，也可以是，在上述显示装置中，上述第一栅区的面积比上述第一沟道区的面积宽。
(4).进而，也可以是，在上述显示装置中，上述第二沟道区的面积(在上述第二沟道区与上述低浓度区邻接时为把邻接的该低浓度区的面积与上述第二沟道区的面积相加得到的面积)比上述第二栅区的面积宽。
(5).进而，也可以是，在上述显示装置中，上述杂质添加区中的与上述第一沟道区和上述第二沟道区的两端邻接的区域是上述低浓度区。
(6).进而，也可以是，在上述显示装置中，上述第一沟道区位于上述多个沟道区中最靠近像素电极侧。
(7).进而，也可以是，在上述显示装置中，除上述第一沟道区以外的上述多个沟道区各自的面积(在除上述第一沟道区以外的上述多个沟道区各自与上述低浓度区邻接时为把邻接的该低浓度区的面积与该沟道区各自的面积相加得到的面积)比上述栅电极膜中的与该沟道区各自对置的区域的面积宽。
(8).进而，也可以是，在上述显示装置中，通过使上述栅电极膜为带状，具有其带宽增减的形状，第一栅区相对于第一沟道区的相对面积与第二栅区相对于第二沟道区的相对面积不同。
(9).另外，根据本发明的显示装置，其特征在于包含：在视频信号线和像素电极之间，隔着添加了预定的杂质的杂质区，串联地设置有多个沟道区的、含有带状的形状部分的半导体膜；在上述半导体膜的一侧配置的产生光的光源；以及在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含上述多个沟道区的、在上述光源侧与上述半导体膜分别对置地扩展的多个栅区；与上述多个沟道区分别具有的沟道端中的、分别位于最靠近上述视频信号线侧和上述像素电极侧的第一沟道端和第二沟道端相比，上述多个栅区分别具有的栅端中的、分别位于最靠近上述视频信号线侧和上述像素电极侧的第一栅端和第二栅端，更靠近上述视频信号线侧和上述像素电极侧；而且，在上述多个沟道区具有的沟道端中的、除上述第一和上述第二沟道端以外的至少一个沟道端中，在比上述第一和上述第二沟道端分别离最近栅端的距离短的距离处，形成栅端。
(10).进而，也可以是，在上述(9)所述的显示装置中，上述杂质区中的与上述第一沟道端和上述第二沟道端邻接的区域是以比其外部低的浓度添加了上述预定的杂质或与其不同的杂质的低浓度区。
(11).进而，也可以是，在上述(9)所述的显示装置中，上述杂质区中的与上述多个沟道区分别相接的区域全部都是以比其外部低的浓度添加了上述预定的杂质或与其不同的杂质的低浓度区。
(12).进而，也可以是，在上述(9)～(11)中任一项所述的显示装置中，在除上述第一和上述第二沟道端以外的至少一个沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。
(13).进而，也可以是，在上述(9)～(11)中任一项所述的显示装置中，在除上述第一和上述第二沟道端以外的所有沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。
(14).进而，也可以是，在上述(9)所述的显示装置中，上述栅电极膜为带状，具有其带宽增减的形状。
根据本发明，通过针对有多个的TFT的至少一部分，使半导体膜与栅电极膜相对置的面积相对于沟道区的相对面积不同，提供抑制光泄漏电流的产生，且抑制电容增加的结构的显示装置。
即，如果在至少一个位置处被遮光，则可以抑制光泄漏电流。因此，即使在其它位置遮光的程度比它低，产生了成为光泄漏电流的原因的空穴电子对，也能通过串联地设置来抑制在像素电极与视频信号线之间流过的光泄漏电流。而且，由于在其它位置可以抑制电容增加，所以利用TFT所具有的电容可以抑制像素电压的降低造成的显示不良。
另外，根据本发明，提供如下结构的显示装置，与其它位置相比成为强电场的情形多，通过使位于多个沟道区的最外侧的端附近成为遮光程度高的结构，抑制光泄漏电流，且在其它位置的沟道端附近，抑制电容增加。
即，由于在认为容易产生光泄漏电流的上述位于最外侧的端附近，抑制了空穴电子对的产生、抑制了光泄漏电流，所以即使在其它位置具有遮光程度比它低的结构，产生空穴电子对，也能通过串联地设置来抑制在视频信号线与像素电极之间流过的光泄漏电流。而且，由于在其它位置可以抑制电容增加，所以利用TFT所具有的电容可以抑制像素电压的降低造成的显示不良。
附图说明
图1是示出构成液晶显示装置的衬底等的示意图。
图2是示出构成IPS方式的液晶显示装置的TFT衬底的等价电路图。
图3是示出根据本实施方式的TFT衬底的一个像素区域的放大平面图。
图4是图3的A-B-C剖切面处的剖面图。
图5是图3的TFT附近的放大平面图。
图6A～图6J是示出制造根据本实施方式的显示装置中的TFT的样子的图。
图7是从上侧看在沟道区的两端与第一杂质区相接的半导体膜和位于其下侧的栅电极膜时得到的放大平面图，是沟道区端和栅电极膜端的距离在两端相等时的图。
图8是从上侧看在沟道区的两端与第一杂质区相接的半导体膜和位于其下侧的栅电极膜时得到的放大平面图，是沟道区端和栅电极膜端的距离在两端不同时的图。
图9是从上侧看在沟道区的两端与第二杂质区相接，进而在其外部与第一杂质区相接的半导体膜和位于其下侧的栅电极膜时得到的放大平面图。
图10A～10C是示出具有多栅结构的两个TFT的结构的示意图。
图10D～10E是示出具有多栅结构的四个TFT的结构的示意图。
图11是从上侧看具有图10D的结构的TFT的放大平面图。
图12是示出根据本实施方式的TFT衬底的一个像素区域的放大平面图。
图13是图12的A-B-C剖切面处的剖面图。
图14是图12的TFT附近的放大平面图。
图15是从上侧看在沟道区的沟道端与第一杂质区相接的半导体膜和位于其下侧的栅电极膜时得到的放大平面图。
图16是从上侧看在沟道区的沟道端与第二杂质区相接，进而在其外部与第一杂质区相接的半导体膜和位于其下侧的栅电极膜时得到的放大平面图。
图17A～17C是示出具有多栅结构的两个TFT的结构的示意图。
图17D～17E是示出具有多栅结构的四个TFT的结构的示意图。
图18是从上侧看具有图17D的结构的TFT的放大平面图。
图19是示出构成VA方式和TN方式的液晶显示装置的TFT衬底的等价电路图的一例的图。
具体实施方式
(实施方式1)
下面，参照附图说明本发明的实施方式。
根据本发明的一个实施方式的显示装置是利用IPS(面内切换)方式中的一种方式的液晶显示装置，如图1的示意图所示，构成为包含：配置了扫描信号线、视频信号线、具有多栅结构的TFT、像素电极以及共用电极等的TFT衬底2；与该TFT衬底2相对置，设置了滤色片的过滤衬底1；在两衬底夹着的区域中封入的液晶材料；以及位于TFT衬底侧的背光源3。TFT衬底2，在玻璃衬底等的透明衬底上配置有TFT等。
图2是示出上述的液晶显示装置的TFT衬底2的等价电路图。
图2中，在TFT衬底2中，与栅驱动器101连接的多个栅信号线102起到扫描信号线的作用，相互间隔着等间隔在图中横方向上延伸。另外，与数据驱动器103连接的多个视频信号线104相互间隔着等间隔在图中纵方向上延伸。另外，用这些栅信号线102和视频信号线104分别划分棋盘状地排列的像素区域。而且，共用信号线105与各栅信号线102平行，在图中横方向上延伸。
在用栅信号线102和视频信号线104划分的像素区域的角部形成多个串联连接的具有多栅结构的TFT 106，与视频信号线104和像素电极107连接。TFT 106具有的多个栅电极与栅信号线102连接。在各像素电路中形成与一对像素电极107相对置的共用电极108。另外，在图2中示出了两个多栅结构的例子。
在以上的电路构成中，通过共用信号线105向各像素电路的共用电极108施加基准电压，向栅信号线102选择性地施加栅电压，由此控制流过TFT 106的电流。另外，通过选择性地施加的栅电压，把向视频信号线104供给的视频信号的电压选择性地施加到像素电极107上。由此，控制液晶分子的取向等。
图3是TFT衬底2的一个像素区域的放大平面图。该图中示出半导体膜201。在半导体膜201的图中A侧端设置的PAD部205b上侧的层间绝缘膜304上，有接触穴304f，该PAD部205b利用铝等的导电性高的物质与视频信号线104连接。另一方面，在图中C侧端设置的PAD部205a上侧的层间绝缘膜304上，也有接触穴304g，而且在其上侧，在多个绝缘膜305、306和307上也有接触穴307g。该PAD部205a通过其上侧的电极308并不与位于其上侧的共用电极108电气连接，而是进而与上侧的像素电极107连接。栅电极膜102隔着栅绝缘膜303位于半导体膜201的下侧，形成栅信号线102(参照图4)。
在两端的PAD部205b和205a之间，半导体膜201形成具有相等带宽的带状形状。该带状的半导体膜201从位于图中A侧端的PAD部205b开始，在视频信号线104的下侧平行地延伸，然后以斜线的形状从视频信号线104的下侧分离，再次与视频信号线104平行地延伸。另外，与位于半导体膜201的下侧、形成带状形状的栅电极膜102隔着栅绝缘膜303垂直交叉后，折回，再次与上述栅电极膜102垂直交叉(参照图5)。另外，该带状的半导体膜201与视频信号线104平行地延伸，与位于图中C侧端的PAD部205a连接。
图4是图3所示的A-B-C处的剖面图。在半导体膜201上有沟道区202以及为了确保导电性而添加了杂质的第一杂质区203，添加了浓度比上述第一杂质区的杂质浓度低的杂质的第二杂质区204位于这两个区域之间。
在图4中，由于背光源3(未图示)位于透明衬底301的图中下侧，栅电极膜102除了施加栅电压的作用以外，还承担着对与半导体膜201中的与栅电极膜102相对置的区域进行遮光的作用。由此，利用相对于位于半导体膜201中的沟道区202和第二杂质区204的面积的、相对置的栅电极的相对面积，使对该沟道区202和该第二杂质区204遮光的程度不同。另外，利用栅电极膜102与半导体膜201相对置的面积增减电容。
另外，如前所述，半导体膜201从位于图中A侧端的PAD部205b开始，通过在层间绝缘膜304中形成的接触穴304f与视频信号线104连接。另外，同样地，半导体膜201从位于图中C侧端的PAD部205a开始，通过在层间绝缘膜304中形成的接触穴304g与电极308连接。而且，该电极308，通过在位于其上侧的多个绝缘膜305、306和307中设置的接触穴307g且不与共用电极108电气连接地，与位于共用电极108上侧的像素电极107连接。
图5是图3中的位于B附近的TFT 106附近的放大平面图，用该图更具体地说明。
如前所述，图5是从上侧看栅电极膜102位于半导体膜201下侧的TFT 106时得到的平面图。半导体膜201，根据杂质添加程度，由第一杂质区203、第二杂质区204、沟道区202构成。有时也可以在沟道区202与第一杂质区203之间没有第二杂质区204。
在图5中，把沟道区202作为第一沟道区202a和第二沟道区202b示出。在第一沟道区202a的两端分别连接了第二杂质区204a1和204a2，而且在其外部分别连接了第一杂质区203a和203b。同样地，在第二沟道区202b的两端分别连接第二杂质区204b1和204b2，而且在其外部分别连接第一杂质区203c和203b。
分别地，带状的栅电极膜102中的带宽大的部分(以下称为“大栅宽部分”)102a位于第一沟道区202a附近，同样地，带宽小的部分(以下称为“小栅宽部分”)102b位于第二沟道区202b附近，半导体膜201与栅电极膜102分别以不同的面积相对置。
栅电极膜102中的与半导体膜201相对置的区域作为栅区。即，从上侧看半导体膜201时，该栅区指栅电极膜102中的与位于上侧的半导体膜201重叠的区域。而且，第一栅区和第二栅区是栅区中的分别在第一沟道区202a附近和第二沟道区202b附近扩展的区域。即，第一栅区指栅电极膜102中的与位于上侧的第一沟道区202a以及与其相接的第二杂质区204a1和204a2重叠的区域。在作为从上侧看的图的图3和图5中，由于第一沟道区202a以及与其相接的第二杂质区204a1和204a2从上方与第一栅区重叠，所以图中未示出第一栅区。第二栅区也是同样的。
大栅宽部分102a具有图中上端102a1和图中下端102a2，同样地，小栅宽部分102b也具有图中上端102b1和图中下端102b2。另外，第一沟道区202a通过图中上端206a1、图中下端206a2分别与第二杂质区204a1和204a2相接，该区域通过图中上端207a1、图中下端207a2分别与第一杂质区203a和203b相接。在第二沟道区202b附近也同样地，利用图示的分界线与各区域相接。
如前所述，半导体膜201中，在两端的PAD部205b和205a之间，形成具有相等带宽的带状形状。第一沟道区202a和第二沟道区202b以相等的带宽构成。另外，图5中所示的第一沟道区202a和第二沟道区202b具有相等的沟道长度。即，分界线206a1和206a2的距离以及分界线206b1和206b2的距离相等。另外，与沟道区的两端连接的第二杂质区204也分别具有相等的区域长度。即，分界线206a1与207a1、206a2与207a2、206b1与207b1、以及206b2与207b2的距离分别相等。
在图5所示的场合，分界线206a1和206a2都位于栅带端102a1和102a2各自的内侧，所以第一沟道区202a比第一栅区窄，被大栅宽部分102a充分地遮光。相对于此，分界线206b1和206b2都与栅带端102b1和102b2一致，所以第二沟道区202b具有与第二栅区相同的形状和面积，仅仅是被小栅宽部分102b遮了一点光。由此，与第一沟道区202a相比，第二沟道区202b的遮光程度小。
但是，第一沟道区202a被充分遮光，第一沟道区202a中成为难以产生空穴电子对的状态，因此抑制光泄漏电流。由此，即使在串联连接的第二沟道区202b中产生了作为光泄漏电流产生源的空穴电子对，由于不能流过具有第一沟道区的TFT，所以光泄漏电流也被抑制。
各沟道区202及其附近的电容分别取决于半导体膜201与栅电极膜102相对置的面积即各栅区的面积的大小。在图5中，如前所述，第一沟道区202a中的电容比第二沟道区202b中的电容大。
在各沟道区202及其附近，如果电容大，则如前所述，使栅电压截止、保持像素电压时，由于寄生电容增加，所以像素电压的降低加剧，引起新的显示不良。
图5所示的结构，与第一沟道区202a和第二沟道区202b都和大栅宽部分102a相对置时相比，虽然抑制电容的增加，但对于光泄漏电流获得同等或与其相近的抑制。
同样地，图5所示的结构，与第一沟道区202a和第二沟道区202b都和小栅宽部分102b相对置时相比，产生的电容增加，但更加抑制光泄漏电流的产生。
而且，考虑如下情况加以说明：在第二杂质区204中，其产生程度也比沟道区202低，但由于光照射产生空穴电子对。
在图5所示的场合，分界线207a1和207a2都与栅带端102a1和102a2一致，所以把第一沟道区202a以及第二杂质区204a1和204a2合起来得到的区域具有与第一栅区相同的形状和面积，该把第一沟道区202a以及第二杂质区204a1和204a2合起来得到的区域被大栅宽部分102a遮光。相对于此，第二沟道区202b两端的第二杂质区204b1和204b2不被小栅宽部分102b遮光。
把第二杂质区204考虑进去时，虽然认为在第二沟道区202b附近进一步产生成为光泄漏电流原因的空穴电子对，但在第一沟道区202a附近光泄漏电流被抑制，上述效果更高。
另外，把像第二沟道区202b及其附近等那样，为了缓和沟道区端(漏端)附近的电场而使第二杂质区204位于沟道区202与第一杂质区203之间的结构，称为LDD(轻掺杂漏)结构。在LDD结构中，把像第一沟道区202a及其附近那样，通过使第二杂质区204也位于栅电极膜102上侧，栅电极膜102对于第二杂质区204也遮挡来自光源的光的结构，称为GOLD(栅重叠轻掺杂漏)结构。
下面，用图6A～6J说明具有该多栅结构的TFT的制造方法。在此，以具有底栅结构的n型多晶硅TFT的场合为例。
首先，在透明衬底301上层叠防止来自透明衬底301的杂质污染的污染防止膜302。透明衬底301是例如玻璃衬底。污染防止膜302利用例如CVD法形成硅氮化膜(SiNx)(图6A)。
然后，形成栅电极膜102。栅电极膜102，由于在后面的Si的结晶化工序中被加热到高温，所以希望用Mo、W、Ti、Ta或它们的合金等熔点比较高的导电性材料形成。经过公知的光刻工序和蚀刻工序形成其形状(图6B)。例如，栅电极膜形成带状的形状时，如图5所例示的那样，通过采用在多个TFT中增减该栅电极膜102的带宽的形状，可以在各TFT中增减与半导体膜201相对置的栅电极膜的面积。另外，在图6B中，该栅电极膜示为102a和102b。
以覆盖栅电极膜102的方式形成栅绝缘膜303，进而在栅绝缘膜303上形成半导体膜201。栅绝缘膜303是例如硅氧化膜(SiOx)或硅氮化膜(SiNx)，利用CVD法等形成。半导体膜201，首先用CVD法形成非晶态硅膜，进行非晶态硅膜的脱氢处理等后，利用激态激光等的激光退火等结晶化，成为多晶硅(图6C)。
半导体膜201经过公知的光刻工序和蚀刻工序被加工成图3所示的半导体膜201的形状等(图6D)。
然后，以覆盖半导体膜201的方式形成绝缘膜304a。绝缘膜304a是例如硅氧化膜(SiOx)，利用CVD法形成。由于通过绝缘膜304a向半导体膜201注入杂质，所以希望膜厚在200nm以下。然后，为了控制TFT的阈值电压，对半导体膜201注入杂质(图6E)。该杂质是例如磷(P)、硼(B)等。图6E上部的多个箭头示意地示出注入杂质的样子。
在上述绝缘膜304a上涂敷了光刻胶后，在与栅电极膜102相对置的沟道区202及其附近的预定位置上形成残留了光刻胶311的图案。通过对半导体膜201注入典型的1×1018(原子/cm3)以上的杂质，形成第一杂质区203(图6F)。该杂质是例如磷(P)等。与图6E同样地，图6F上部的多个箭头示出注入杂质的样子。
通过利用灰化处理、热处理等对该光刻胶311进行回流(reflow)处理，典型地，使其后退0.5～2.0μm的长度。然后通过对半导体膜201注入典型的1×1016～1×1019(原子/cm3)的范围的杂质，形成添加了浓度比上述第一杂质区203低的杂质的第二杂质区204(图6G)。该杂质是例如磷(P)等。一般地，是与第一杂质区203的杂质相同的物质，但有时也可以是与第一杂质区203的杂质不同的物质。然后，利用灰化处理除去该光刻胶311。另外，图6G上部的多个箭头也是与图6E、图6F同样的。
通过调整上述光刻胶311的图案形状、上述回流处理的后退长度等，形成图3、图5中所示的各TFT中的沟道区202、与其相接的第二杂质区204、以及进而在外部相接的第一杂质区203。
另外，利用上述回流处理可以抑制第二杂质区204的区域长度的波动。另外，利用上述光刻胶311的图案形状等还可以增减各TFT中的沟道区202的沟道长度。像图3、图5中所示的那样，与利用增减了带状栅电极膜102的带宽的栅电极膜的形状的场合不同，利用本方法，即使通过增减沟道长度等也能解决本发明的问题。
通过在绝缘膜304a上层进一步层叠绝缘膜304b形成层间绝缘膜304。这是为了抑制栅电极膜102与视频信号线104和电极308等之间产生的电容。然后，为了激活第一杂质区203和第二杂质区204中所含的杂质并为了修复由于注入杂质而产生的晶体缺陷，进行退火处理(图6H)。
进而，经过公知的光刻工序和蚀刻工序形成接触穴304f和304g(图6I)。
借助于接触穴304f和304g形成用来与像素电极107连接的电极308和视频信号线104。以覆盖电极308、视频信号线104和层间绝缘膜304的方式形成钝化膜305。该钝化膜305是例如利用CVD法形成的硅氮化膜(SiNx)。然后，为了使氢与位于半导体膜201、半导体膜201与栅绝缘膜303的界面等处的悬挂键结合，进行退火处理(图6J)。
然后，如图4所示，形成平坦化膜306、共用电极108。然后，形成绝缘膜307，经过公知的光刻工序和蚀刻工序形成接触穴307g。然后，通过形成像素电极107构成IPS方式的像素区域。
(实施方式2)
在本发明中，上述第二杂质区204并不是必需的。因此，首先说明不含上述第二杂质区204的结构。
图7示出作为在各TFT中，与半导体膜201的下侧相对置的栅电极膜102与半导体膜201中的沟道区202的相对关系的典型情况。示出沟道区202的两端与第一杂质区203j和203k相接的半导体膜201。沟道区202的两端分别是211j和211k。栅电极膜102位于该半导体膜201的下方，在沟道区202附近半导体膜201与栅电极膜102相对置。栅电极膜102的两端分别是102j和102k。如前所述，栅电极膜102中的与半导体膜201相对置的区域作为栅区。
在图7(a)中，由于沟道端211j和211k都位于栅带端102j和102k各自的内侧，沟道区202比栅区窄，沟道区202被栅电极膜102充分地遮光。
同样地，在图7(b)中，由于沟道端211j和211k都与栅带端102j和102k一致，所以沟道区202与栅区的面积相等，沟道区202被栅电极膜102遮光。
在图7(c)中，由于沟道端211j和211k都位于栅带端102j和102k各自的外侧，沟道区202比栅区宽，沟道区202不被栅电极膜102充分地遮光。
另外，各TFT中的电容很大地取决于该TFT中的半导体膜201与栅电极膜102相对置的面积。在图7的各图中，由于示出了沟道区202是相同形状和面积的场合，所以栅电极膜102的带宽即102j与102k的距离越长，则该对置的面积越大，遮光的程度增加，同时电容也增加。
如果考虑在第一沟道区202a中采用图7(a)的结构时，则在本发明中，由于栅区相对于沟道区202的相对面积不同，所以考虑在第二沟道区202b中是图7中的任一种结构。而且，在图7(a)的结构中考虑第二沟道区202b与第二栅区的面积之差比第一沟道区202a与第一栅区的面积之差小的场合、和大的场合。此时，栅区从沟道区202的外部扩展的TFT，遮光程度大且电容相对地增加。
在第二沟道区202b中，图7(a)中第二沟道区202b中的该面积差比第一沟道区202a中的该面积差小时，或者，采用图7(b)、图7(c)中的任一种结构时，构成第一沟道区202a的TFT有助于提高遮光程度、抑制光泄漏电流，构成第二沟道区202b的TFT成为抑制电容增加比抑制空穴电子对的产生更优先的结构。
在第二沟道区202b中，图7(a)中第二沟道区202b中的该面积差比第一沟道区202a中的该面积差大时，相反地，构成第二沟道区202b的TFT有助于提高遮光程度、抑制光泄漏电流，构成第一沟道区202a的TFT成为更优先抑制电容增加的结构。
作为与上述结构组合不同的结构组合，还考虑第一沟道区202a中采用图7(b)的结构、第二沟道区202b中采用图7(c)的结构，以及第一沟道区202a和第二沟道区202b中都采用图7(c)的结构的场合。
在前者的场合下，与上述同样地，构成第一沟道区202a的TFT有助于抑制光泄漏电流，构成第二沟道区202b的TFT成为更优先抑制电容增加的结构。
在后者的场合下，沟道区202与栅区的面积之差小的TFT更加抑制光泄漏电流，该面积之差大的TFT成为更优先抑制电容增加的结构。这是因为，TFT是图7(c)的结构时，沟道区202不被栅电极膜102充分地遮光，但该面积之差小时比该面积之差大时相对地有助于增加遮光的程度，且更增加电容。
(实施方式3)
在上述实施方式2中，为了有助于概念的理解，描述了图7中的沟道端211j和211k与栅带端102j和102k各自的相对位置关系相等的场合，但也考虑采用在两端不同的结构时的场合。
图8示出了几个例子，但并不限于这些图例。沟道端211j(或211k)位于栅带端102j(或102k)内侧时，两分界线的差越大，则相对地有助于增加遮光的程度，且更增加电容。相反地，沟道端211j(或211k)位于栅带端102j(或102k)外侧时，两分界线的差越小，则相对地有助于增加遮光的程度，且更增加电容。
(实施方式4)
下面，对沟道区202的两端分别与上述第二杂质区204相接的结构进行说明。
图9示出作为在一个TFT中，与半导体膜201的下侧相对置的栅电极膜102与半导体膜201中沟道区202和第二杂质区204的相对关系的典型情况。
此时也是，如果注意到沟道区202比第二杂质区204更容易产生光照射导致的空穴电子对这一点，则可以与实施方式2同样地说明。
另外，如果注意到第二杂质区204比第一杂质区203更容易产生光照射导致的空穴电子对这一点，则在实施方式2中，通过取代图7中沟道区202的沟道端211j和211k与栅带端102j和102k各自的相对位置关系，而讨论图9中第二杂质区204与第一杂质区203的分界线213j和213k与栅带端102j和102k各自的相对位置关系，也可以与实施方式2同样地说明。
(实施方式5)
与实施方式2同样地，描述了图9的各部分的分界线212j和213j与栅带端102j的相对位置关系、分界线212k和213k与栅带端102k的相对位置关系相等的场合，但也考虑采用在两端不同的结构时的场合。
即，分界线213j(或213k)位于栅带端102j(或102k)内侧时，两分界线的差越大，则相对地有助于增加遮光的程度，且更增加电容。相反地，分界线213j(或213k)位于栅带端102j(或102k)外侧时，两分界线的差越小，则相对地有助于增加遮光的程度，且更增加电容。
(实施方式6)
进而，在实施方式2和实施方式4中，对上述第二杂质区204分别不与沟道区202的两端相接的场合、和分别与沟道区202的两端相接的场合进行了说明，但也考虑采用第一沟道区202a和第二沟道区202b的两端中的一部分的端与上述第二杂质区204相接的结构时的场合。另外，此时也考虑采用在各沟道两端不同的结构时的场合。
作为该场合下的一个实施方式，示于作为示意图的图10A。图10A是两个TFT串联连接的多栅结构。在第一沟道区202a的一端与第二杂质区204a相接，但另一端不与第二杂质区204a相接。由于第一沟道区202a及与其相接的第二杂质区204a与第一栅区相等，被栅电极膜102a遮光，所以抑制光泄漏电流。
同样地，第二杂质区204b只与第二沟道区202b的一端相接。但是，由于第二杂质区204b位于第二栅区外部，第二杂质区204b不被栅电极膜102b遮光，所以空穴电子对容易产生，但利用第一沟道区202a图中右端及与其相接的第二杂质区204a，在第一沟道区202a图中右端抑制光泄漏电流。尽管如此，由于第二杂质区204b与栅电极膜102b不对置，所以在第二沟道区附近抑制电容增加。
(实施方式7)
限定在第一沟道区202a中第一栅区比第一沟道区202a宽的场合。而且，对于第一沟道区202a的两端与第二杂质区204a相接的场合，这指的是采用图9中(a)、(b)或(c)中的任一种结构。
这是，在第一沟道区202a及其附近，由于被栅电极膜102a遮光，所以起到抑制光泄漏电流的作用。如前所述，第二沟道区202b中采用的结构包含具有更能抑制光泄漏电流的作用的场合，但此时，相反地，在第一沟道区202a附近，成为更能抑制电容增加的结构。
作为该场合下的一个实施方式，示于作为示意图的图10B。该图中是两个TFT串联连接的多栅结构。第一沟道区202a和第二沟道区202b的两端分别与第二杂质区204a和204b相接。第一沟道区202a中具有图9(a)的结构，第二沟道区202b中具有图9(b)的结构。
此时，在第一沟道区202a附近，起到抑制光泄漏电流的作用。与第一沟道区202a相比，在第二沟道区202b附近，遮光程度下降，但电容减小。
(实施方式8)
在实施方式7基础上进一步地限定以下情况：在第二沟道区202b与第二杂质区204b不相接的场合，第二沟道区202b比第二栅区宽；第二沟道区202b与第二杂质区204b相接的场合，在将第二沟道区202b与第二杂质区204b相加得到的区域比第二栅区宽。对于第二沟道区202b的两端与第二杂质区204b相接的场合，这指的是采用图9中(c)、(d)或(e)中的任一种结构。
这是，在第二沟道区202b及其附近，不被栅电极膜102b充分遮光，但起到减小电容的作用。如前所述，此时也是，包含第一沟道区202a和第二沟道区202b都具有图9(c)的结构的场合。
作为该场合下的一个实施方式，示于作为示意图的图10C。该图是两个TFT串联连接的多栅结构。第一沟道区202a和第二沟道区202b的两端分别与第二杂质区204a和204b相接。第一沟道区202a中具有图9(a)的结构，第二沟道区202b中具有图9(c)的结构。
另外，像图5等中已示出的第一沟道区202a中具有图9(b)的结构，第二沟道区202b中具有图9(d)的结构的场合，对本实施方式也适用。
而且，已示出的图10A也适用于以下场合，即对于第一沟道区202a和第二沟道区202b都只有一端分别与第二杂质区204a和204b相接的场合，获得同样的效果。
(实施方式9)
在实施方式8基础上进一步地，把第一沟道区202a包含在半导体膜201形成为带状形状的区域中，并限定在串联连接的多个沟道区202中的最靠近像素电极107的沟道区上。这是因为，像素电极107保持高电位时产生泄漏电流，因像素电极107的电位下降产生光泄漏电流导致的显示不良的情形很多。
这是因为考虑到，多数情况下，像素电极107保持高电位时，最靠近像素电极107的沟道区202的两端中的、位于像素电极107侧的一端附近，与其它沟道区端相比，成为更强电场；多数情况下，如果在该端附近存在空穴电子对则被该强电场分离成空穴和电子，光泄漏电流增加。
由此，通过使具有抑制光泄漏电流的作用的遮光效果高的第一沟道区202a在串联连接的多个沟道区202中最靠近像素电极107，来提高抑制光泄漏电流的效果。
作为该场合下的一个实施方式，示于作为示意图的图10D。图10D中是四个TFT串联连接的多栅结构。半导体膜的图中右端与像素电极107连接，图中左端与视频信号线104连接。四个沟道区202中，第一沟道区202a位于作为最靠近像素电极107侧的图中最右侧。第二沟道区202b位于除第一沟道区202a以外的三个沟道区202中的任一个位置上。图10D中，示出了第二沟道区202b位于从图中左端起第二个的场合。各沟道区202的两端分别与第二杂质区204相接。
图10D中，第一沟道区202a中具有图9(b)的结构，第二沟道区202b中具有图9(d)的结构。另外，图10D中，关于另一沟道区202c，示出从图中右端起第二个沟道区202c具有图9(b)的结构，从图中左端起第一个沟道区202c具有图9(c)的结构的场合。
此时，在第一沟道区202a附近，起到抑制光泄漏电流的作用；与第一沟道区202a附近相比，在第二沟道区202b附近，遮光程度下降，但电容减小。而且，通过使第一沟道区202a位于最靠近像素电极107侧，来提高抑制其光泄漏电流的效果。
另外，作为其它实施方式，考虑在已示出的图10B和图10C中，各半导体膜201的图中右端与像素电极107连接，图中左端与视频信号线104连接的场合。此时。第一沟道区202a位于像素电极107侧，第二沟道区202b位于视频信号线104侧。而且，同样地，图5所示的结构也是，第一沟道区202a位于像素电极107侧，第二沟道区202b位于视频信号线104侧。另外，在已示出的图10A中，半导体膜201同样地连接时，也是同样的。
(实施方式10)
在实施方式9基础上进一步地限定为如下场合，在第一沟道区202a以外的各沟道区202c不与上述第二杂质区204c相接时，沟道区202c比栅区中在该沟道区202c附近分别扩展的区域宽；在第一沟道区202a以外的各沟道区202c与上述第二杂质区204c相接时，将沟道区202c与第二杂质区204c相加得到的区域，比栅区中在该沟道区202c附近分别扩展的区域宽。与上述场合同样地，对于该沟道区202c的两端与第二杂质区204c相接的场合，指的是在各沟道区202c附近采用图9中(c)、(d)或(e)中的任一种结构。
由于在遮光效率高的第一沟道区202a附近，抑制光泄漏电流，所以在除此以外的沟道区202c中可以具有抑制电容增加的结构。由此，既可以抑制光泄漏电流，也可以抑制电容增加伴随的显示不良。
作为该场合下的一个实施方式，示于作为示意图的图10E。该图中是四个TFT串联连接的多栅结构。四个沟道区中，位于最靠近像素电极107侧的第一沟道区202a中具有图9(b)的结构，其它的各沟道区202c中具有图9(d)的结构。
此时，在第一沟道区202a附近，起到抑制光泄漏电流的作用；与第一沟道区202a附近相比，在其它的沟道区202c附近，电容都减小。而且，通过使第一沟道区202a位于最靠近像素电极107侧，来提高抑制其光泄漏电流的效果。由此，在该实施方式中获得既抑制光泄漏电流又抑制电容增加的显著效果。
另外，在上述实施方式9中所示的图10A、10C和图5那样的、具有两个多栅结构的场合也适用于本实施方式。
(实施方式11)
在本发明中是在多个TFT之间增减半导体膜201与栅电极膜102的相对置的面积的结构。如图3和图5中所示的那样，考虑栅电极膜102为带状形状的场合。通过形成在多个TFT各自中选择性地增减其带宽的形状，增减该相对置的面积。
作为该场合下的栅电极膜102的形状的一个实施方式，示于图11。该图是从上侧看图10D所示的具有四个多栅结构的TFT的放大平面图。
栅电极膜102形成为带状形状，形成为在各TFT中增减其带宽的形状。在形成这样的形状的栅电极膜102上层叠栅绝缘膜303，再在其上形成预定的半导体膜201。在图11中，在各TFT中，沟道区202的带宽和沟道长度、第二杂质区204的区域长度相等。即，沟道区202以及与其相接的第二杂质区204的形状和面积在各TFT中是相等的。此时，在各TFT中半导体膜201具有相同的结构，但利用增减栅电极膜102的带宽的形状，也可以在各TFT中采用不同的结构。
另外，也可以不利用增减栅电极膜102的带宽的形状而是利用图6F和图6G中说明的涂敷光刻胶311的图案，以在各TFT中采用不同的结构的方式制造，也可以并用两种方法。
(实施方式12)
图12是TFT衬底2的一个像素区域的放大平面图。该图中设置有半导体膜201。在半导体膜201的图中A侧端设置的PAD部205b上侧的层间绝缘膜304上，有接触穴304f，该PAD部205b利用铝等的导电性高的物质与视频信号线104连接。另一方面，在图中C侧端设置的PAD部205a上侧的层间绝缘膜304上，也有接触穴304g，而且在其上侧，在多个绝缘膜305、306和307上也有接触穴307g。该PAD部205a通过其上侧的电极308并不与位于其上侧的共用电极108电气连接，而是进而与上侧的像素电极107连接。栅电极膜102隔着栅绝缘膜303位于半导体膜201的下侧，形成栅信号线102(参照图13)。
在两端的PAD部205b和205a之间，半导体膜201形成为具有相等带宽的带状形状。该带状的半导体膜201从位于图中A侧端的PAD部205b开始，在视频信号线104的下侧平行地延伸，然后利用斜线的形状从视频信号线104的下侧分离，再次与视频信号线104平行地延伸。另外，与位于半导体膜201的下侧并形成带状形状的栅电极膜102隔着栅绝缘膜303垂直交叉后，折回，再次与上述栅电极膜102垂直交叉(参照图14)。另外，该带状的半导体膜201与视频信号线104平行地延伸，与位于图中C侧端的PAD部205a连接。
图13是图12所示的A-B-C处的剖面图。在半导体膜201上有沟道区202以及为了确保导电性而添加了杂质的第一杂质区203，添加了浓度比上述第一杂质区的杂质浓度低的杂质的第二杂质区204位于这两个区域之间。
在图13中，由于背光源3(未图示)位于透明衬底301的图中下侧，栅电极膜102除了施加栅电压的作用以外，还承担着对半导体膜201中的与栅电极膜102相对置的区域进行遮光的作用。由此，利用相对于沟道区202的沟道端和第二杂质区204的、相对置的栅电极膜102的栅端的相对位置，使对该沟道区202的端部和该第二杂质区204遮光的程度不同。另外，利用栅电极膜102与半导体膜201相对置的面积增减电容。
另外，如前所述，半导体膜201从位于图中A侧端的PAD部205b开始，通过在层间绝缘膜304中形成的接触穴304f与视频信号线104连接。另外，同样地，半导体膜201从位于图中C侧端的PAD部205a开始，通过在层间绝缘膜304中形成的接触穴304g与电极308连接。而且，该电极308，通过在位于其上侧的多个绝缘膜305、306和307中设置的接触穴307g且不与共用电极108电气连接地，与位于共用电极108上侧的像素电极107连接。
图14是图12中的位于B附近的TFT 106附近的放大平面图，用该图更具体地说明。
如前所述，图14是从上侧看栅电极膜102位于半导体膜201下侧的TFT 106时得到的平面图。
首先，说明半导体膜201。在图14中，半导体膜201形成为具有相等带宽的带状形状，根据杂质添加程度，由第一杂质区203、第二杂质区204、沟道区202构成。
在图14中，把沟道区202作为第一沟道区202a和第二沟道区202b示出。在具有带状形状的半导体膜201中，第一沟道区202a和第二沟道区202b隔着第一杂质区203b等串联设置，且第一沟道区202a隔着第一杂质区203a与像素电极107连接，第二沟道区202b隔着第一杂质区203c与视频信号线104连接。
第一沟道区202a具有图中上侧的沟道端206a1和图中下侧的沟道端206a2，同样地，第二沟道区202b的两端是沟道端206b1和沟道端206b2。沟道端206a1是第一沟道区202a的像素电极107侧的一端，以下称为第一沟道端。同样地，沟道端206b1是第二沟道区202b的视频信号线104侧的一端，以下称为第二沟道端。另外，由于像素电极107和视频信号线104位于串联设置的两个沟道区的外侧，所以把第一沟道端206a1和第二沟道端206b1分别称为第一沟道区202a和第二沟道区202b的外侧的端。同样地，把沟道端206a2和沟道端206b2分别称为第一沟道区202a和第二沟道区202b的内侧的端。
第二杂质区204a1和204a2分别位于第一沟道区202a与第一杂质区203a和203b之间；同样地，第二杂质区204b1和204b2分别位于第二沟道区202b与第一杂质区203c和203b之间。第二杂质区204a1和204a2与第一杂质区203a和203b之间的分界线分别是207a1和207a2；同样地，第二杂质区204b1和204b2与第一杂质区203c和203b之间的分界线分别是207b1和207b2。另外，在图14中，两个沟道区202的所有的两端都与第二杂质区204相接，但有时也可以在沟道区202与第一杂质区203之间不存在第二杂质区204。
另外，图14中所示的第一沟道区202a和第二沟道区202b具有相等的沟道长度。即，第一沟道端206a1和沟道端206a2的距离以及第二沟道端206b1和沟道端206b2的距离相等。另外，与沟道区的两端连接的第二杂质区204也具有分别相等的区域长度。即，第一沟道端206a1与分界线207a1、沟道端206a2与分界线207a2、第二沟道端206b1与分界线207b1、以及沟道端206b2与分界线207b2的距离都分别相等。
下面，说明栅电极膜102。在图14中，栅电极膜102形成为具有相等带宽的带状形状，与半导体膜201相对置。栅电极膜102具有图中上侧的栅端102a1和图中下侧的栅端102a2。栅电极膜102中与半导体膜201相对置的区域作为栅区。即，从上侧看半导体膜201时，该栅区指栅电极膜102中的与位于上侧的半导体膜201重叠的区域。而且，把栅区中的在第一沟道区202a附近和第二沟道区202b附近分别扩展的区域，分别作为第一栅区和第二栅区。即，第一栅区指栅电极膜102中的与位于上侧的第一沟道区202a以及与其相接的第二杂质区204a1重叠的区域。在作为从上侧看到的图12和图14中，由于第一沟道区202a以及与其相接的第二杂质区204a1从上方与第一栅区重叠，所以图中未示出第一栅区。第二栅区也是同样的。另外，以下把第一栅区的像素电极107侧的一端称为第一栅端，把第二栅区的视频信号线104侧的一端称为第二栅端。第一栅端和第二栅端，由于都位于栅电极膜102的图中上侧，所以都是栅端102a1。
另外，如前所述，半导体膜201形成为具有相等带宽的带状形状，第一沟道区202a和第二沟道区202b以相等的带宽构成。因此，分别在第一沟道区和第二沟道区附近，半导体膜201与栅电极膜102以相等的面积相对置。即，第一沟道区和第二沟道区的面积相等。
在图14所示的场合，第一沟道端206a1和第二沟道端206b1都位于第一和第二栅端即栅端102a1的内部。因此，分别在第一沟道端206a1侧和第二沟道端206b1侧即两沟道区的外侧，第一沟道区202a和第二沟道区202b都被栅电极膜102充分地遮光。相对于此，沟道端206a2和206b2都与栅端102a2一致，所以分别在沟道端206a2侧和206b2侧即两沟道区的内侧，第一沟道区202a和第二沟道区202b都仅仅是被栅电极膜102遮了一点光。由此，与外侧的端的附近相比，各沟道区的内侧的端的附近的遮光程度小。
但是，在与可以成为光泄漏电流的主要原因的强电场有关的各沟道区的外侧的沟道端附近被充分遮光，在外侧的沟道端附近成为难以产生空穴电子对的状态，因此抑制光泄漏电流。由此，即使在两沟道区的内侧的沟道端附近产生了作为光泄漏电流产生源的空穴电子对，光泄漏电流也被抑制。
各沟道区202及其附近的电容分别取决于半导体膜201与栅电极膜102相对置的面积即各栅区的面积的大小。
在各沟道区202及其附近，如果电容大，则如前所述，使栅电压截止、保持像素电压时，由于寄生电容增加，所以加剧了像素电压的降低，引起新的显示不良。
图14所示的结构，与栅端102a2分别位于各沟道区的内侧的端206a2和206b2的外部时相比，尽管抑制电容的增加，但具有对于光泄漏电流获得同等或与其相近的抑制的效果。
同样地，图14所示的结构，与栅端102a1分别位于两沟道区的外侧的端即第一沟道端206a1和第二沟道端206b1一致时相比，虽然产生的电容增加，但具有抑制光泄漏电流的产生的效果。
而且，考虑如下情况进行说明：在第二杂质区204中，其产生程度也比沟道区202低，但由于光照射产生空穴电子对。
在图14所示的场合，分界线207a1和207b1都与第一和第二栅端即栅端102a1一致，所以第二杂质区204a1和204b1也被栅电极膜102遮光。相对于此，第二杂质区204a2和204b2位于栅电极膜102外部，不被栅电极膜102遮光。
把第二杂质区204考虑进去时，考虑到在两沟道区的内侧的沟道端附近进一步产生作为光泄漏电流原因的空穴电子对，但在两沟道区的外侧的沟道端附近光泄漏电流被抑制，上述效果更高。
(实施方式13)
在本发明中，上述第二杂质区204并不是必需的。因此，首先说明不含上述第二杂质区204的结构。
图15示出作为在一个TFT的单侧，与半导体膜201的下侧相对置的栅电极膜102的栅端102j与半导体膜201的沟道区202的沟道端211j的相对关系的典型情况。示出栅电极膜102位于该半导体膜201的下方，在沟道区202附近半导体膜201与栅电极膜102相对置。图15示出示出沟道区202的沟道端211j与第一杂质区203相接的半导体膜201。如前所述，栅电极膜102中的与半导体膜201相对置的区域作为栅区。
在图15(a)中，由于沟道端211j分别位于栅端102j的内部，所以沟道区202的沟道端211j侧被栅电极膜102充分地遮光。
同样地，在图15(b)中，由于沟道端211j与栅端102j一致，所以沟道区202的沟道端211j侧被栅电极膜102遮光。
在图15(c)中，由于沟道端211j位于栅端102j的外部，所以沟道区202的沟道端211j侧位于栅电极膜102的外部，沟道区202的沟道端211j侧不被栅电极膜102充分地遮光。
另外，各TFT中的电容很大地取决于该TFT中的半导体膜201与栅电极膜102相对置的面积。在图15的各图中，沟道区202是相同形状和面积的场合时，栅电极膜102的带宽越长，则该对置的面积越大，遮光的程度增加，同时电容也增加。
在本发明中，在可能成为光泄漏电流的主要原因的第一沟道端206a1和第二沟道端206b1的附近采用图15(a)的结构。即，通过在第一和第二沟道端附近都具有被栅电极膜102遮光的结构，而具有抑制光泄漏电流的作用。
多个沟道区所具有的沟道端中的、除第一和第二沟道端以外的端，也可以是图15中的任一种结构，但在本发明中，在第一和第二沟道端以外的沟道端中的至少一个沟道端附近，具有与第一和第二沟道端附近相比，遮光程度减小、但相对地更抑制电容增加的结构。此时，与在该沟道端附近采用与第一和第二沟道端附近相同的结构时相比，具有抑制电容增加造成的显示不良，且对于光泄漏电流也获得同等或与其相近的抑制的效果。
在本发明中，还考虑在该沟道端附近采用图15中的任一种结构的场合。由于遮光程度减小，在采用图15(a)的结构时，在该沟道端附近，沟道端211j与栅端102j的距离分别比第一和第二沟道端附近的沟道端211j与栅端102j的距离更短。另外，在采用图15(b)和图15(c)的结构时，不管哪种场合，都具有遮光程度减小但相对地更抑制电容增加的结构。即，在采用图15(c)的结构时，不限于在该沟道端附近，沟道端211j与栅端102j的距离分别比第一和第二沟道端附近的沟道端211j与栅端102j的距离更近的场合，在比哪个距离都长的场合也可以适用本发明。
(实施方式14)
下面，对沟道区202与上述第二杂质区204相接的结构进行说明。
图16示出作为在一个TFT的单侧，与半导体膜201的下侧相对置的栅电极膜102的栅端102j与半导体膜201中沟道区202的沟道端212j和第二杂质区204的相对关系的典型情况。
此时也是，如果注意到沟道区202比第二杂质区204更容易产生光照射导致的空穴电子对这一点，则可以与实施方式13同样地说明。
另外，如果注意到第二杂质区204比第一杂质区203更容易产生光照射导致的空穴电子对这一点，则在实施方式13中，通过取代图15中沟道端211j与栅端102j的相对位置关系，而讨论分界线213j与栅端102j的相对位置关系，也可以与实施方式13同样地说明。
(实施方式15)
进而，在实施方式13和实施方式14中，对该沟道端与第二杂质区204不相接的场合、和相接的场合进行了说明，但也考虑沟道区的任一沟道端与第二杂质区204相接，而另一个沟道端与第二杂质区204不相接的场合。
作为该场合下的一个实施方式，示于作为示意图的图17A。图17A是两个TFT隔着第一杂质区203串联连接的多栅结构。第一沟道区202a和第二沟道区202b分别隔着第一杂质区203与像素电极107和视频信号线104连接。
第一沟道区202a的像素电极107侧即作为外侧的沟道端的第一沟道端206a1和第二沟道区202b的视频信号线104侧即作为外侧的沟道端的第二沟道端206b1，位于相对置的栅电极膜102a和102b的栅端的内部。因此，各沟道区202成为在外侧被栅电极膜102遮光、抑制光泄漏电流的结构。而且，在图17A中，由于第一和第二沟道端分别与第二杂质区204a和204b相接，该第二杂质区204都被栅电极膜102遮光，所以成为进一步抑制光泄漏电流的结构。另外，在图17A中，第一沟道端206a1是第一沟道区202a与第二杂质区204a的分界线，第二沟道端206b1是第二沟道区202b与第二杂质区204b的分界线。
相对于此，第一和第二沟道区的内侧的各沟道端，分别与相对置的栅电极膜102a和102b的栅端重叠，该沟道端分别位于离该栅端的距离比第一和第二沟道端与最近的栅端的各自的距离更近的位置。而且，该沟道端不与第二杂质区204相接。
由此，在各沟道区202及其附近，内侧比外侧的遮光程度低，具有抑制电容增加比抑制光泄漏电流更优先的结构。由此，与在各沟道区202的内侧的沟道端附近采用与第一和第二沟道端附近相同的结构时相比，具有抑制电容增加造成的显示不良，且对于光泄漏电流也获得同等或与其相近的抑制的效果。
(实施方式16)
在实施方式16中限定第一和第二沟道端与第二杂质区204相接的场合。
如前所述，多数情况下，像素电极107保持高电位时在第一沟道端206a1附近，视频信号线104保持高电位时在第二沟道端206b1附近，与其它沟道端附近相比，成为更强电场，在该沟道端附近可以成为泄漏电流增加的原因。因此，第二杂质区204与该沟道端相接时，由于因第二杂质区204而在沟道端附近降低电位梯度即电场，所以进一步抑制泄漏电流。
此时，在第一和第二沟道端附近，沟道端在栅端内部，且第二杂质区204与该沟道端相接，所以采用图16中(a)、(b)或(c)的结构。该场合下的一个实施方式，作为示意图的图17A所示的例子原样适用。
(实施方式17)
考虑在第一和第二沟道端以外的沟道端中的至少一个沟道端中，栅端的位置更靠近沟道端，该栅端与第二杂质区204相接的场合。此时，利用第一和第二沟道端附近的结构，该栅端可以采用图16的所有结构。
在本实施方式中，限定栅端102j位于第二杂质区204的第一杂质区203侧的端即分界线213j内部的场合。即，限定图16中的(c)、(d)和(e)的场合。
在本实施方式中，由于栅端102j位于分界线213j内部，所以第二杂质区204的至少一部分区域不被栅电极膜102遮光。即，如果把第二杂质区204考虑进去来考察，则与第一和第二沟道端附近比较，不成为降低遮光程度、抑制光泄漏电流的结构，但成为优先抑制电容增加造成的显示不良的结构。但是，作为整体，与在该沟道端附近采用与第一和第二沟道端附近相同的结构时相比，获得抑制电容增加造成的显示不良，且对于光泄漏电流也获得同等或与其相近的抑制的效果。
(实施方式18)
在实施方式16中进一步限定第一和第二沟道端以外的所有沟道端也与第二杂质区204相接的场合。此时，由于在其它所有的沟道端附近，第二杂质区204降低电位梯度即电场，所以进一步抑制光泄漏电流。
本实施方式的一例，示于作为示意图的图17B。与图17A同样地，图17B是两个TFT隔着第一杂质区203串联连接的多栅结构。第一沟道区202a和第二沟道区202b分别隔着第一杂质区203与像素电极107和视频信号线104连接。
而且，与图17A同样地，位于图中右端的第一沟道端206a1和位于图中左端的第二沟道端206b1，位于与沟道端相对置的栅电极膜102a和102b的栅端的内部，且分别与第一和第二沟道端相接的第二杂质区204a和204b分别被栅电极膜102a和102b遮光，所以成为抑制光泄漏电流的结构。
相对于此，在第二沟道区202b的另一个沟道端即图中右侧的沟道端附近，栅电极膜102b的图中右侧的栅端位于与第二沟道区202b的图中右侧相接的第二杂质区204c的图中右端的内部。因此，在该沟道端附近，成为抑制电容增加造成的显示不良比抑制泄漏电流更优先的结构。
另外，本实施方式的另一例，示于作为示意图的图17D。图17D中是四个TFT串联连接的多栅结构，与图17A和图17B同样地，第一沟道区202a和第二沟道区202b分别隔着第一杂质区203与像素电极107和视频信号线104连接。
在图17D中，在第一和第二沟道端附近，栅电极膜102造成的遮光的程度都高，成为抑制光泄漏电流的结构，在除此之外的沟道端中的一部分中，成为抑制电容增加造成的显示不良比抑制泄漏电流更优先的结构。具体地，位于图中最左边的第二沟道区202b的图中右侧的沟道端、图中从左数第二个沟道区202c的两个沟道端、以及图中从右数第二个沟道区202c的图中右侧的沟道端的各自附近，分别适用于此。
由此，利用第二杂质区204获得抑制泄漏电流的效果，而且，与在该沟道端附近采用与第一和第二沟道端附近相同的结构时相比，获得抑制电容增加造成的显示不良，且对于光泄漏电流也获得同等或与其相近的抑制的效果。
(实施方式19)
在实施方式18中进一步限定在除第一和第二沟道端以外的所有沟道端，栅端102j位于第二杂质区204的第一杂质区203侧的端即分界线213j内部的场合。即，限定为图16中的(c)、(d)和(e)的场合。
此时，在第一和第二沟道端附近，成为优先抑制光泄漏电流的结构，在除此之外的所有沟道端附近，成为抑制电容增加造成的显示不良比抑制光泄漏电流更优先的结构。
作为本实施方式的一例，已示出的图12和图14所示的例子适用。在本例中，如前所述，在各沟道区的两侧与第二杂质区204相接。另外，各沟道区，在外侧采用抑制光泄漏电流的结构，在内侧采用抑制电容增加造成的显示不良的结构。
作为具有两个TFT的多栅结构的另一例，示于作为示意图的图17C。在该图中，相对置的栅电极膜102a和102b的栅端位于与两沟道区202外侧的沟道端相接的第二杂质区204a和204b的更外侧，且各沟道区202在外侧成为，与图12和图14的场合相比，遮光程度更高、更加抑制光泄漏电流的结构。与此相对，栅端位于两沟道区的内侧的沟道端的外侧且位于与该沟道端相接的第二杂质区204c的内侧，各沟道区在内侧成为，与外侧相比，抑制电容增加造成的显示不良的结构。另外，各沟道区在内侧也是，与图12和图14的场合相比，遮光程度更高。
由此，与图12和图14所示的例子相比，图17C所示的例子，作为整体，成为优先抑制光泄漏电流的结构。但是，与图12和图14所示的例子同样地，与在两沟道区的内侧的沟道端附近采用与外侧的沟道端附近相同的结构时相比，获得抑制电容增加造成的显示不良，对于光泄漏电流也获得同等或与其相近的抑制的效果。
而且，作为根据本实施方式的具有四个TFT的多栅结构的例子，示于作为示意图的图17E。在该图中，与串联设置的四个沟道区202具有的两端中的第一和第二沟道端相接的第二杂质区204a和204b被栅电极膜102a和102b遮光，成为抑制光泄漏电流的结构。相对于此，与除此以外的所有沟道端相接的第二杂质区204c不被栅电极膜102遮光，成为抑制电容增加造成的显示不良的结构。
利用这些结构，利用第二杂质区204获得抑制泄漏电流的效果，而且，与在所有沟道端附近采用与第一和第二沟道端附近相同的结构时相比，显著地产生抑制电容增加造成的显示不良，对于光泄漏电流也获得同等或与其相近的抑制的效果。
(实施方式20)
在本发明中，采用在多个TFT之间增减半导体膜201与栅电极膜102的相对置的面积的结构。如图12和图14中所示的那样，栅电极膜102具有带状形状。通过形成在多个TFT各自中选择性地增减其带宽的形状，增减该相对置的面积。
作为该场合下的栅电极膜102的形状的一个实施方式，示于图18。该图是从上侧看图17D所示的具有四个多栅结构的TFT的放大平面图。
栅电极膜102形成为带状形状，形成为在各TFT中增减其带宽的形状。在形成这样的形状的栅电极膜102上层叠栅绝缘膜303，再在其上形成预定的半导体膜201。在图18中，在各TFT中，沟道区202的带宽和沟道长度、第二杂质区204的区域长度相等。即，沟道区202以及与其相接的第二杂质区204的形状和面积在各TFT中是相等的。此时，在各TFT中半导体膜201是相同的结构，但利用增减栅电极膜102的带宽的形状，在各TFT中也可以采用不同的结构。
另外，在上述中，对沟道区202、第二杂质区204、第一杂质区203进行了说明，但有时其分界位置难以严格地定义。因为，实际上，在注入杂质时，由于在区域分界处杂质浓度连续地变化，所以严格地说，区域间的分界不是线，而是具有一定的有限宽度。因此，如例如图6F和图6G所示的那样，该分界的位置用在制造阶段中涂敷的光刻胶311的区域外框位置来定义。
另外，在上述中，以利用杂质使载流子为电子的n型TFT为例进行了说明，但即使是载流子为空穴的p型TFT也能适用。
另外，在根据本发明的实施方式的显示装置中，在上述中，对IPS方式的液晶显示装置进行了说明，但本发明也可以是IPS方式以外的方式、VA(垂直取向)方式、TN(扭曲向列)方式等其它驱动方式的液晶显示装置，也可以是其它显示装置。图19是示出构成VA方式和TN方式的液晶显示装置的TFT衬底2的等价电路的图。在VA方式和TN方式的场合中，在与TFT衬底2对置的过滤衬底1上设置共用电极108(未图示)。

Claims (14)

1.一种显示装置，其特征在于包含：
在视频信号线和像素电极之间，隔着添加了预定的杂质的杂质添加区，串联地设置有至少包含第一沟道区和第二沟道区的多个沟道区的半导体膜；
在上述半导体膜的一侧配置的产生光的光源；以及
在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含与上述半导体膜对置的区域中的、该第一沟道区和该第二沟道区的在上述光源侧分别扩展的第一栅区和第二栅区；
该第一栅区相对于该第一沟道区的相对面积与该第二栅区相对于该第二沟道区的相对面积不同。
2.如权利要求1所述的显示装置，其特征在于：
上述杂质添加区中的与上述第一沟道区或上述第二沟道区邻接的区域中的至少一个，是以比其外部低的浓度添加了上述预定的杂质或添加了与其不同的杂质的低浓度区。
3.如权利要求2所述的显示装置，其特征在于：
上述第一栅区的面积比上述第一沟道区的面积宽。
4.如权利要求3所述的显示装置，其特征在于：
上述第二沟道区的面积比上述第二栅区的面积宽；在上述第二沟道区与上述低浓度区邻接时，把邻接的该低浓度区的面积与上述第二沟道区的面积相加得到的面积比上述第二栅区的面积宽。
5.如权利要求4所述的显示装置，其特征在于：
上述杂质添加区中的与上述第一沟道区和上述第二沟道区的两端邻接的区域是上述低浓度区。
6.如权利要求5所述的显示装置，其特征在于：
在上述多个沟道区中，上述第一沟道区位于最靠近像素电极侧。
7.如权利要求6所述的显示装置，其特征在于：
除上述第一沟道区以外的上述多个沟道区各自的面积比上述栅电极膜中的与该沟道区各自对置的区域的面积宽；在该各个沟道区与上述低浓度区邻接时，把邻接的该低浓度区的面积与该沟道区各自的面积相加得到的面积比上述栅电极膜中的与该沟道区各自对置的区域的面积宽。
8.如权利要求1所述的显示装置，其特征在于：
上述栅电极膜为带状，具有其带宽增减的形状。
9.一种显示装置，其特征在于包含：
在视频信号线和像素电极之间，隔着添加了预定的杂质的杂质区，串联地设置有多个沟道区的、含有带状的形状部分的半导体膜；
在上述半导体膜的一侧配置的产生光的光源；以及
在上述半导体膜与上述光源之间设置的栅电极膜，该栅电极膜包含上述多个沟道区的、在上述光源侧与上述半导体膜分别对置而扩展的多个栅区；
与上述多个沟道区分别具有的沟道端中的、分别位于最靠近上述视频信号线侧和上述像素电极侧的第一沟道端和第二沟道端相比，上述多个栅区分别具有的栅端中的、分别位于最靠近上述视频信号线侧和上述像素电极侧的第一栅端和第二栅端，更靠近上述视频信号线侧和上述像素电极侧；
而且，在上述多个沟道区具有的沟道端中的、除上述第一和上述第二沟道端以外的至少一个沟道端中，在比上述第一和上述第二沟道端分别离最近栅端的距离短的距离处形成栅端。
10.如权利要求9所述的显示装置，其特征在于：
上述杂质区中的与上述第一沟道端和上述第二沟道端邻接的区域是以比其外部低的浓度添加了上述预定的杂质或与其不同的杂质的低浓度区。
11.如权利要求9所述的显示装置，其特征在于：
上述杂质区中的与上述多个沟道区分别相接的区域全部都是以比其外部低的浓度添加了上述预定的杂质或与其不同的杂质的低浓度区。
12.如权利要求9所述的显示装置，其特征在于：
在除上述第一和上述第二沟道端以外的至少一个沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。
13.如权利要求9所述的显示装置，其特征在于：
在除上述第一和上述第二沟道端以外的所有沟道端与上述低浓度区相接时，最近的栅端位于上述低浓度区的上述杂质区侧的端的内侧。
14.如权利要求9所述的显示装置，其特征在于：
上述栅电极膜为带状，具有其带宽增减的形状。
CN200910208124.8A 2008-10-30 2009-10-28 显示装置 Active CN101726899B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008280602A JP5312906B2 (ja) 2008-10-30 2008-10-30 表示装置
JP2008-280602 2008-10-30
JP2008-280598 2008-10-30
JP2008280598A JP5371377B2 (ja) 2008-10-30 2008-10-30 表示装置

Publications (2)

Publication Number Publication Date
CN101726899A CN101726899A (zh) 2010-06-09
CN101726899B true CN101726899B (zh) 2012-05-30

Family

ID=42130305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910208124.8A Active CN101726899B (zh) 2008-10-30 2009-10-28 显示装置

Country Status (3)

Country Link
US (1) US8124975B2 (zh)
CN (1) CN101726899B (zh)
TW (1) TWI420670B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
KR20130011856A (ko) * 2011-07-22 2013-01-30 삼성디스플레이 주식회사 표시기판 및 그 제조방법
JP2013069864A (ja) * 2011-09-22 2013-04-18 Canon Inc 検出装置及び検出システム
KR102046997B1 (ko) * 2013-04-04 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN113066868A (zh) * 2021-04-25 2021-07-02 厦门天马微电子有限公司 薄膜晶体管、显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379276A (zh) * 2001-03-30 2002-11-13 三洋电机株式会社 在各像素具备补助电容的动态矩阵型显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US6744288B1 (en) * 2002-10-15 2004-06-01 National Semiconductor Corporation Driver with bulk switching MOS power transistor
JP5266645B2 (ja) * 2007-01-31 2013-08-21 三菱電機株式会社 薄膜トランジスタと該薄膜トランジスタを用いた表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379276A (zh) * 2001-03-30 2002-11-13 三洋电机株式会社 在各像素具备补助电容的动态矩阵型显示装置

Also Published As

Publication number Publication date
TWI420670B (zh) 2013-12-21
US20100109009A1 (en) 2010-05-06
US8124975B2 (en) 2012-02-28
TW201023367A (en) 2010-06-16
CN101726899A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
KR102509088B1 (ko) 표시 장치
CN101726899B (zh) 显示装置
US8928044B2 (en) Display device, switching circuit and field effect transistor
CN101800229B (zh) 显示装置
KR19980070631A (ko) 반도체 장치 및 그의 제조 방법
KR20020065388A (ko) 표시 장치 및 그 제조 방법
CN106663697B (zh) 薄膜晶体管及显示面板
US8241985B2 (en) Semiconductor device having gate electrode with lower impurity concentration at edge portions than above channel and method of manufacturing the same
CN101644862B (zh) 显示装置及显示装置的制造方法
CN101644865B (zh) 显示装置
EP2096673B1 (en) Method of manufacturing display device
US5898204A (en) Thin-film transistor, and its semiconductor device, active matrix board, and LCD device
US10396212B2 (en) Thin film transistor array panel
JP5371377B2 (ja) 表示装置
US10672798B2 (en) Active array substrate and method of manufacturing the same
US8212251B2 (en) Active matrix substrate
JPH08160464A (ja) 液晶表示装置
JPH0926600A (ja) 液晶表示装置
JP2005317851A (ja) 薄膜トランジスタおよびその製造方法
US11309427B2 (en) Thin film transistor and method for manufacturing a thin film transistor
US8530898B2 (en) Display device
JPH01192173A (ja) 半導体装置の製造方法
US8168981B2 (en) Display substrate having stepped data line and a liquid crystal display device having the same
KR20070037115A (ko) 액정 표시 장치용 어레이 기판
JPH07319428A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111129

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111129

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Co-applicant before: IPS pioneer support society

Effective date of registration: 20111129

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20100609

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Image display

Granted publication date: 20120530

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231012

Address after: Tokyo

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.