CN101681928A - 使用氧化物半导体的薄膜晶体管的制造方法 - Google Patents

使用氧化物半导体的薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101681928A
CN101681928A CN200880017424A CN200880017424A CN101681928A CN 101681928 A CN101681928 A CN 101681928A CN 200880017424 A CN200880017424 A CN 200880017424A CN 200880017424 A CN200880017424 A CN 200880017424A CN 101681928 A CN101681928 A CN 101681928A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
dielectric film
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880017424A
Other languages
English (en)
Other versions
CN101681928B (zh
Inventor
大村秀之
林享
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101681928A publication Critical patent/CN101681928A/zh
Application granted granted Critical
Publication of CN101681928B publication Critical patent/CN101681928B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Light Receiving Elements (AREA)

Abstract

基板上至少有栅极电极、栅绝缘膜、氧化物半导体层、第一绝缘膜、源和漏极电极及第二绝缘膜的薄膜晶体管的制造方法，包括：基板上形成栅极电极；栅极电极上形成栅绝缘膜；栅绝缘膜上形成含非晶氧化物的半导体层；构图栅绝缘膜；构图氧化物半导体层；在不含氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜而减小氧化物半导体层的电阻；构图第一绝缘膜并在源和漏极电极与氧化物半导体层间形成接触孔；经接触孔在氧化物半导体层中形成源和漏极电极层；经接触孔形成源和漏极电极并使第一绝缘膜暴露；构图暴露的第一绝缘膜并使氧化物半导体层的沟道区暴露；在含氧化气体的气氛中含氧化物半导体层的沟道区的表面上形成第二绝缘膜而增加沟道区的电阻。

Description

使用氧化物半导体的薄膜晶体管的制造方法
技术领域
本发明涉及一种使用氧化物半导体的薄膜晶体管的制造方法。
背景技术
最近几年，在用作诸如有源矩阵型液晶显示元件或有机电致发光元件的显示设备的切换元件的薄膜晶体管中，下一代薄膜晶体管已被积极开发。也就是说，使用主要由ZnO形成的透明导电氧化物多晶薄膜作为沟道层的薄膜晶体管被开发。这种薄膜与非晶硅相比是高迁移性的，能在低温下沉积，并能在诸如塑料板和膜的基板上形成柔性透明薄膜晶体管。此外，由于它对于可见光是透明的，所以不需要遮蔽层等。
以下将描述如上所述主要由ZnO形成的薄膜晶体管的制造方法的示例。在栅绝缘膜上形成包括本征氧化锌的半导体层，并形成与半导体层的端面具有相同形状的保护膜，并且在其上表面上，形成上层绝缘膜，在此之后，形成接触孔。通过这个接触孔暴露的半导体层上表面形成有n型ZnO的欧姆接触层，或者对在其中半导体层和电极彼此接触的区域进行低电阻化处理，在此之后，在该上面上，形成源极电极和漏极电极(公开号为2006/043447A1的美国专利申请)。然而，在上述薄膜晶体管中，在多晶薄膜中难以形成平坦的、均匀性高的薄膜。因此，大量引起质量波动。
因此，尝试开发将透明的非晶氧化物半导体膜用于沟道层的薄膜晶体管。在非晶薄膜中，可形成平坦的、均匀性高的薄膜。在“AppliedPhysics Letters，89，112123，(2006)”中，公开了在室温下通过磁控管溅射法将透明的非晶氧化物半导体膜(a-IGZO)沉积为薄膜晶体管的沟道层，从而获得平坦性和均匀性良好的半导体层。这种薄膜晶体管具有12cm2V-1s-1的电场效应迁移率，是一种优良的薄膜晶体管。
发明内容
然而，在上述传统技术中，作为薄膜晶体管的构造，没有提供欧姆接触层等，并且根据电极材料的选择，存在由与氧化物半导体和源极电极以及漏极电极的非欧姆接触性质引起的问题。
鉴于上述问题提出本发明。也就是说，在使用非晶氧化物半导体的薄膜晶体管中，本发明的目的是提供一种具有与源极电极和漏极电极以及非晶氧化物半导体层的欧姆接触性质良好的晶体管特性的薄膜晶体管。
本发明人等对使用透明氧化物半导体的薄膜晶体管进行了努力的研究和开发，结果，获得以下知识，该知识能够通过以下构造解决上述问题。也就是说，将覆盖氧化物半导体层的第一绝缘膜作为氧化物绝缘体，并且在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜。当在不包括氧化气体的气氛中在氧化物半导体层上形成绝缘膜时，氧化物半导体层受到损坏，电阻减小到薄膜晶体管不能关断这样的程度。因此，通过构图移除第一绝缘膜，并使氧化物半导体层的沟道区暴露，在此之后，在包括氧化气体的气氛中形成覆盖沟道区的第二绝缘膜。结果，使电阻减小的沟道区的电阻增加到能够使薄膜晶体管关断这样的程度。因此，能使氧化物半导体层形成有电阻高度增加的沟道区和电阻减小的区域。通过将氧化物半导体层的电阻减小的区域作为与电极的接触区，形成源极电极或漏极电极，从而能制造欧姆接触良好的薄膜晶体管。如下所述，源极电极和漏极电极的形成可以在氧化物半导体上形成第二绝缘膜之前或之后。此外，可制造底栅型和顶栅型的任何类型的薄膜晶体管。
具体地讲，本发明如下。
本发明是一种在基板上至少具有栅极电极、栅绝缘膜、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：形成栅极电极；在栅极电极上形成栅绝缘膜；在栅绝缘膜上形成包括非晶氧化物的半导体层；对栅绝缘膜进行构图；对氧化物半导体层进行构图；通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；对第一绝缘膜进行构图，并形成在源极电极和漏极电极与氧化物半导体层之间的接触孔；通过接触孔在氧化物半导体层上形成源极电极层和漏极电极层；通过对第一绝缘膜进行构图并使第一绝缘膜暴露来形成源极电极和漏极电极；对暴露的第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；和通过在基板上在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻。
此外，本发明是一种在基板上至少具有栅极电极、栅绝缘膜、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：形成栅极电极；在栅极电极上形成栅绝缘膜；在栅绝缘膜上形成包括非晶氧化物的半导体层；对栅绝缘膜进行构图；对氧化物半导体进行构图；通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；对第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；通过在包括氧化气体的气氛中在沟道区和第一绝缘膜上形成第二绝缘膜来增加沟道区的电阻的处理；在层叠的第一绝缘膜和第二绝缘膜中形成在源极电极和漏极电极与第一绝缘膜下方的氧化物半导体层的电阻减小的区域之间的接触孔；通过接触孔在氧化物半导体层的电阻减小的区域中形成源极电极层和漏极电极层；和在基板上对源极电极和漏极电极进行构图。
此外，本发明是一种在基板上至少包括栅极电极、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：形成包括非晶氧化物的半导体层；对氧化物半导体层进行构图；通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；对第一绝缘膜进行构图，并形成在源极电极和漏极电极与氧化物半导体层之间的接触孔；通过接触孔在氧化物半导体层上形成源极电极层和漏极电极层；通过对第一绝缘膜进行构图并使第一绝缘膜暴露来形成源极电极和漏极电极；对暴露的第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；通过在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻；和在基板上在第二绝缘膜上形成栅极电极。
此外，本发明为一种在基板上至少包括栅极电极、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：形成包括非晶氧化物的半导体层；对氧化物半导体层进行构图；通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；对第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；通过在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻；在层叠的第一绝缘膜和第二绝缘膜中形成在源极电极和漏极电极与第一绝缘膜下方的氧化物半导体层的电阻减小的区域之间的接触孔；通过接触孔在氧化物半导体层中形成源极电极层、漏极电极层和栅极电极层；和通过在基板上进行构图来形成源极电极、漏极电极和栅极电极。
通过采用本发明，可通过减小氧化物半导体层的与电极的接触区的电阻，来提供在用于连接源极电极和漏极电极的欧姆接触方面具有优良晶体管特性的薄膜晶体管。
从以下参考附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1是反交错型薄膜晶体管的结构图，在该反交错型薄膜晶体管中，与氧化物半导体层和电极的接触区的电阻减小。
图2是反交错型薄膜晶体管的另一示例的结构图，在该反交错型薄膜晶体管中，与氧化物半导体层和电极的接触区的电阻减小。
图3是在低电阻n型硅基板上使用热氧化膜硅栅绝缘膜的反交错型薄膜晶体管的结构图。
图4是示出制造图3的反交错型薄膜晶体管时的典型的电流-电压特性的视图。
图5是通过程序升温脱附(temperature programmeddesorption)测量的第二绝缘层的氧脱附谱的示例。
图6是示出通过程序升温脱附测量的非晶SiOx的氧脱附量和作为形成气氛的Ar中所包括的O2气体密度之间的关系的视图。
图7是根据本发明的显示设备的示例的截面图。
图8是根据本发明的显示设备的另一示例的截面图。
图9是示出二维设置有包括有机EL元件和薄膜晶体管的像素的显示设备的构造的视图。
图10是示出反交错(底栅)型MISFET元件中的Von和氧化物半导体的电导率之间的关系的视图。
图11是示出在制造9个图3的构造的薄膜晶体管并且测量薄膜晶体管特性时的情况下这9个薄膜晶体管的传递特性(transfercharacteristic)的曲线图。
图12是具有保护膜的反交错型薄膜晶体管的结构图。
图13是示出在制造9个图11的构造的薄膜晶体管并且测量薄膜晶体管特性时的情况下这9个薄膜晶体管的传递特性的曲线图。
图14A、图14B、图14C、图14D、图14E、图14F、图14G、图14H、图14I和图14J是反交错型薄膜晶体管元件的每个制造过程的元件的截面图，在所述反交错型薄膜晶体管元件中，与氧化物半导体层和电极的接触区的电阻减小。
图15A、图15B、图15C、图15D、图15E和图15F是反交错型薄膜晶体管元件的另一示例的每个制造过程的元件的截面图，在该反交错型薄膜晶体管元件中，与氧化物半导体层和电极的接触区的电阻减小。
图16是顶栅型薄膜晶体管的结构图，在该顶栅型薄膜晶体管中，与氧化物半导体层和电极的接触区的电阻减小。
图17A、图17B、图17C、图17D、图17E、图17F、图17G、图17H和图17I是顶栅型薄膜晶体管元件的每个制造过程的元件的截面图，在该顶栅型薄膜晶体管元件中，与氧化物半导体层和电极的接触区的电阻减小。
图18是顶栅型薄膜晶体管的另一示例的结构图，在该顶栅型薄膜晶体管中，与氧化物半导体层和电极的接触区的电阻减小。
图19A、图19B、图19C、图19D、图19E和图19F是顶栅型薄膜晶体管元件的另一示例的每个制造过程的元件的截面图，在该顶栅型薄膜晶体管元件中，与氧化物半导体层和电极的接触区的电阻减小。
具体实施方式
以下将参考附图详细描述本发明的薄膜晶体管。除非在本说明书中特别说明，每一氧化物半导体层均表示非晶氧化物的氧化物半导体层。
在本实施例的薄膜晶体管中，非晶SiOx用作栅绝缘膜材料。还可通过溅射法形成非晶氧化物绝缘体的Al2O3沟道和a-SiOxNy。
作为薄膜晶体管的沟道层，优选使用ZnO与包括In、Zn和O的氧化物半导体。作为沟道层，除了In、Zn和O之外还包括Ga、Al、Fe、Sn、Mg、Ca、Si和Ge中的至少一种的非晶氧化物被优选使用。它的电导率优选为10-3S/cm或更大和10-7S/cm或更小。
作为根据本实施例的薄膜晶体管的第一示例，在图1中显示了底栅结构的薄膜晶体管的构造，在该构造中，与氧化物半导体层和电极的接触区的电阻减小，接触区与源极电极和漏极电极连接。这种构造通过提供基板1上的栅极电极2，此外还提供栅绝缘膜3、其上的氧化物半导体层4、第一绝缘膜5、与氧化物半导体层4和电极的接触区6、源极电极7、漏极电极8和第二绝缘膜9而构成。
图14A至图14J显示第一示例中的薄膜晶体管的每个制造过程中的元件的截面图。以下，将使用图14A至图14J来描述元件的制造过程。
图14A显示在基板1401中形成栅极电极1402的过程，图14B显示在栅极电极1402上形成栅绝缘膜1403的过程。图14C显示在栅绝缘膜1403上形成氧化物半导体层1404的过程。当包括In、Zn和O的非晶氧化物用作氧化物半导体层1404时，由于可在室温下制造该层，所以如果使用溅射法，也可在室温下执行绝缘膜的所有沉积过程。此外，作为基板，塑料基板、塑料膜等也可使用。
图14D显示对栅绝缘膜1403和氧化物半导体层1404进行构图的过程。图14E显示在氧化物半导体层1404上形成第一绝缘膜1405的过程。第一绝缘膜1405为非晶氧化物绝缘体，并在不包括氧化气体的气氛中，例如，在Ar气体100％的气氛中被形成。由此，氧化物半导体层受到损坏，加速了ZnO作为主成分的氧化物半导体的氧缺乏的产生，并大量产生载流子电子，从而氧化物半导体层的电阻减小。结果，在氧化物半导体层1404中形成与电极的接触区1406。
图14F显示通过构图在第一绝缘膜1405中形成与电极和氧化物半导体层的接触孔的过程。图14G显示在与氧化物半导体层和电极的接触区1406中通过诸如ITO或IZO的透明导电氧化物膜形成源极电极层和漏极电极层“a”的过程。图14H显示通过构图形成源极电极1407和漏极电极1408同时使第一绝缘膜1405暴露的过程。如前所述，由于氧化物半导体层1404的电阻减小，所以接触区1406的电阻低，源极电极1407和漏极电极1408与氧化物半导体层之间的欧姆接触变得良好。这里，对于源极电极和漏极电极的构图，可使用干法蚀刻或湿法蚀刻的任一方法。此外，作为源极电极和漏极电极，诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物可被使用。
图14I显示对暴露的第一绝缘膜1405进行构图并使氧化物半导体层的沟道区暴露的过程。
图14J显示在沟道区中在包括氧化气体的气氛中形成非晶氧化物绝缘层的过程，所述非晶氧化物绝缘层为本发明的第二绝缘膜1409。通过在氧化气体的气氛中形成第二绝缘膜1409，将基于ZnO的氧化物半导体层氧化，并可减小产生载流子电子的氧缺乏。结果，可将沟道区的电阻增加到能够使薄膜晶体管关断这样的程度。
接下来，将在图2中显示根据本实施例的薄膜晶体管的第二示例。
首先，在基板201上提供栅极电极202。此外，提供栅绝缘膜203、其上的氧化物半导体层204、第一绝缘膜205、与氧化物半导体层和电极的接触区206、源极电极207、漏极电极208和第二绝缘膜209，从而构成薄膜晶体管。
图15A至图15F显示第二示例中的薄膜晶体管的每个制造过程的元件的截面图。以下，将使用图15A至图15F描述元件的制造过程。从在基板1501上形成栅极电极1502、栅绝缘膜1503和氧化物半导体层1504并对它们进行构图的过程直到形成第一绝缘膜1505以形成与氧化物半导体层和电极的接触区1506的过程与第一示例相同。图15A显示这些过程结束之后的元件的截面图。
图15B显示通过对第一绝缘膜1505进行构图使氧化物半导体层的沟道区暴露的过程。
图15C显示与第一示例类似地在包括氧化气体的气氛中在沟道区和剩余的第一绝缘膜1505上形成第二绝缘膜1509的非晶氧化物绝缘膜的过程。如前所述，基于ZnO的氧化物半导体被氧化，并且在形成第二绝缘膜1509时，将氧化物半导体层1504的沟道区的电阻增加到能够使薄膜晶体管关断这样的程度。
图15D显示形成存在于层叠的第一绝缘膜1505和第二绝缘膜1509的底部的与氧化物半导体层和电极的接触孔的过程。
图15E显示通过诸如ITO或IZO的透明导电氧化物膜在与氧化物半导体层和电极的接触区1506中形成源极电极层和漏极电极层“b”的过程。
图15F显示通过构图形成源极电极和漏极电极的过程。这里，由于在形成第一绝缘膜时接触区1506的电阻减小，所以源极电极1507及漏极电极1508和氧化物半导体层之间的欧姆接触变得良好。与第一示例类似，源极电极和漏极电极的构图可使用干法蚀刻或湿法蚀刻的任一方法。对于源极电极和漏极电极，也与第一示例类似，诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物可被使用。
接下来，将在图16中显示根据本实施例的薄膜晶体管的第三示例。
首先，在基板1601上提供氧化物半导体层1602，并且在其上，提供第一绝缘膜1603和第二绝缘膜1604。此外，通过在第二绝缘膜上提供栅极电极1605、氧化物半导体层和电极的接触区1606、源极电极1607和漏极电极1608，构成薄膜晶体管。
图17A至图17I显示第三示例中的薄膜晶体管的每个制造过程的元件的截面图。以下，将使用图17A至图17I描述元件的制造过程。
图17A显示在基板1701上形成氧化物半导体层的过程。当包括In、Zn和O的非晶氧化物用作氧化物半导体层1702时，由于可在室温下制造该层，所以如果使用溅射法，可在室温下执行绝缘膜的所有沉积过程。此外，作为基板，塑料基板、塑料膜等也可被使用。
图17B显示对氧化物半导体层1702进行构图的过程，图17C显示在氧化物半导体层1702上形成第一绝缘膜1703的过程。第一绝缘膜1703为非晶氧化物绝缘体，与第一示例和第二示例类似，在不包括氧化气体的气氛中，例如，在Ar气体100％的气氛中形成第一绝缘膜1703。由此，氧化物半导体层受到损坏，大量产生载流子电子，并且氧化物半导体层的电阻类似地减小。结果，在氧化物半导体层1702中形成与电极的接触区1706。
图17D显示通过构图在第一绝缘膜1703中形成与电极和氧化物半导体层的接触孔的过程。图17E显示在与氧化物半导体层和电极的接触区1706中通过诸如ITO或IZO的透明导电氧化物膜形成源极电极层和漏极电极层“C”的过程。图17F显示通过构图形成源极电极1707和漏极电极1708并同时使第一绝缘膜1703暴露的过程。如前所述，由于氧化物半导体层1702的电阻减小，所以接触区1706的电阻低，并且源极电极1707和漏极电极1708与氧化物半导体层之间的欧姆接触变得良好。这里，对于源极电极和漏极电极的构图，干法蚀刻或湿法蚀刻的任一方法可被使用。此外，作为源极电极和漏极电极，诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物可被使用。
图17G显示对暴露的第一绝缘膜1703进行构图并使氧化物半导体层的沟道区暴露的过程。
图17H显示在沟道区中在包括氧化气体的气氛中形成非晶氧化物绝缘层的过程，所述非晶氧化物绝缘层为本发明的第二绝缘膜1704。通过在氧化气体的气氛中形成第二绝缘膜1704，将基于ZnO的氧化物半导体层氧化，并可减少产生载流子电子的氧缺乏。结果，可将沟道区的电阻增加到能够使薄膜晶体管关断这样的程度。
图17I显示在第二绝缘膜1704上形成栅极电极层之后通过构图形成栅极电极的过程。
接下来，将在图18中显示根据本实施例的薄膜晶体管的第四示例。
首先，在基板1801上提供氧化物半导体层1802，并且在其上，提供第一绝缘膜1803和第二绝缘膜1804。此外，通过在第二绝缘膜上提供栅极电极1805、氧化物半导体层和电极的接触区1806、源极电极1807和漏极电极1808，构成薄膜晶体管。
图19A至图19F显示第四示例中的薄膜晶体管的每个制造过程的元件的截面图。以下，将使用图19A至图19F描述元件的制造过程。
这里，从在基板1901上形成氧化物半导体层1902并且在其上形成第一绝缘膜1903的过程直到形成与氧化物半导体层和电极的接触区1906的过程与第三示例相同。图19A显示所述过程结束之后的元件的截面图。
图19B显示通过对第一绝缘膜1903进行构图而使氧化物半导体层的沟道区暴露的过程。
图19C显示与在沟道区和剩余的第一绝缘膜1903上第一示例类似地在包括氧化气体的气氛中形成第二绝缘膜1904的非晶氧化物绝缘层的过程。如前所述，将基于ZnO的氧化物半导体层氧化，并且当形成第二绝缘膜1904时，将氧化物半导体层1902的沟道区的电阻增加到能够使薄膜晶体管关断这样的程度。
图19D显示形成存在于层叠的第一绝缘膜1903和第二绝缘膜1904的底部的与氧化物半导体层和电极的接触孔的过程。
图19E显示通过诸如ITO或IZO的透明导电氧化物膜在与氧化物半导体层和电极的接触区1906中形成源极电极层、漏极电极层和栅极电极层“d”的过程。
图19F显示通过构图形成源极电极、漏极电极和栅极电极的过程。这里，由于在形成第一绝缘膜时接触区1906的电阻减小，所以源极电极1907和漏极电极1908与氧化物半导体层之间的欧姆接触变得良好。与第一示例类似，源极电极和漏极电极的构图可使用干法蚀刻或湿法蚀刻的任一种。对于源极电极和漏极电极，也与第一示例类似，诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物可被使用。
如上所述，从第一示例到第四示例，无论在哪种模式下，均可获得半导体氧化物层、源极电极和漏极之间的良好欧姆接触。
接下来，作为比较示例，将描述这样的薄膜晶体管，在该薄膜晶体管中，在不包括氧化气体的气氛中形成第二绝缘膜。
在图3中显示了以低电阻n型晶体硅作为与基板301组合的栅极电极的、使用热氧化硅绝缘膜302的底栅反交错型薄膜晶体管的构造。首先，将使用图3的构造描述第二绝缘膜304的形成条件如何影响使用氧化物半导体的薄膜晶体管特性。
作为氧化物半导体层303，形成非晶InGaZnO。以Ti/Au/Ti的叠层结构对源极电极305和漏极电极306进行蒸镀，并通过剥离法形成源极电极305和漏极电极306。当不存在第二绝缘膜时，这里薄膜晶体管：A完成。在此之后，通过使用Ar 100％气体通过溅射形成100nm的非晶SiOx作为第二绝缘膜。在源极电极305和漏极电极306上，通过湿法蚀刻形成接触孔，从而具有第二绝缘膜的薄膜晶体管：B完成。在图4中显示了通过上述方法制造的薄膜晶体管：A和薄膜晶体管：B的典型的电流-电压特性。在薄膜晶体管A中，显示使截止状态电流最小化的导通-截止比良好的薄膜晶体管特性。另一方面，在形成被认为是普通氧化膜绝缘层的非晶SiOx作为第二绝缘膜的薄膜晶体管B中，甚至在栅压-20V的地方也没有显示截止状态电流。作为原因，可想到在形成第二绝缘膜时由于Ar气体引起的溅射损坏而还原氧化物半导体层或者产生氧缺乏。基于ZnO的氧化物半导体趋向于变成氧缺乏，并且趋向于大量产生载流子电子。此外，虽然图4显示使用溅射法作为第二绝缘膜形成方法的结果，但是当用P-CVD方法作为第二绝缘膜形成方法使用非晶SiOx或非晶SiNy时，也不能获取导通-截止比。因此，实际上，第二绝缘膜停止作为薄膜晶体管工作。认为这是由于氧化物半导体对于氢极其敏感并且氧化物半导体的与第二绝缘膜接触的部分的电阻减小非常大的事实而造成的。
以下，将详细地描述在包括氧化气体的气氛中形成的第二绝缘膜的影响，这是本发明的特征。
(在第二绝缘膜上)
具体地讲，利用溅射法并使用O2/Ar混合气体作为溅射气体形成非晶氧化物绝缘层，这可实现不还原氧化物半导体层或者不产生氧缺乏的效果。当O2/Ar混合气体比为10体积％或更大，进一步，该比优选为50体积％时，可以看出这个效果。以下，O2/Ar的混合气体比也为体积百分比。在50％的O2/Ar混合气体比下，几乎在所有的氧化物半导体条件下获得良好的截止状态电流特性，在所述氧化物半导体条件下，在不形成第二绝缘膜5的情况下，获得良好的截止状态电流特性。
作为为第二绝缘膜的非晶SiOx的氧化物含量的测量方法，程序升温脱附分析法(TPD)被引用。在通过在基板表面上接触的热电偶测量的温度中的几十摄氏度至400摄氏度的温度范围内观察到在薄膜中存在的氧的脱附峰。
在本发明中，通过热脱附分析从作为第二绝缘膜的非晶SiOx脱附的氧在约400℃下完成脱附。根据在基板表面上接触的热电偶的温度，用于量化确定的测量温度范围取为从50℃至80℃。
从相当于O2 +的原子质量数(m/z)32和相当于O+的原子质量数(m/z)16的离子强度识别被脱附的气体(也称为脱附气体或脱附成分)的种类为氧。这里，应该指出，通过质谱仪将从样本脱附的O2离子化，从而作为O2 +和O+被测量，但是样本中测量的O2 +和O+的存在构造和化学键合状态不限于O2 +和O+。图5显示通过程序升温脱附测量的氧脱附谱的示例。以这种方式获得的从作为第二绝缘膜的非晶SiOx脱附的氧量与形成气氛中的氧密度成比例关系。图6显示通过程序升温脱附测量的来自非晶SiOx的氧脱附量和作为形成气氛的Ar中所包括的O2气体之间的关系。
对使用透明氧化物半导体的薄膜晶体管的第二绝缘膜进行努力研究和开发的结果是，本发明人等发现了以下现象。当O2/Ar混合气体用作非晶SiOx的溅射沉积气体，而且，其混合比为10％或更大时，可抑制氧化物半导体的氧缺乏的产生，并防止大量产生载流子电子从而增加截止状态电流。
发现，具有这个氧缺乏的产生的抑制效果的非晶SiOx在膜中包含3.8×1019pcs/cm3或更多的脱附气体，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察。
此外，工艺容限更宽并且获得稳定特性的形成条件是，溅射沉积气体O2/Ar混合比为50％，并且在膜中包含1.2×1020pcs/cm3或更多的脱附气体，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察。
根据本发明人等获得的知识，在具有氧缺乏的产生的抑制效果的非晶SiOx的形成条件中，溅射沉积气体O2/Ar混合比没有上限，甚至在O2 100％时，也能获得该效果。然而，通过增加O2/Ar混合比，沉积速度降低，因此，考虑到生产率和成本，最适合使用到约50％或更少的程度的溅射沉积气体O2/Ar混合比。虽然溅射沉积气体O2/Ar混合比和沉积速度之间的关系取决于沉积参数，诸如沉积气体压力和基板与靶之间的距离，但是它对氧分压极其敏感。因此，通常，几乎不使用氧分压高的形成条件。在本形成条件下，假设气体O2/Ar混合比0％取作参考(100％)，在10％和50％的气体O2/Ar混合比的情况下，沉积速度分别为77％和39％。
通过使用上述非晶SiOx作为第二绝缘膜，制造薄膜晶体管，在该薄膜晶体管中，通过图12的构造在相同条件下形成非晶InGaZnO作为氧化物半导体。同时，在相同的工艺条件下，制造氧化物半导体电导率测量TEG元件，从而测量氧化物半导体层的电导率。在薄膜晶体管的传递特性中，Von为漏电流(Id)的上升时的栅施加电压。图10中显示了Von和氧化物半导体的电导率之间的关系。在氧化物半导体的电导率和Von中发现强的关系，并且随着氧化物半导体的电导率增加，Von移到负值，并且当电导率进一步增加时，甚至低于-40V也看不到Von。从这个结果显而易见的是，在形成第二绝缘膜时，氧化物半导体的电导率增加，从而示出导通状态电流和截止状态电流之间的边界的Von移到负值，并且劣化。结果，截止状态电流特性劣化。并且，根据形成第二绝缘膜的条件抑制氧化物半导体的电导率的增加。当O2/Ar混合气体比为10％或更大时，看出其抑制效果，此时，在膜中包含3.8×1019pcs/cm3或更多的脱附气体，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察。
作为第二绝缘膜，在溅射沉积气体O2/Ar混合比50％时，在膜中包含1.2×1020pcs/cm3或更多的脱附气体的非晶SiOx被使用，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察，并且制造9个具有图3的构造的薄膜晶体管，并测量薄膜晶体管特性。在图11中显示9个薄膜晶体管的传递特性。控制Von约为0V，并获得示出良好的导通-截止比的薄膜晶体管。
在以上解释中，尽管描述了第二绝缘膜为非晶SiOx的情况，但是作为第二绝缘膜的非晶氧化物绝缘体还可使用非晶氧氮化物和非晶铝。此外，虽然通过在形成第二绝缘膜时使用O2/Ar混合气体作为氧化气体的示例进行描述，但是形成第二绝缘膜而不增加氧化物半导体的电导率为本发明的本质。因此，氧化气体不限于氧。
例如，作为薄膜晶体管，通过使用能够沉积大面积的溅射法形成其铟、镓和锌的组成比为1∶1∶1的非晶氧化物半导体层(a-IGZO薄膜)。这个非晶氧化物半导体层应用于薄膜晶体管，以将其制造成图1的构造。通过这样做，可使晶体管的导通/截止比为105或更大。此时的电场效应迁移率显示1cm2V-1s-1或更大。
通过上述效果，在使用氧化物半导体的底栅型薄膜晶体管中，形成能稳定地使截止状态电流最小化的沟道区，而且，可获得这样的薄膜晶体管，在该薄膜晶体管中，与氧化物半导体层和电极的接触区的电阻减小。因此，可获得其源极电极和漏极电极与氧化物半导体层之间的欧姆接触良好的薄膜晶体管。此外，可提供具有使截止状态电流最小化的良好晶体管特性的薄膜晶体管。
在以上描述中，描述了使用透明导电氧化物半导体非晶薄膜作为半导体层(沟道层)的示例，该透明导电氧化物半导体非晶薄膜将ZnO用作主成分。此外，描述了使用通过包括In-Ga-Zn-O而形成的非晶氧化物的示例，但是氧化物半导体层不限于这些元素。
作为通过包括In-Ga-Zn-O而形成的非晶氧化物半导体层，通过包括Sn、In和Zn中的至少一种而形成的非晶氧化物可被使用。
此外，当选择Sn用于非晶氧化物的组成元素的至少一部分时，可用Sn1-xM4x(0＜x＜1，M4从原子序数比Sn小的IV族元素的Si、Ge或Zr中选择)代替Sn。此外，当选择In用于非晶氧化物的组成元素的至少一部分时，可用In1-yM3y(0＜y＜1，M3从原子序数比In小的III族元素的B、Al、Ga或Y中选择)代替In。此外，当选择Zn用于非晶氧化物的组成元素的至少一部分时，可用Zn1-zM2z(0＜z＜1，M2从原子序数比Zn小的II族元素的Mg或Ca中选择)代替Zn。
具体地讲，可应用于本实施例的非晶材料为Sn-In-Zn氧化物、In-Zn-Ga-Mg氧化物、In氧化物、In-Sn氧化物、In-Ga氧化物、In-Zn氧化物、Zn-Ga氧化物、Sn-In-Zn氧化物等。当然，组成元素的组成比不必为1∶1。虽然存在Zn和Sn难以独立地形成非晶态的情况，但是通过允许包括In，可容易地形成非晶相。例如，在基于In-Zn的氧化物中，优选这样构造，即，除了氧之外，就原子数比而言，包含约20原子％或更多的In。在基于Sn-In的氧化物中，优选这样构造，即，除了氧之外，就原子数比而言，包含约80原子％或更多的In。在基于Sn-In-Zn的氧化物中，优选这样构造，即，除了氧之外，就原子数而言，包含约15原子％或更多的In。
此外，可通过这样的事实来确认非晶态，该事实即，当以约0.5度的低入射角对测量目标薄膜进行X射线衍射时，没有检测到明确的衍射峰(即，观察到晕(halo)图案)。在本实施例中，当上述材料用于场效应型晶体管的沟道层时，这不排除包含微晶状态的组成材料的沟道层。
接着，通过将作为薄膜晶体管的输出端子的漏极与诸如有机或无机电致发光(EL)元件和液晶元件的显示元件的电极连接，可构成显示设备。以下，将使用显示设备的截面图来描述特定的显示设备构造的示例。
例如，形成如图7所示的构造的薄膜晶体管。这种薄膜晶体管具有以下构件形成在基板711上的构造。它们包括栅极电极712、栅绝缘层713、氧化物半导体层714、第一绝缘膜715、与氧化物半导体层714和电极的接触区716、漏极(源极)电极717、漏极(源极)电极718和第二绝缘膜719。漏极(源极)电极718通过层间绝缘膜721与电极720连接，电极720接触发光层722，此外，发光层722接触电极723。通过这种构造，可通过从源极(漏极)电极717通过氧化物半导体层714中形成的沟道流到漏极(源极)电极718的电流值来控制流进发光层721中的电流。因此，可通过薄膜晶体管的栅712的电压来控制这个电流。这里，电极720、发光层722、电极723构成无机或有机电致发光元件。这里，尽管图1中显示的是薄膜晶体管元件，但是这可以是薄膜。
或者，如图8所示，漏极(源极)电极818延伸并被构造成用作电极819，这个电极还可采用变成电极825的构造，以将电压施加于被高电阻膜822和824夹着的液晶单元或者电泳型粒子单元823。液晶单元、电泳型粒子单元823、高电阻膜822和824、电极819和电极825构成显示元件。此外，如图所示构成第一绝缘膜815、与氧化物半导体层814和电极的接触区816、和第二绝缘膜820。可通过从源极电极817通过氧化物半导体层814中形成的沟道流到漏极电极818的电流值来控制施加于这些显示元件的电压。于是，可通过薄膜传输栅812的电压来控制这个电压。这里，如果显示元件的显示介质为将流体和粒子封装在绝缘隔膜中的囊，则不需要高电阻膜822和824。这里，尽管在图1中显示的是薄膜晶体管元件，但是这可以是薄膜。
在上述两个示例中，虽然已用底栅反交错型构造来表示薄膜晶体管，但是本发明不必限于这种构造。例如，如果与作为薄膜晶体管的输出端子的漏极电极和显示元件的连接在拓扑结构上相同，则诸如共面型的其它构造可以是可行的。
此外，在上述两个示例中，虽然已显示了与基板平行地提供驱动显示元件的一对电极的示例，但是本发明不必限于这样的构造。例如，如果与作为薄膜晶体管的输出端子的漏极电极和显示元件的连接在拓扑结构上相同，则可垂直于基板提供电极中的任何一个或者这两个电极。
此外，在上述两个示例中，仅示出一个薄膜晶体管与显示元件连接，但是本发明不必限于这种构造。例如，通过本发明，图中所示的薄膜晶体管还可与另一薄膜晶体管连接，并且图中的薄膜晶体管可以是这些薄膜晶体管的电路的最后级。
这里，当与基板平行地提供驱动显示元件的一对电极时，如果显示元件为EL元件或者诸如反射型液晶显示元件的反射型显示器，则要求电极中的任意一个对于发射波长或者反射光的波长是透明的。或者，如果电极为诸如透射型液晶元件的透射型显示元件，则要求这两个电极对于透射光都是透明的。此外，在本实施例的薄膜晶体管中，也可使所有的组成元件都是透明的，结果，还可形成透明的显示元件。此外，甚至在诸如轻的、柔性树脂塑料基板的低耐热基板上，也可提供这样的显示元件。
接下来，将使用图9来描述这样的显示设备，在该显示设备中，二维设置多个包括EL元件(这里，为有机EL元件)和薄膜晶体管的像素。
在图9中，标号901表示用于驱动有机EL层904的晶体管，标号902表示用于选择像素的晶体管。此外，电容器903用于保持选择的状态，并存储公共电极线907和晶体管2的源极部分之间的电荷，并保持晶体管901的栅极的信号。通过扫描电极线905和信号电极线906来决定像素选择。
为了更具体地描述，从驱动器电路(未显示)通过扫描电极线905借助于脉冲信号将图像信号施加于栅极电极。同时，从另一驱动器电路(未显示)通过信号电极线906，通过脉冲信号将图像信号施加于晶体管902，从而选择像素。此时，晶体管902导通，电荷在存在于信号电极线906和晶体管902的源极之间的电容器903中累积。结果，晶体管901的栅压保持在期望的电压，并且晶体管901导通。这种状态保持，直到接收到下一个信号。在晶体管901导通的状态期间，有机EL层904继续被馈有电压和电流，从而保持发光。
在图9的这个示例中，虽然一个像素由两个晶体管和一个电容器构成，但是为了改进性能，可引入更多的晶体管等。如上所述，通过在晶体管部分中使用基于In-Ga-Zn-O的薄膜晶体管，可获得有效的EL元件，所述基于In-Ga-Zn-O的薄膜晶体管为能够在低温下形成的本发明的透明薄膜晶体管。
(示例)
以下，将使用附图来描述本发明的示例。然而，本发明不限于以下示例。
(第一示例)
在本实施例中，制造反交错(底栅)型MISFET元件。首先，通过使用光刻法和剥离法，在玻璃基板上形成Ti 5nm/Au 40nm/Ti5nm的栅极端子。此外，在这个栅极端子上，通过溅射法形成厚度为200nm的a-SiOx绝缘层。此时，SiO2靶用于溅射靶，Ar气体用于溅射气体。在绝缘层上，通过溅射法在室温下形成厚度为20nm的用作半导体层的非晶氧化物半导体膜。沟道区的形成采用光刻法和盐酸湿法蚀刻。在此之后，通过电子束气相沉积法使Ti 5nm/Au 40nm/Ti 5nm沉积，并通过光刻法和剥离法形成源极端子和漏极端子。此外，作为第二绝缘膜，通过溅射法形成厚度为100nm的a-SiOx绝缘层。此时，作为溅射气体，O2/Ar混合气体比50％的氧化物气氛被使用。以这种方式，制造9个图12中显示的反交错(底栅)型MISFET。此时的非晶氧化物半导体膜的金属组成比为In∶Ga∶Zn＝1.00∶0.94∶0.65。当对这种MISFET元件的I-V特性进行估计时，平均的电场迁移率为5.0cm2/Vs，平均导通-截止比大于106。在图13中显示了其传递特性。
根据本发明，在使用第二绝缘膜的氧化物半导体底栅型薄膜晶体管中，截止状态电流被最小化，并且能够稳定地制造具有良好晶体管特性的薄膜晶体管。
(第二示例)
在本示例中，除了第二绝缘膜的形成条件之外，与第一示例类似地制造反交错(底栅)型MISFET元件。
作为第二绝缘膜，通过溅射法形成厚度为100nm的a-SiOx绝缘层。此时，作为溅射气体，O2/Ar混合气体比10％的氧化物气氛被使用。以这种方式，完成9个图12中显示的反交错(底栅)型MISFET元件。
同时，在相同的工艺条件下，制造氧化物半导体电导率测量TEG元件，并测量氧化物半导体层的电导率。Von为在薄膜晶体管的传递特性中漏电流(Id)的上升时的栅极施加电压。在图10中显示了Von与氧化物半导体的电导率之间的关系。此外，使用O2/Ar混合气体比10％作为溅射气体的a-SiOx的第二绝缘膜包含3.8×1019pcs/cm3或更多的脱附气体，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察。
结果，使用O2/Ar混合气体比10％的a-SiOx的第二绝缘膜对氧化物半导体的氧缺乏的产生具有抑制效果，显示Von：-40V为平均值，导通/截止比大于106，这是良好的。
(比较示例1)
除了第二绝缘膜的形成条件之外，本比较示例与第一示例相同，制造图12中显示的反交错(底栅)型MISFET元件。
作为第二绝缘膜，通过溅射法形成厚度为100nm的a-SiOx绝缘膜。此时，作为溅射气体，O2/Ar混合气体比1％或0％的氧化物气氛被使用。以这种方式，完成9个图12中显示的反交错(底栅)型MISFET元件。
结果，在O2/Ar混合气体比1％或0％的情况下，特性波动增加，并且发现即使当-50V被施加为栅压时，有时也看不到明确的Von，并且对于氧化物半导体，对于氧缺乏的产生没有识别出明确的抑制效果。
(第三示例)
在本示例中，制造图1中显示的反交错(底栅)型MISFET元件。首先，在玻璃基板上，通过使用溅射法形成厚度为150nm的透明导电膜IZO的栅极电极层。通过使用光刻法和使用盐酸的湿法蚀刻，形成栅极电极。此外，在该电极上，通过溅射法形成厚度为200nm的a-SiOx绝缘层。此时，SiO2靶用于溅射靶，Ar气用于溅射气体。在该绝缘层上，通过溅射法在室温下形成厚度为20nm的用作半导体层的非晶氧化物半导体膜。沟道区的形成采用光刻法和使用盐酸的湿法蚀刻。在此之后，作为第一绝缘膜，通过溅射法形成厚度为100nm的a-SiOx绝缘层。此时，作为溅射气体，Ar气体100％的氧化物气氛被使用。通过使用光刻法和使用CF4气体的干法蚀刻，在第一绝缘膜中制造完成与氧化物半导体层和电极的接触孔。在此之后，通过接触孔，通过溅射法沉积厚度为150nm的透明导电膜ITO，在此之后，通过光刻法和蚀刻法，形成源极端子和漏极端子，同时，使第一绝缘膜暴露。通过光刻法和蚀刻法，移除覆盖氧化物半导体层的沟道区的第一绝缘膜，在此之后，通过溅射法，形成厚度为100nm的a-SiOx绝缘层。此时，作为溅射气体，O2/Ar混合气体比50％的氧化物气氛被使用。以这种方式，形成图1中显示的反交错(底栅)型透明MISFET元件。
作为源极电极和漏极电极，不仅诸如IZO的透明导电氧化物膜可被使用，而且诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物也可被使用。此外，可分别通过不同的材料形成源极电极和漏极电极。
反交错(底栅)型MISFET元件形成有能够稳定地使氧化物半导体层的截止状态电流最小化的沟道区，并通过使与氧化物半导体层和电极的接触区的电阻减小来形成该接触区。因此，截止状态电流被最小化，这导致与源极电极和漏极电极以及氧化物半导体层的欧姆接触良好的薄膜晶体管。
(第四示例)
在本示例中，制造图2中显示的反交错(底栅)型MISFET元件。直到在氧化物半导体层上形成a-SiOx绝缘膜作为第一绝缘膜的过程与第三示例完全相同。接着，通过使用光刻法和CF4气体干法蚀刻，移除覆盖氧化物半导体层的沟道区的第一绝缘膜。在此之后，为了覆盖氧化物半导体层的沟道区，通过溅射法形成厚度为100nm的a-SiOx绝缘层。此时，作为溅射气体，O2/Ar混合气体比50％的氧化物气氛被使用。结果，虽然氧化物半导体层的沟道区的电阻增加，但是其它区域保持电阻减小。接着，通过使用光刻法和CF4气体干法蚀刻，完成层叠的第一绝缘膜和第二绝缘膜，其中具有与氧化物半导体层的电阻减小的区域和电极的接触孔。在此之后，通过接触孔，通过溅射法沉积厚度为150nm的透明导电膜ITO，在此之后，通过光刻法和蚀刻法，形成源极端子和漏极端子。以这种方式，能够形成图2中显示的反交错(底栅)型透明MISFET元件。
作为源极电极和漏极电极，与第三实施例类似地，不仅诸如IZO的透明导电氧化物膜可被使用，而且诸如Ni、Cr、Rh、Mo、Nd、Ti、W、Ta、Pb和Al的金属以及包括这些金属的合金或硅化物也可被使用。此外，与第三示例类似，可分别通过不同的材料形成源极电极和漏极电极。
与第三实施例类似，这个反交错(底栅)型透明MISFET元件形成有能够稳定地使氧化物半导体层的截止状态电流最小化的沟道区，并通过使与氧化物半导体层和电极的接触区的电阻减小来形成该接触区。因此，截止状态电流被最小化，这导致与源极电极和漏极电极以及氧化物半导体层的欧姆接触良好的薄膜晶体管。
(第五示例)
在本示例中，将描述使用图8的薄膜晶体管的显示设备。以与第三示例相同的制造工艺制造将使用的薄膜晶体管。在这个薄膜晶体管中，作为漏极电极的ITO膜的岛的短侧延伸至100μm，90μm的延伸部分留下来，并且在保持朝向源极电极和栅极电极的连线的情况下，薄膜晶体管被绝缘层覆盖。在该层上，聚酰亚胺(polyimide)膜被涂敷，并被进行抛光处理。另一方面，制备类似地形成在塑料基板上并经过抛光处理的ITO膜和聚酰亚胺膜，并使其以所提供的5μm的空气间隙面对形成有薄膜晶体管的基板，并在这里注入向列液晶。此外，在这个结构的两侧提供一对偏振板。这里，当电压施加到薄膜晶体管的源极电极并且栅极电极的施加电压变化时，仅30μm×90μm的区域的光透射率改变，该区域为从漏极电极延伸的ITO膜的岛的一部分。此外，在使薄膜晶体管处于导通状态的栅压下，甚至可通过源极和漏极之间的电压连续地改变这个光透射率。以这种方式，制造与图8对应的液晶单元作为显示元件的显示设备。此外，甚至通过使用根据第四示例的制造工艺的薄膜晶体管，也可制造完全相同的显示设备。
在本示例中，这样的构造也是可行的，即，作为形成薄膜晶体管的基板，白色塑料基板被使用，薄膜晶体管的每个电极被金代替，聚酰亚胺膜和偏振板被去除。此外，构造为这样，即，由绝缘膜覆盖有粒子和流体的囊被填充到白色的透明塑料基板的空气间隔中。在这种构造的显示设备中，控制本薄膜晶体管延伸的漏极电极和上部分的ITO膜之间的电压，由此囊内部的粒子向上和向下移动。基于这种构造，通过控制从透明基板侧所见的延伸的漏极电极区的反射率，可执行显示。
此外，在本示例中，相邻地形成多个薄膜晶体管，例如，构造由四个晶体管和一个电容器形成的普通构造的电流控制电路，并且最后级的晶体管之一取作图6的薄膜晶体管，从而EL元件也可被驱动。例如，使用将ITO膜作为漏极电极的薄膜晶体管。在作为从漏极电极延伸的ITO膜的岛的一部分的30μm×90μm的区域中，形成由电荷注入层和发射层形成的有机电致发光元件。以这种方式，可形成使用EL元件的显示设备。
(第六示例)
二维设置第三示例的显示元件和薄膜晶体管。首先，按7425×1790块的方形设置占据约30μm×115μm面积的像素，所述像素包括诸如第五示例的液晶单元和EL元件的显示元件和薄膜晶体管，分别地，所述块的短侧间距为40μm，长侧间距为120μm。接着，提供在长侧方向穿过7425个薄膜晶体管的栅极电极的1790条栅配线和7425条信号线，在这些信号线中，1790个薄膜晶体管的源极电极在短侧方向上穿过从非晶氧化物半导体膜的岛突出5μm的部分。它们中的每个分别连接至栅极驱动器电路和源极驱动器电路。此外，在液晶显示元件的情况下，将位置调整与液晶显示元件相同的尺寸，并在表面上提供在长侧方向上重复RGB的滤色器，并用约211个ppi构成A4片材尺寸的有源矩阵型彩色图像显示设备。不必提及，这种构造仅是一个示例，可用另一构造代替。此外，甚至当使用第四示例的制造方法的薄膜晶体管时，也可制造完全相同的显示设备。
此外，在一个EL元件中所包括的两个薄膜晶体管中，第一薄膜晶体管的栅极电极被连线在导栅极线上，第二薄膜晶体管的源极电极被连线在信号线上，此外，在长侧方向上根据RGB重复EL元件的发射波长。通过这样做，可构成相同分辨率的发射型彩色图像显示设备。
这里，可使用与像素或的薄膜晶体管相同的本发明的薄膜晶体管配置用于驱动有源矩阵的驱动器电路，或可使用现有IC芯片。
尽管已参考示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。将给予权利要求的范围以最宽的解释，以包括所有这样的修改以及等同的结构和功能。
本申请要求基于2007年5月31日提交的第2007-145186号日本专利申请的优先权，其在此全部引入作为参考。

Claims (13)

1、一种在基板上至少具有栅极电极、栅绝缘膜、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：
在基板上形成栅极电极；
在栅极电极上形成栅绝缘膜；
在栅绝缘膜上形成包括非晶氧化物的半导体层；
对栅绝缘膜进行构图；
对氧化物半导体层进行构图；
通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；
对第一绝缘膜进行构图，并形成在源极电极和漏极电极与氧化物半导体层之间的接触孔；
通过接触孔在氧化物半导体层中形成源极电极层和漏极电极层；
通过对第一绝缘膜进行构图并使第一绝缘膜暴露来形成源极电极和漏极电极；
对暴露的第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；和
通过在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻。
2、一种在基板上至少具有栅极电极、栅绝缘膜、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：
在基板上形成栅极电极；
在栅极电极上形成栅绝缘膜；
在栅绝缘膜上形成包括非晶氧化物的半导体层；
对栅绝缘膜进行构图；
对氧化物半导体层进行构图；
通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；
对第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；
通过在包括氧化气体的气氛中在沟道区和第一绝缘膜上形成第二绝缘膜来增加沟道区的电阻；
在层叠的第一绝缘膜和第二绝缘膜中形成在源极电极和漏极电极与第一绝缘膜下方的氧化物半导体层的电阻减小的区域之间的接触孔；
通过接触孔在氧化物半导体层的电阻减小的区域中形成源极电极层和漏极电极层；和
对源极电极和漏极电极进行构图。
3、一种在基板上至少具有栅极电极、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：
在基板上形成包括非晶氧化物的半导体层；
对氧化物半导体层进行构图；
通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；
对第一绝缘膜进行构图，并形成在源极电极和漏极电极与氧化物半导体层之间的接触孔；
通过接触孔在氧化物半导体层中形成源极电极层和漏极电极层；
通过对第一绝缘膜进行构图并使第一绝缘膜暴露来形成源极电极和漏极电极；
对暴露的第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；
通过在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻；和
在第二绝缘膜上形成栅极电极。
4、一种在基板上至少具有栅极电极、氧化物半导体层、第一绝缘膜、源极电极、漏极电极和第二绝缘膜的薄膜晶体管的制造方法，包括以下步骤：
在基板上形成包括非晶氧化物的半导体层；
对氧化物半导体层进行构图；
通过在不包括氧化气体的气氛中在氧化物半导体层上形成第一绝缘膜来减小氧化物半导体层的电阻；
对第一绝缘膜进行构图，并使氧化物半导体层的沟道区暴露；
通过在包括氧化气体的气氛中在包括氧化物半导体层的沟道区的表面上形成第二绝缘膜来增加沟道区的电阻；
在层叠的第一绝缘膜和第二绝缘膜上形成在源极电极和漏极电极与第一绝缘膜下方的氧化物半导体层的电阻减小的区域之间的接触孔；
通过接触孔在氧化物半导体层中形成源极电极层和漏极电极层以及栅极电极层；和
通过构图来形成源极电极、漏极电极和栅极电极。
5、根据权利要求1-4中的任何一个所述的薄膜晶体管的制造方法，其中，作为包括氧化气体的气氛，O2/Ar混合气体被使用，其混合比为10体积％或更多。
6、根据权利要求1所述的薄膜晶体管的制造方法，其中，所述非晶氧化物为包括In、Zn和Sn中的至少一个的非晶氧化物或者包括In、Zn和Ga的非晶氧化物。
7、根据权利要求1所述的薄膜晶体管的制造方法，其中，所述第一绝缘膜为非晶氧化物绝缘体。
8、根据权利要求1所述的薄膜晶体管的制造方法，其中，所述第二绝缘膜为非晶氧化物绝缘体，并包含3.8×1019pcs/cm3或更多的脱附气体，其中通过程序升温脱附分析将该脱附气体作为O2 +和O+进行观察。
9、一种通过根据权利要求1-4中的任何一个所述的制造方法制造的薄膜晶体管。
10、一种显示设备，其中，显示元件的电极与根据权利要求9所述的薄膜晶体管的源极电极或漏极电极连接。
11、根据权利要求10所述的显示设备，其中，所述显示元件为电致发光元件。
12、根据权利要求10所述的显示设备，其中，所述显示元件为液晶单元。
13、根据权利要求10-12中的任何一个所述的显示设备，其中，多个所述显示元件和薄膜晶体管被二维设置在基板上。
CN2008800174241A 2007-05-31 2008-05-28 使用氧化物半导体的薄膜晶体管的制造方法 Expired - Fee Related CN101681928B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP145186/2007 2007-05-31
JP2007145186 2007-05-31
PCT/JP2008/060246 WO2008149873A1 (en) 2007-05-31 2008-05-28 Manufacturing method of thin film transistor using oxide semiconductor

Publications (2)

Publication Number Publication Date
CN101681928A true CN101681928A (zh) 2010-03-24
CN101681928B CN101681928B (zh) 2012-08-29

Family

ID=39816905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800174241A Expired - Fee Related CN101681928B (zh) 2007-05-31 2008-05-28 使用氧化物半导体的薄膜晶体管的制造方法

Country Status (9)

Country Link
US (1) US8193045B2 (zh)
EP (1) EP2153468B1 (zh)
JP (1) JP5361249B2 (zh)
KR (1) KR101092483B1 (zh)
CN (1) CN101681928B (zh)
AT (1) ATE490560T1 (zh)
DE (1) DE602008003796D1 (zh)
TW (1) TWI373142B (zh)
WO (1) WO2008149873A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579036A (zh) * 2012-07-20 2014-02-12 株式会社神户制钢所 薄膜晶体管的半导体层用薄膜的形成所使用的靶组装体的品质评价方法
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
JP2019110333A (ja) * 2009-10-09 2019-07-04 株式会社半導体エネルギー研究所 テレビジョン装置
JP2020017749A (ja) * 2009-08-27 2020-01-30 株式会社半導体エネルギー研究所 表示装置の作製方法
CN111463272A (zh) * 2020-04-29 2020-07-28 中山大学 一种隧穿场效应晶体管结构
JP2020123741A (ja) * 2011-10-21 2020-08-13 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101751661B1 (ko) * 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) * 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
EP2460183A4 (en) 2009-07-31 2015-10-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101745341B1 (ko) * 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
EP3217435A1 (en) * 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101754701B1 (ko) 2009-10-09 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
KR101424950B1 (ko) * 2009-10-09 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR20230135155A (ko) * 2009-10-16 2023-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
EP2491586B1 (en) * 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101952065B1 (ko) 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101707159B1 (ko) * 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101761097B1 (ko) * 2009-11-13 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101396015B1 (ko) * 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2513893A4 (en) * 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
WO2011077916A1 (en) * 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011077966A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101815838B1 (ko) 2010-01-24 2018-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20120112803A (ko) * 2010-01-29 2012-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 이용한 전자 기기
CN102725842B (zh) * 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
KR101600879B1 (ko) * 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101862539B1 (ko) * 2010-03-26 2018-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101833082B1 (ko) 2010-04-23 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102479939B1 (ko) * 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5330603B2 (ja) * 2010-08-07 2013-10-30 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
US8816722B2 (en) * 2010-09-13 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Current detection circuit
TWI423346B (zh) * 2010-10-26 2014-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI539597B (zh) 2011-01-26 2016-06-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5657434B2 (ja) * 2011-03-14 2015-01-21 富士フイルム株式会社 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP2012222007A (ja) * 2011-04-05 2012-11-12 Dainippon Printing Co Ltd コプレナ型の酸化物半導体素子とその製造方法
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI565067B (zh) * 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
KR101875940B1 (ko) * 2011-09-01 2018-07-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP5814712B2 (ja) * 2011-09-15 2015-11-17 日本放送協会 薄膜デバイスの製造方法
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR20130111873A (ko) 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
SG10201610711UA (en) 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
CN104769150B (zh) 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
TWI496277B (zh) * 2012-12-03 2015-08-11 Innocom Tech Shenzhen Co Ltd Ｘ光偵測裝置
CN103022149B (zh) 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
CN103441100B (zh) * 2013-08-22 2015-05-20 合肥京东方光电科技有限公司 显示基板及其制造方法、显示装置
KR102169628B1 (ko) * 2013-11-26 2020-10-23 한국전자통신연구원 산화물 반도체 형성방법
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102528615B1 (ko) 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6279106B2 (ja) 2015-01-08 2018-02-14 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
US10038402B2 (en) 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6240692B2 (ja) * 2016-02-15 2017-11-29 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR101872421B1 (ko) * 2016-04-12 2018-06-28 충북대학교 산학협력단 산화물 반도체 기반의 트랜지스터 및 그 제조 방법
JP6563367B2 (ja) * 2016-06-15 2019-08-21 株式会社Ｊｏｌｅｄ アクティブマトリクス基板、アクティブマトリクス基板の製造方法および表示装置
CN112259611A (zh) * 2020-10-12 2021-01-22 昆山龙腾光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4076164B2 (ja) * 2002-04-16 2008-04-16 シャープ株式会社 アクティブマトリックス基板の製造方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
GB0222450D0 (en) * 2002-09-27 2002-11-06 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
TW588299B (en) * 2003-04-04 2004-05-21 Au Optronics Corp Active-matrix organic electroluminescence display device and fabricating method thereof
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TWI256515B (en) * 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
US7903055B2 (en) 2004-04-30 2011-03-08 Sanyo Electric Co., Ltd. Light-emitting display
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2006196712A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 薄膜素子の製造方法
KR101100891B1 (ko) * 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US8263977B2 (en) * 2005-12-02 2012-09-11 Idemitsu Kosan Co., Ltd. TFT substrate and TFT substrate manufacturing method
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
TWI295855B (en) * 2006-03-03 2008-04-11 Ind Tech Res Inst Double gate thin-film transistor and method for forming the same
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
KR101246024B1 (ko) * 2006-07-21 2013-03-26 삼성디스플레이 주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017749A (ja) * 2009-08-27 2020-01-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US11024516B2 (en) 2009-08-27 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11532488B2 (en) 2009-08-27 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11923206B2 (en) 2009-08-27 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2019110333A (ja) * 2009-10-09 2019-07-04 株式会社半導体エネルギー研究所 テレビジョン装置
JP2020123741A (ja) * 2011-10-21 2020-08-13 株式会社半導体エネルギー研究所 半導体装置
CN103579036A (zh) * 2012-07-20 2014-02-12 株式会社神户制钢所 薄膜晶体管的半导体层用薄膜的形成所使用的靶组装体的品质评价方法
CN103579036B (zh) * 2012-07-20 2016-02-17 株式会社神户制钢所 薄膜晶体管的半导体层用薄膜的形成所使用的靶组装体的品质评价方法
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
CN111463272A (zh) * 2020-04-29 2020-07-28 中山大学 一种隧穿场效应晶体管结构

Also Published As

Publication number Publication date
WO2008149873A1 (en) 2008-12-11
CN101681928B (zh) 2012-08-29
TWI373142B (en) 2012-09-21
KR20100020485A (ko) 2010-02-22
EP2153468B1 (en) 2010-12-01
US20100140612A1 (en) 2010-06-10
JP2009010362A (ja) 2009-01-15
TW200915577A (en) 2009-04-01
JP5361249B2 (ja) 2013-12-04
US8193045B2 (en) 2012-06-05
KR101092483B1 (ko) 2011-12-13
ATE490560T1 (de) 2010-12-15
DE602008003796D1 (de) 2011-01-13
EP2153468A1 (en) 2010-02-17

Similar Documents

Publication Publication Date Title
CN101681928B (zh) 使用氧化物半导体的薄膜晶体管的制造方法
US10714627B2 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
JP5406449B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8143115B2 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101028722B1 (ko) 박막 트랜지스터 및 표시장치 산화물 반도체 및 산소 농도 경사를 갖는 게이트 유전체
TWI389216B (zh) 製造場效電晶體的方法
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
WO2008069255A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2007073311A (ja) 発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120829

Termination date: 20180528