CN104733538A - 薄膜晶体管、显示基板和制造显示基板的方法 - Google Patents

薄膜晶体管、显示基板和制造显示基板的方法 Download PDF

Info

Publication number
CN104733538A
CN104733538A CN201410737738.6A CN201410737738A CN104733538A CN 104733538 A CN104733538 A CN 104733538A CN 201410737738 A CN201410737738 A CN 201410737738A CN 104733538 A CN104733538 A CN 104733538A
Authority
CN
China
Prior art keywords
electrode
source
protection pattern
pattern
source protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410737738.6A
Other languages
English (en)
Inventor
金载能
崔新逸
丁有光
裵水斌
金大颢
金湘甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104733538A publication Critical patent/CN104733538A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供薄膜晶体管、显示基板和制造显示基板的方法。该薄膜晶体管包括：栅极电极；有源图案，在栅极电极上方并且包括氧化物半导体；蚀刻停止层，覆盖有源图案；源极电极，在蚀刻停止层上；漏极电极，在蚀刻停止层上并且与源极电极间隔开；以及有源保护图案，在蚀刻停止层与有源图案之间并且电联接到源极电极和漏极电极。

Description

薄膜晶体管、显示基板和制造显示基板的方法
技术领域
本发明的实施方式的方面涉及薄膜晶体管。
背景技术
通常，在显示装置中用于驱动像素单元的薄膜晶体管包括栅极电极、源极电极、漏极电极以及有源图案，该有源图案在源极电极和漏极电极之间形成沟道。有源图案包括半导体层，该半导体层包括非晶硅、多晶硅、氧化物半导体或类似物。
非晶硅具有可以在大约1cm2/V至大约10cm2/V的范围内的相对低的电子迁移率，使得包括非晶硅的薄膜晶体管具有相对低的驱动特性。相反，多晶硅具有可以在大约10cm2/V至大约数百cm2/V的范围内的相对高的电子迁移率。然而，需要结晶工艺来形成多晶硅。因而，难以在大尺寸基板上形成均匀的多晶硅层，由此引起的制造成本较高。氧化物半导体可以通过低温工艺形成，可以容易地大规模形成，并且具有高电子迁移率。因而，对于包括氧化物半导体的薄膜晶体管，正在积极地进行研究。
在制造包括氧化物半导体沟道的显示基板时，蚀刻停止层可以形成在氧化物半导体沟道上以防止对氧化物半导体沟道的损坏。然而，在形成蚀刻停止层的接触开口(例如，接触孔)的工艺中，氧化物半导体沟道可能被损坏，由此导致薄膜晶体管的电特性和可靠性的劣化。
发明内容
示例实施方式的方面提供一种具有改善的可靠性和电特性的薄膜晶体管。
示例实施方式的方面还提供一种包括薄膜晶体管的显示基板。
示例实施方式的方面还提供一种制造显示基板的方法。
根据一示例实施方式，一种薄膜晶体管包括：栅极电极；有源图案，在栅极电极上方(例如，与栅极电极重叠)并且包括氧化物半导体；蚀刻停止层，覆盖有源图案；源极电极，在蚀刻停止层上；漏极电极，在蚀刻停止层上并且与源极电极间隔开(例如，与源极电极隔开)；以及有源保护图案，在蚀刻停止层与有源图案之间并且电联接(例如，电连接到)到源极电极和漏极电极。
在一实施方式中，有源保护图案可以包括导电氧化物。
在一实施方式中，有源图案可以覆盖有源保护图案的整个下表面。
在一实施方式中，有源保护图案可以包括：在源极电极上方的第一有源保护图案；以及在漏极电极上方的第二有源保护图案。
在一实施方式中，源极电极可以包括延伸穿过(例如，穿过)蚀刻停止层以接触第一有源保护图案的源极接触。漏极电极可以包括延伸穿过蚀刻停止层以接触第二有源保护图案的漏极接触。第一有源保护图案与第二有源保护图案之间的距离可以小于源极接触与漏极接触之间的距离
根据一示例实施方式，一种显示基板包括：栅极线，在基底基板上；数据线，与栅极线交叉；第一栅极电极，电联接到栅极线；第一有源图案，在第一栅极电极上方并且包括氧化物半导体；蚀刻停止层，覆盖第一有源图案；第一源极电极，在蚀刻停止层上并且电联接到数据线；第一漏极电极，在蚀刻停止层上并且与第一源极电极间隔开；以及有源保护图案，在蚀刻停止层与有源图案之间并且电联接到第一源极电极和第一漏极电极。
根据一示例实施方式，提供一种用于制造显示基板的方法。该方法包括：在基底基板上形成栅极金属图案。栅极金属图案包括栅极电极。形成覆盖栅极金属图案的栅极绝缘层。在栅极绝缘层上形成有源图案和有源保护图案。有源图案包括氧化物半导体，有源保护图案在有源图案上。形成覆盖有源保护图案的蚀刻停止层。图案化蚀刻停止层以暴露有源保护图案。形成包括源极电极和漏极电极的源极金属图案，以接触有源保护图案。
根据示例实施方式，有源保护图案形成在蚀刻停止层与有源图案之间。因而，在蚀刻蚀刻停止层的工艺期间有源图案可以不被损坏。
此外，有源保护图案可以实质上减小沟道长度以改善薄膜晶体管的特性。
此外，有源保护图案可以被形成而不用额外的掩模。
附图说明
以上和其它特征以及特性将通过参考附图描述其示例实施方式而变得更加明显，在附图中：
图1是示出根据一示例实施方式的显示基板的平面图。
图2是沿着图1的线I-I'截取的截面图。
图3是沿着图1的线II-II'截取的截面图。
图4至图14是示出制造图1至图3中所示的显示基板的方法的截面图。
图15至图25是示出根据另一示例实施方式的制造显示基板的方法的截面图。
图26是示出根据另一示例实施方式的显示基板的平面图。
图27是沿着图26的线I-I'截取的截面图。
图28至图36是示出制造图26和图27中所示的显示基板的方法的截面图。
具体实施方式
将理解，当一元件或层被称为在另一元件或层“上”，“连接到”或“联接到”另一元件或层时，它可直接在所述另一元件或层上、直接连接到或联接到所述另一元件或层，或者也可以存在一个或多个中间元件或层。当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则没有居间元件或层存在。在此使用时，术语“和/或”包括一个或多个相关列举项目的任意和所有组合。此外，在描述本发明的实施方式时，“可以”的使用涉及“本发明的一个或多个实施方式”。
将理解，虽然术语第一、第二、第三等可以用于此来描述不同的元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅被用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因而，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离示例实施方式的教导。
为了便于描述，可以在此使用空间关系术语，诸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”等等，以描述一个元件或特征与另一元件或特征如图中所示的关系。将理解，空间关系术语旨在包含除了图中所描绘的取向之外，装置在使用或操作中的不同取向。例如，如果在图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件可以被取向为在其它元件或特征“上方”或“之上”。因而，示例性术语“在……下面”可以包含上和下两种取向。装置可以被另外地取向(旋转90度或其它取向)并且在此使用的空间关系描述语应该被相应地解释。
在此使用的术语仅被用于描述特定示例实施方式，不意欲限制示例实施方式。当在此使用时，单数形式“一”和“该”也旨在包括复数形式，除非上下文另外清楚地表示。还将理解，当在本说明书中使用时，术语“包括”和/或“包含”表示所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。相同的附图标记表示相同的元件。
将在下文中参考附图更全面地描述示例实施方式，在附图中显示了不同的实施方式。
图1是示出根据一示例实施方式的显示基板的平面图。图2是沿着图1的线I-I'截取的截面图。图3是沿着图1的线II-II'截取的截面图。
参考图1至图3，显示基板包括基底基板100、在基底基板100上的开关晶体管TR1、在基底基板100上的驱动晶体管TR2、电联接到(例如，电连接到)驱动晶体管TR2的像素电极PE、从像素电极PE接收电流以产生光的发光层LE以及设置在发光层LE上的相对电极OE。显示基板可以用于有机电致发光显示装置。
开关晶体管TR1电联接到栅极线GL和数据线DL。开关晶体管TR1包括第一栅极电极GE1、第一有源图案AP1、第一源极电极SE1以及第一漏极电极DE1。
在平面图中，栅极线GL在第一方向D1上延伸，数据线DL在第二方向D2上延伸。第一方向D1与第二方向D2交叉(例如，相交)。例如，第一方向D1可以实质上垂直于第二方向D2。
栅极线GL电联接到第一栅极电极GE1。例如，第一栅极电极GE1可以在第二方向D2上从栅极线GL伸出。在另一实施方式中，栅极线GL的一部分可以重叠第一有源图案AP1以用作第一栅极电极GE1，使得第一栅极电极GE1可以不从栅极线GL伸出。
显示基板还包括覆盖第一栅极电极GE1和栅极线GL的栅极绝缘层110。
第一有源图案AP1重叠第一栅极电极GE1。第一有源图案AP1设置在栅极绝缘层110上。第一有源图案AP1包括氧化物半导体。当栅电压被施加到第一栅极电极GE1时，第一有源图案AP1变成导体以用作沟道。
显示基板还包括覆盖第一有源图案AP1的蚀刻停止层120。
第一源极电极SE1和第一漏极电极DE1彼此间隔开(例如，彼此隔开)，并且均电联接到第一有源图案AP1。第一源极电极SE1和第一漏极电极DE1设置在蚀刻停止层120上。
有源保护图案设置在第一有源图案AP1和第一源极电极SE1之间和/或在第一有源图案AP1和第一漏极电极DE1之间。例如，第一有源保护图案APP1设置在第一源极电极SE1和第一有源图案AP1之间，第二有源保护图案APP2设置在第一漏极电极DE1和第一有源图案AP1之间。蚀刻停止层120具有多个接触开口(例如，接触孔)。第一源极电极SE1的第一源极接触SC1和第一漏极电极DE1的第一漏极接触DC1通过蚀刻停止层120的相应接触开口而分别接触第一有源保护图案APP1和第二有源保护图案APP2。
第一和第二有源保护图案APP1和APP2设置在蚀刻停止层120下面。因而，第一有源图案AP1没有通过蚀刻停止层120的接触开口而被暴露。
第一和第二有源保护图案APP1和APP2是导电的。例如，第一和第二有源保护图案APP1和APP2可以包括金属、导电氧化物或类似物。例如，第一和第二有源保护图案APP1和APP2可以包括导电氧化物诸如铟锌氧化物、铟锡氧化物、镓锌氧化物、锌铝氧化物或类似物。
第一和第二有源保护图案APP1和APP2以及第一有源图案AP1可以通过相同的光刻工艺形成。结果，第一有源图案AP1覆盖第一和第二有源保护图案APP1和APP2的整个下表面。因而，第一有源图案AP1的外形可具有围绕第一和第二有源保护图案APP1和APP2的形状。
在另一实施方式中，第一和第二有源保护图案APP1和APP2可以通过与形成第一有源图案AP1不同的光刻工艺形成，使得第一有源图案AP1部分地覆盖第一和第二有源保护图案APP1和APP2的下表面。
第一和第二有源保护图案APP1和APP2覆盖第一有源图案AP1以保护第一有源图案AP1免受可能在形成蚀刻停止层120的接触开口的工艺中引起的损坏。
在没有形成第一和第二有源保护图案APP1和APP2时，沟道长度可以由蚀刻停止层120的接触开口之间的长度限定，该长度是第一源极接触SC1和第一漏极接触DC1之间的长度L2。然而，在形成第一和第二有源保护图案APP1和APP2时，沟道长度可以由第一和第二有源保护图案APP1和APP2之间的长度L1限定，该长度L1小于(少于)第一源极接触SC1和第一漏极接触DC1之间的长度L2。因而，薄膜晶体管可具有减小的沟道长度，这可以改善薄膜晶体管的电特性。
数据线DL电联接到第一源极电极SE1。例如，第一源极电极SE1可以在第一方向D1从数据线DL伸出。数据线DL可以形成在与第一源极电极SE1和第一漏极电极DE1相同的层。在另一实施方式中，数据线DL的一部分可以接触第一有源图案AP1或第一有源保护图案APP1以用作第一源极电极SE1，使得第一源极电极SE1可以不从数据线DL伸出。
第一漏极电极DE1电联接到驱动晶体管TR2。驱动晶体管TR2包括第二栅极电极GE2、第二有源图案AP2、第二源极电极SE2以及第二漏极电极DE2。
第二栅极电极GE2可以设置在与第一栅极电极GE1相同的层。第二有源图案AP2可以设置在与第一有源图案AP1相同的层。第二源极电极SE2和第二漏极电极DE2可以设置在与第一源极电极SE1和第一漏极电极DE1相同的层。因而，栅极绝缘层110覆盖第二栅极电极GE2，蚀刻停止层120覆盖第二有源图案AP2。
第一漏极电极DE1电联接到第二栅极电极GE2。例如，第一漏极电极DE1接触第一电容器电极STE1。第一电容器电极STE1的一部分形成第二栅极电极GE2。第一电容器电极STE1可以设置在与第一栅极电极GE1相同的层。因而，栅极绝缘层110和蚀刻停止层120设置在第一电容器电极STE1上。第一漏极电极DE1通过穿过栅极绝缘层110和蚀刻停止层120的第一接触部分CH1(例如，第一接触开口)而接触第一电容器电极STE1，使得第一漏极电极DE1电联接到第二栅极电极GE2。
显示基板还包括设置在与第一电容器电极STE1不同的层并且与第一电容器电极STE1重叠的第二电容器电极STE2。在一实施方式中，第二电容器电极STE2可以设置在与第二源极电极SE2和第二漏极电极DE2相同的层。第一电容器电极STE1和第二电容器电极STE2形成取决于施加到其上的电压而被充电的电容器。
第二源极电极SE2电联接到驱动线KL。从驱动线KL提供的电流通过驱动晶体管TR2和像素电极PE被施加到发光层LE。驱动线KL可以设置在与第二源极电极SE2和第二电容器电极STE2相同的层。
有源保护图案设置在第二有源图案AP2和第二源极电极SE2之间和/或在第二有源图案AP2和第二漏极电极DE2之间。例如，第三有源保护图案APP3设置在第二源极电极SE2和第二有源图案AP2之间，第四有源保护图案APP4设置在第二漏极电极DE2和第二有源图案AP2之间。蚀刻停止层120具有多个接触开口(例如，接触孔)。第二源极电极SE2的第二源极接触SC2和第二漏极电极DE2的第二漏极接触DC2通过蚀刻停止层120的相应接触开口而分别接触第三有源保护图案APP3和第四有源保护图案APP4。
第三和第四有源保护图案APP3和APP4设置在蚀刻停止层120下面。因而，第二有源图案AP2没有通过蚀刻停止层120的接触开口而被暴露。
显示基板还包括覆盖开关晶体管TR1和驱动晶体管TR2的钝化层130、覆盖钝化层130并且使基板平坦化(例如，具有平坦的表面)的有机绝缘层140以及设置在有机绝缘层140上的间隔层150。
像素电极PE设置在有机绝缘层140上，并且穿过钝化层130和有机绝缘层140以接触第二漏极电极DE2。
间隔层150设置在有机绝缘层140上并且具有与像素电极PE重叠的开口。发光层LE设置在开口中。相对电极OE可以连续地设置在发光层LE和间隔层150上(例如，相对电极OE可以设置在发光层LE和间隔层150的整体上方)。
发光层LE可具有与常规有机电致发光显示装置的发光层相同的层。例如，发光层LE可以包括空穴传输层、空穴注入层、有机发光层、电子注入层以及电子传输层，并且还可以包括不同的功能层。
图4至图14是示出制造图1至图3中所示的显示基板的方法的截面图。
参考图4，栅极金属层形成在基底基板100上并且被图案化以形成包括第一栅极电极GE1、第二栅极电极GE2和第一电容器电极STE1的栅极金属图案。第二栅极电极GE2和第一电容器电极STE1联接到(例如，连接或连续地连接到)彼此(例如，整体地形成)。栅极金属图案还可以包括联接到第一栅极电极GE1(例如，连接到、连续地连接到第一栅极电极GE1或者与第一栅极电极GE1整体地形成)的栅极线。
基底基板100的示例可以包括玻璃基板、石英基板、硅基板、塑料基板或类似物。
可用于栅极金属层的材料的示例可以包括铜、银、铬、钼、铝、钛、锰或其合金。栅极金属层可具有单层结构或可具有包括不同材料的多层结构。例如，栅极金属层可以包括铜层以及设置在铜层上和/或设置在铜层下的钛层。
在另一实施方式中，栅极金属层可以包括金属层以及设置在金属层上和/或设置在金属层下的导电氧化物层。例如，栅极金属层可以包括铜层以及设置在铜层上和/或设置在铜层下的导电氧化物层。可用于导电氧化物层的材料的示例可以包括铟锌氧化物、铟锡氧化物、镓锌氧化物以及锌铝氧化物。
此后，栅极绝缘层110形成为覆盖栅极金属图案。可被用于(被利用于)栅极绝缘层110的材料的示例可以包括硅氮化物、硅氧化物、铝氧化物、铪氧化物、钛氧化物或类似物。栅极绝缘层110可具有单层结构或多层结构。例如，栅极绝缘层110可以包括包含硅氮化物的下绝缘层和包含硅氧化物的上绝缘层。
参考图5，氧化物半导体层160和有源保护层170形成在栅极绝缘层110上。
可用于氧化物半导体层160的材料的示例可以包括锌氧化物、锌锡氧化物、铟锌氧化物、铟氧化物、钛氧化物、铟镓锌氧化物、铟锌锡氧化物或类似物。在一实施方式中，氧化物半导体层160包括铟锌锡氧化物。
有源保护层170可以包括金属、导电氧化物或类似物。例如，有源保护层170可以包括导电氧化物(诸如铟锌氧化物、铟锡氧化物、镓锌氧化物、锌铝氧化物或类似物)。
第一光致抗蚀剂图案PR1和第二光致抗蚀剂图案PR2形成在有源保护层170上。第一和第二光致抗蚀剂图案PR1和PR2具有厚度梯度(gradient)(例如，具有变化或逐渐变化的厚度)。例如，第一和第二光致抗蚀剂图案PR1和PR2分别包括第一厚度部分TH1和比第一厚度部分TH1薄的第二厚度部分TH2。
例如，光致抗蚀剂合成物被涂覆(例如，沉积)、通过半色调曝光而暴露于光以及通过显影液而被显影以形成第一和第二光致抗蚀剂图案PR1和PR2。
参考图6，氧化物半导体层160和有源保护层170通过使用(利用)第一和第二光致抗蚀剂图案PR1和PR2作为掩模而被蚀刻，以形成第一有源图案AP1、第二有源图案AP2、第一初级有源保护图案172和第二初级有源保护图案174。
第一有源图案AP1与第一栅极电极GE1重叠。第一初级有源保护图案172设置在第一有源图案AP1上。第二有源图案AP2与第二栅极电极GE2重叠。第二初级有源保护图案174设置在第二有源图案AP2上。
参考图7，第一和第二光致抗蚀剂图案PR1和PR2通过灰化工艺被部分地去除。结果，第一和第二光致抗蚀剂图案PR1和PR2的第二厚度部分TH2以及第一和第二光致抗蚀剂图案PR1和PR2的第一厚度部分TH1部分地保留以形成第三光致抗蚀剂图案PR3和第四光致抗蚀剂图案PR4。
第三光致抗蚀剂图案PR3覆盖第一初级有源保护图案172的上表面的一部分。第四光致抗蚀剂图案PR4覆盖第二初级有源保护图案174的上表面的一部分。因而，第一和第二初级有源保护图案172和174的上表面被部分地暴露。
参考图8，第一和第二初级有源保护图案172和174通过使用(利用)第三和第四光致抗蚀剂图案PR3和PR4作为掩模而被蚀刻，以形成第一有源保护图案APP1、第二有源保护图案APP2、第三有源保护图案APP3和第四有源保护图案APP4。例如，第一和第二初级有源保护图案172和174可以通过干蚀刻工艺或湿蚀刻工艺而被蚀刻。
第一和第二有源保护图案APP1和APP2设置在第一有源图案AP1上并且彼此间隔开。第三和第四有源保护图案APP3和APP4设置在第二有源图案AP2上并且彼此间隔开。
参考图9，蚀刻停止层120形成为覆盖第一至第四有源保护图案APP1、APP2、APP3和APP4。蚀刻停止层120的一部分接触栅极绝缘层110。可以包括在蚀刻停止层120中的材料的示例可以包括硅氮化物、硅氧化物、铝氧化物、铪氧化物、钛氧化物和类似物。
参考图10，蚀刻停止层120被图案化以形成分别暴露第一至第四有源保护图案APP1、APP2、APP3和APP4的接触开口(例如，接触孔)。
在相同的工艺中，蚀刻停止层120和栅极绝缘层110被图案化以暴露第一电容器电极STE1。
在暴露第一电容器电极STE1的工艺期间，出现蚀刻停止层120的过蚀刻，使得栅极绝缘层110会被蚀刻(例如，会被无意地蚀刻)。因而，当有源保护图案不存在时，有源图案可能被损坏。在一实施方式中，有源保护图案形成在有源图案上，使得对有源图案的损坏被避免。
参考图11，源极金属层形成在蚀刻停止层120上并且被图案化以形成包括第一源极电极SE1、第一漏极电极DE1、第二电容器电极STE2、第二源极电极SE2和第二漏极电极DE2的源极金属图案。源极金属图案还可以包括联接到第一源极电极SE1(例如，连接到、连续地连接到第一源极电极SE1或者与第一源极电极SE1整体地形成)的数据线以及联接到第二源极电极SE2和第二电容器电极STE2(例如，连接到、连续地连接到第二源极电极SE2和第二电容器电极STE2或者与第二源极电极SE2和第二电容器电极STE2整体地形成)的驱动线。
可包括在源极金属层中的材料的示例可以包括铜、银、铬、钼、铝、钛、锰或其合金。源极金属层可具有单层结构或可具有包括不同材料的多层结构。例如，源极金属层可以包括铜层以及设置在铜层上和/或设置在铜层下的钛层。
在另一实施方式中，源极金属层可以包括金属层以及设置在金属层上和/或设置在金属层下的导电氧化物层。例如，源极金属层可以包括铜层以及设置在铜层上和/或设置在铜层下的导电氧化物层。
第一源极电极SE1、第一漏极电极DE1、第二源极电极SE2和第二漏极电极DE2通过蚀刻停止层120的接触开口而分别接触第一有源保护图案APP1、第二有源保护图案APP2、第三有源保护图案APP3和第四有源保护图案APP4。
例如，第一源极电极SE1包括接触第一有源保护图案APP1的第一源极接触SC1。第一漏极电极DE1包括接触第二有源保护图案APP2的第一漏极接触DC1。第二源极电极SE2包括接触第三有源保护图案APP3的第二源极接触SC2。第二漏极电极DE2包括接触第四有源保护图案APP4的第二漏极接触DC2。
第一漏极电极DE1还包括穿过蚀刻停止层120和栅极绝缘层110以接触第一电容器电极STE1的第一接触部分CH1。
第二电容器电极STE2形成在蚀刻停止层120上并且与第一电容器电极STE1重叠。
参考图12，钝化层130形成为覆盖源极金属图案。有机绝缘层140形成在钝化层130上。
钝化层130保护源极金属图案。有机绝缘层140使基板的上表面平坦化(例如，有机绝缘层140具有平坦的上表面)。
钝化层130可以包括硅氮化物、硅氧化物或类似物。有机绝缘层140可以包括聚酯树脂诸如丙烯酸树脂、酚醛树脂或类似物。
有机绝缘层140可以由光致抗蚀剂合成物形成。有机绝缘层140和钝化层130被图案化以形成暴露第二漏极电极DE2的接触开口(例如，接触孔)。
参考图13，像素电极层形成在有机绝缘层140上并且被图案化以形成像素电极PE。像素电极PE包括穿过有机绝缘层140和钝化层130以接触第二漏极电极DE2的第二接触部分CH2。
当像素电极PE被用于(被用作)阳极时，像素电极PE可以包括具有相对良好的绝对值的功函数的金属氧化物，诸如铟锌氧化物、铟锡氧化物、锌氧化物或类似物。当像素电极PE被用于(被用作)阴极时，像素电极PE可以包括具有相对小的绝对值的功函数的金属，诸如银、镁、铝、铂、铅、金、镍、钕、铁、铬、锂、钙或类似物。当像素电极PE被用于阳极时，相对电极OE被用于阴极。当像素电极PE被用于阴极时，相对电极OE被用于阳极。
参考图14，间隔层150形成在像素电极PE和有机绝缘层140上。间隔层150可以包括有机绝缘材料。
如图3所示，间隔层150被图案化以形成暴露像素电极PE的开口。开口可以限定每个像素单元的像素区域。
发光层LE形成在开口中。发光层LE可以包括空穴传输层、空穴注入层、有机发光层、电子注入层以及电子传输层，并且还可以包括不同的功能层。
相对电极OE形成在发光层LE上。相对电极OE可以连续地形成在发光层LE和间隔层150上而没有被图案化。
根据实施方式，有源保护图案形成在蚀刻停止层与有源图案之间。因而，可以防止在蚀刻停止层中形成接触开口的工艺期间有源图案被损坏。
此外，有源保护图案和有源图案可以在相同的光刻工艺中形成。因而，有源保护图案可以被形成而不用额外的掩模。
图15至图25是示出根据另一示例实施方式的制造显示基板的方法的截面图。在显示基板中，具有与图4至图13中示出的显示基板的元件相同的功能的元件包括相同的材料，并且可以通过相同的方法形成。因而，可以省略任何重复的说明。
参考图15，第一栅极金属层形成在基底基板200上以形成包括连接图案SP和第一电容器电极STE1的第一栅极金属图案。第一栅极金属图案还可以包括信号线诸如栅极线、数据线或类似物。
第一栅极绝缘层210形成为覆盖第一栅极金属图案。
参考图16，第二栅极金属层形成在第一栅极绝缘层210上并且被图案化以形成包括栅极电极GE的第二栅极金属图案。
第二栅极绝缘层220形成为覆盖第二栅极金属图案。
参考图17，氧化物半导体层230和有源保护层240形成在第二栅极绝缘层220上。
第一光致抗蚀剂图案PR1和第二光致抗蚀剂图案PR2形成在有源保护层240上。第一光致抗蚀剂图案PR1具有厚度梯度(例如，具有可变厚度)。例如，第一光致抗蚀剂图案PR1包括第一厚度部分TH1以及比第一厚度部分TH1薄的第二厚度部分TH2。第二光致抗蚀剂图案PR2可具有与第一光致抗蚀剂图案PR1的第二厚度部分TH2实质上相同的厚度。
第一光致抗蚀剂图案PR1与栅极电极GE重叠。第二光致抗蚀剂图案PR2与第一电容器电极STE1重叠。
参考图18，氧化物半导体层230和有源保护层240通过使用(利用)第一和第二光致抗蚀剂图案PR1和PR2作为掩模而被蚀刻，以形成第一有源图案AP1、第二有源图案AP2和初级有源保护图案242。
第一有源图案AP1与栅极电极GE重叠。初级有源保护图案242设置在第一有源图案AP1上。第二有源图案AP2与第一电容器电极STE1重叠。
参考图19，通过灰化工艺，第一光致抗蚀剂图案PR1被部分去除，而第二光致抗蚀剂图案PR2被完全去除。结果，第一光致抗蚀剂图案PR1的第二厚度部分TH2被去除，第一光致抗蚀剂图案PR1的第一厚度部分TH1部分地保留以形成第三光致抗蚀剂图案PR3。
第三光致抗蚀剂图案PR3部分地覆盖初级有源保护图案242的上表面。因而，初级有源保护图案242的上表面被部分地暴露。因为第二光致抗蚀剂图案PR2被完全去除，所以保留在第二有源图案AP2上的有源保护层的上表面被完全暴露。
参考图20，初级有源保护图案242通过使用(利用)第三光致抗蚀剂图案PR3作为掩模而被图案化以形成第一有源保护图案APP1和第二有源保护图案APP2。在第二有源图案AP2上的有源保护层被去除，使得第二有源图案AP2的上表面被暴露。
第一有源保护图案APP1和第二有源保护图案APP2设置在第一有源图案AP1上并且彼此间隔开。
参考图21，蚀刻停止层250形成为覆盖第一和第二有源保护图案APP1和APP2。蚀刻停止层250的一部分接触第二栅极绝缘层220。
参考图22，蚀刻停止层250被图案化以形成分别暴露第一和第二有源保护图案APP1和APP2的接触开口(例如，接触孔)。
在相同的工艺中，蚀刻停止层250、第二栅极绝缘层220和第一栅极绝缘层210被图案化以暴露连接图案SP。
在暴露连接图案SP的工艺中，出现蚀刻停止层250的过蚀刻，使得第一和第二栅极绝缘层210和220会被蚀刻(例如，被无意地蚀刻)。因而，在有源保护图案APP1和APP2不存在(没有出现)时，第一有源图案AP1可能被损坏。在一实施方式中，有源保护图案APP1和APP2形成在第一有源图案AP1上，使得对第一有源图案AP1的损坏被避免。
参考图23，源极金属层形成在蚀刻停止层250上并且被图案化以形成包括源极电极SE、漏极电极DE、接触构件CH和第二电容器电极STE2的源极金属图案。源极金属图案还可以包括联接到源极电极SE和第二电容器电极STE2(例如，连接到、连续地连接到源极电极SE和第二电容器电极STE2或者与源极电极SE和第二电容器电极STE2整体地形成)的驱动线。
源极电极SE和漏极电极DE通过蚀刻停止层250的相应接触开口而分别接触第一有源保护图案APP1和第二有源保护图案APP2。
例如，源极电极SE包括接触第一有源保护图案APP1的源极接触SC。漏极电极DE包括接触第二有源保护图案APP2的漏极接触DC。
第二电容器电极STE2形成在蚀刻停止层250上并且与第一电容器电极STE1和第二有源图案AP2重叠。
接触构件CH穿过蚀刻停止层250、第二栅极绝缘层220和第一栅极绝缘层210以接触连接图案SP。
在形成有源保护图案APP1和APP2时，薄膜晶体管的沟道长度可以由有源保护图案APP1和APP2之间的长度限定，并且小于源极接触SC和漏极接触DC之间的长度。薄膜晶体管可具有减小的沟道长度，这可以改善薄膜晶体管的电特性。
参考图24，钝化层260形成为覆盖源极金属层。有机绝缘层270形成在钝化层260上。
钝化层260保护源极金属图案。有机绝缘层270使基板的上表面平坦化。
参考图25，有机绝缘层270和钝化层260被图案化以形成暴露漏极电极DE的接触开口(例如，接触孔)。
像素电极层形成在有机绝缘层270上并且被图案化以形成像素电极PE。像素电极PE通过经由有机绝缘层270和钝化层260形成的接触开口而接触漏极电极DE。
间隔层280形成在像素电极PE和有机绝缘层270上。间隔层280被图案化以形成暴露像素电极PE的开口。开口可以限定每个像素单元的像素区域。
发光层LE形成在开口中。发光层LE可以包括空穴传输层、空穴注入层、有机发光层、电子注入层以及电子传输层，并且还可以包括不同的功能层。
相对电极OE形成在发光层LE上。相对电极OE可以连续地形成在发光层LE和间隔层280上而没有被图案化。
显示基板可以被用于有机电致发光显示装置。
图26是示出根据另一示例实施方式的显示基板的平面图。图27是沿着图26的线I-I'截取的截面图。
参考图26和图27，显示基板包括基底基板300、设置在基底基板300上的薄膜晶体管、电联接到薄膜晶体管的像素电极PE以及与像素电极PE重叠的公共电极CE。显示基板还可以包括与像素电极PE重叠的滤色器CF、与薄膜晶体管重叠的黑矩阵BM以及与薄膜晶体管重叠的列间隔物CS。显示基板可被用于液晶显示装置。例如，液晶显示面板可以包括显示基板、面对显示基板的相对基板以及在显示基板与相对基板之间的液晶层。
薄膜晶体管电联接到栅极线GL和数据线DL。薄膜晶体管包括栅极电极GE、有源图案AP、源极电极SE和漏极电极DE。
在平面图中，栅极线GL在第一方向D1上延伸，数据线DL在第二方向D2上延伸。第一方向D1与第二方向D2交叉(例如相交)。例如，第一方向D1可以实质上垂直于第二方向D2。
栅极线GL电联接到栅极电极GE。例如，栅极电极GE可以在第二方向D2上从栅极线GL伸出。在另一实施方式中，栅极线GL的一部分可以与有源图案AP重叠以用作栅极电极GE，使得栅极电极GE可以不从栅极线GL伸出。
栅极线GL的一端连接到栅极焊盘GP。栅信号通过栅极焊盘GP被提供到栅极线GL。栅极焊盘GP接触设置在与源极电极SE和漏极电极DE相同的层的第一连接电极CN1。第一连接电极CN1接触设置在与像素电极PE相同的层的第二连接电极CN2。栅极焊盘GP通过第一和第二连接电极CN1和CN2从驱动器接收栅信号，该驱动器可以设置在显示基板中或者可以设置在显示基板外。在另一实施方式中，第一和第二连接电极CN1和CN2的其中之一可以被省略。栅极焊盘GP设置在围绕显示区域的***区域。
显示基板还包括电联接到公共电极CE以向公共电极CE提供公共电压的公共线CL。公共线CL可以设置在与栅极电极GE和栅极线GL相同的层中。
显示基板还包括覆盖公共线CL、栅极电极GE和栅极线GL的栅极绝缘层310。
有源图案AP与栅极电极GE重叠。有源图案AP设置在栅极绝缘层310上。有源图案AP包括氧化物半导体。在栅电压被施加到栅极电极GE时，有源图案AP变成导体以用作沟道。
显示基板还包括覆盖有源图案AP的蚀刻停止层340。
源极电极SE和漏极电极DE彼此间隔开并且都电联接到有源图案AP。源极电极SE和漏极电极DE设置在蚀刻停止层340上。
有源保护图案设置在有源图案AP与源极电极SE之间和/或在有源图案AP与漏极电极DE之间。例如，第一有源保护图案APP1设置在源极电极SE与有源图案AP之间，第二有源保护图案APP2设置在漏极电极DE与有源图案AP之间。蚀刻停止层340具有多个接触开口(例如，接触孔)。源极电极SE的源极接触SC和漏极电极DE的漏极接触DC通过蚀刻停止层340的相应接触开口而分别接触第一有源保护图案APP1和第二有源保护图案APP2。
第一和第二有源保护图案APP1和APP2设置在蚀刻停止层340下面。因而，有源图案AP没有通过蚀刻停止层340中的接触开口而被暴露。
数据线DL电联接到源极电极SE。例如，源极电极SE可以在第一方向D1从数据线DL伸出。数据线DL可以形成在与源极电极SE和漏极电极DE相同的层。在另一实施方式中，数据线DL的一部分可以接触有源图案AP或第一有源保护图案APP1以用作源极电极SE，使得源极电极SE可以不从数据线DL伸出。
显示基板还包括覆盖源极电极SE和漏极电极DE的钝化层350。滤色器CF设置在钝化层350上。在另一实施方式中，滤色器CF可以形成在面对显示基板的相对基板上(例如，可以形成在面对基底基板的相对基板的表面上)。
有机绝缘层360设置在滤色器CF上。有机绝缘层360使显示基板的上表面平坦化。
公共电极CE设置在有机绝缘层360上。像素绝缘层370设置在公共电极CE上。像素电极PE设置在像素绝缘层370上。公共电极CE包括穿过有机绝缘层360、钝化层350、蚀刻停止层340和栅极绝缘层310以联接到公共线CL的第二接触部分CH2。第二接触部分CH2可以通过与第二连接电极CN2类似的连接构件而电联接到公共线CL。
在一实施方式中，像素电极PE设置在公共电极CE上。在另一实施方式中，像素电极PE可以设置在公共电极CE下面。在另一实施方式中，公共电极CE可以形成在面对显示基板的相对基板上。
像素电极PE设置在像素绝缘层370上。像素电极PE具有狭缝部分SL。狭缝部分SL可具有例如在第二方向D2上延伸的形状。多个狭缝可以沿着第一方向D1布置。像素电极PE与公共电极CE重叠以取决于施加到其上的电压而形成电场，使得在像素电极PE上的液晶分子的排列被控制。像素电极PE包括穿过像素绝缘层370、有机绝缘层360和钝化层350以接触漏极电极DE的第一接触部分CH1。
公共电极CE和像素电极PE可以包括透明导电氧化物诸如铟锌氧化物、铟锡氧化物或类似物。
黑矩阵BM阻挡入射在其上的光。为了阻挡光，黑矩阵BM可以包括黑色颜料，诸如碳黑。黑矩阵BM可以部分地覆盖像素电极PE并且可以与显示基板的薄膜晶体管重叠。例如，黑矩阵BM可以与第一接触部分CH1重叠。在另一实施方式中，黑矩阵BM可以形成在面对显示基板的相对基板上。在另一实施方式中，黑矩阵BM可以设置在像素电极与钝化层之间。
列间隔物CS可以设置在黑矩阵BM上并且保持显示基板与相对基板之间的单元间隙。
图28至图36是示出制造图26和图27中所示的显示基板的方法的截面图。
参考图28，栅极金属层形成在基底基板300上并且被图案化以形成包括栅极电极GE和栅极焊盘GP的栅极金属图案。栅极金属图案还可以包括公共线以及联接到栅极电极GE和栅极焊盘GP(例如，连接、连续地连接到栅极电极GE和栅极焊盘GP或者与栅极电极GE和栅极焊盘GP整体地形成)的栅极线。
栅极绝缘层310形成为覆盖栅极金属图案。
参考图29，氧化物半导体层320和有源保护层330形成在栅极绝缘层310上。
第一光致抗蚀剂图案PR1形成在有源保护层330上。第一光致抗蚀剂图案PR1具有厚度梯度(例如，具有可变厚度)。例如，第一光致抗蚀剂图案PR1包括第一厚度部分TH1以及比第一厚度部分TH1薄的第二厚度部分TH2。第一光致抗蚀剂图案PR1与栅极电极GE重叠。
参考图30，氧化物半导体层320和有源保护层330通过使用(利用)第一光致抗蚀剂图案PR1作为掩模而被蚀刻以形成有源图案AP和初级有源保护图案。
第一光致抗蚀剂图案PR1通过灰化工艺被部分地去除。初级有源保护图案通过使用(利用)剩余的第一光致抗蚀剂图案作为掩模而被图案化以形成第一有源保护图案APP1和第二有源保护图案APP2。第一和第二有源保护图案APP1和APP2设置在有源图案AP上并且彼此间隔开。
蚀刻停止层340形成为覆盖第一和第二有源保护图案APP1和APP2。蚀刻停止层340的一部分接触栅极绝缘层310。
参考图31，蚀刻停止层340被图案化以形成分别暴露第一和第二有源保护图案APP1和APP2的接触开口(例如，接触孔)。
在相同的工艺中，蚀刻停止层340和栅极绝缘层310被图案化以暴露栅极焊盘GP。
在暴露栅极图案GP的工艺中，出现蚀刻停止层340的过蚀刻，使得栅极绝缘层310会被蚀刻(例如，被无意地蚀刻)。因而，在有源保护图案APP1和APP2不存在(例如，没有形成)时，有源图案AP可能被损坏。在一实施方式中，有源保护图案APP1和APP2形成在有源图案AP上，使得对有源图案AP的损坏被避免。
参考图32，源极金属层形成在蚀刻停止层340上并且被图案化以形成包括源极电极SE、漏极电极DE和第一连接电极CN1的源极金属图案。
源极电极SE和漏极电极DE通过蚀刻停止层340中的相应接触开口而分别接触第一有源保护图案APP1和第二有源保护图案APP2。第一连接电极CN1通过经由蚀刻停止层340和栅极绝缘层310形成的接触开口而接触栅极焊盘GP。
源极电极SE包括接触第一有源保护图案APP1的源极接触SC。漏极电极DE包括接触第二有源保护图案APP2的漏极接触DC。
参考图33，钝化层350形成为覆盖源极金属图案。滤色器CF形成在钝化层350上。
滤色器CF与像素电极重叠。例如，滤色器CF可以包括红色滤色器、绿色滤色器和/或蓝色滤色器。在另一实施方式中，滤色器CF可以包括红色滤色器、绿色滤色器、蓝色滤色器和/或白色滤色器。在另一实施方式中，滤色器CF可以包括黄色滤色器、青色滤色器和/或品红色滤色器。滤色器可具有彼此不同的尺寸。
参考图34，有机绝缘层360形成为覆盖滤色器CF。有机绝缘层360使基板的上表面平坦化(例如，有机绝缘层360具有平坦的上表面)。有机绝缘层360被图案化以形成接触开口(例如，接触孔)。接触开口可以与漏极电极DE、栅极焊盘GP和公共线重叠。
透明导电层形成在有机绝缘层360上并且被图案化以形成公共电极CE。公共电极CE可以通过经由有机绝缘层360、钝化层350和栅极绝缘层310形成的接触开口(例如，接触孔)而电联接到公共线。
参考图35，在形成覆盖公共电极CE和有机绝缘层360的像素绝缘层370之后，像素绝缘层370和钝化层350被图案化以暴露漏极电极DE和第一连接电极CN1。在另一实施方式中，钝化层350可以在形成公共电极CE之前被图案化。
参考图36，透明导电层形成在像素绝缘层370上并且被图案化以形成像素电极PE和第二连接电极CN2。
像素电极PE接触漏极电极DE。第二连接电极CN2接触第一连接电极CN1。像素电极PE具有在一方向上延伸的多个狭缝。像素电极PE与滤色器CF和公共电极CE重叠。
参考图27，黑矩阵BM形成为与像素电极PE部分地重叠。列间隔物CS形成在黑矩阵BM上。黑矩阵BM和列间隔物CS可以通过使用(利用)包括光敏材料的合成物的光刻工艺而形成。
示例实施方式可以被用于显示装置诸如液晶显示器、有机电致发光显示器或类似物，例如，数字电视、连接到计算机的监视器、膝上型计算机、移动游戏机、移动音乐播放器、移动电话、导航装置或类似物。
以上是说明性的，并且不应理解为其限制。虽然已经在此处描述了几个示例实施方式，但是本领域的技术人员将容易地理解，在这些示例实施方式中许多变型是可行的，而实质上不脱离本发明的新颖性教导、方面和特征。因此，所有这样的变型旨在被包括于本公开的范围内。在权利要求中，任何装置加功能条款旨在涵盖在执行所描述的功能时此处描述的结构并且不仅涵盖结构等效物而且涵盖等效的结构。因此，应理解，以上是说明性的，并且不应理解为限于所公开的特定示例实施方式，对于所公开的示例实施方式的变型以及其它实施方式旨在被包括于本公开(包括权利要求及其等效物)的范围内。

Claims (20)

1.一种薄膜晶体管，包括：
栅极电极；
有源图案，在所述栅极电极上方并且包括氧化物半导体；
蚀刻停止层，覆盖所述有源图案；
源极电极，在所述蚀刻停止层上；
漏极电极，在所述蚀刻停止层上并且与所述源极电极间隔开；以及
有源保护图案，在所述蚀刻停止层与所述有源图案之间并且电联接到所述源极电极和所述漏极电极。
2.根据权利要求1所述的薄膜晶体管，其中所述有源保护图案包括导电氧化物。
3.根据权利要求2所述的薄膜晶体管，其中所述有源图案覆盖所述有源保护图案的整个下表面。
4.根据权利要求1所述的薄膜晶体管，其中所述有源保护图案包括：
在所述源极电极上方的第一有源保护图案；以及
在所述漏极电极上方的第二有源保护图案。
5.根据权利要求4所述的薄膜晶体管，其中所述源极电极包括延伸穿过所述蚀刻停止层以接触所述第一有源保护图案的源极接触，
所述漏极电极包括延伸穿过所述蚀刻停止层以接触所述第二有源保护图案的漏极接触，以及
所述第一有源保护图案与所述第二有源保护图案之间的距离小于所述源极接触与所述漏极接触之间的距离。
6.一种显示基板，包括：
栅极线，在基底基板上；
数据线，与所述栅极线交叉；
第一栅极电极，电联接到所述栅极线；
第一有源图案，在所述第一栅极电极上方并且包括氧化物半导体；
蚀刻停止层，覆盖所述第一有源图案；
第一源极电极，在所述蚀刻停止层上并且电联接到所述数据线；
第一漏极电极，在所述蚀刻停止层上并且与所述第一源极电极间隔开；以及
有源保护图案，在所述蚀刻停止层与所述有源图案之间并且电联接到所述第一源极电极和所述第一漏极电极。
7.根据权利要求6所述的显示基板，其中所述有源保护图案包括导电氧化物。
8.根据权利要求6所述的显示基板，其中所述第一有源图案覆盖所述有源保护图案的整个下表面。
9.根据权利要求6所述的显示基板，其中所述有源保护图案包括：
在所述第一源极电极上方的第一有源保护图案；以及
在所述第一漏极电极上方的第二有源保护图案。
10.根据权利要求9所述的显示基板，其中所述第一源极电极包括延伸穿过所述蚀刻停止层以接触所述第一有源保护图案的第一源极接触，
所述第一漏极电极包括延伸穿过所述蚀刻停止层以接触所述第二有源保护图案的第一漏极接触，以及
所述第一有源保护图案与所述第二有源保护图案之间的距离小于所述第一源极接触与所述第一漏极接触之间的距离。
11.根据权利要求9所述的显示基板，还包括：
第二栅极电极，电联接到所述第一漏极电极；
第二有源图案，在所述第二栅极电极上方并且包括氧化物半导体；
第二源极电极，在所述蚀刻停止层上；
第二漏极电极，在所述蚀刻停止层上并且与所述源极电极间隔开；
第三有源保护图案，在所述第二源极电极上方；
第四有源保护图案，在所述第二漏极电极上方；
钝化层，覆盖所述第一源极电极、所述第一漏极电极、所述第二源极电极以及所述第二漏极电极；以及
像素电极，电联接到所述第二漏极电极。
12.根据权利要求11所述的显示基板，还包括：
第一电容器电极，电联接到所述第一漏极电极和所述第二栅极电极；以及
第二电容器电极，在所述第一电容器电极上方并且电联接到所述第二源极电极。
13.根据权利要求12所述的显示基板，还包括：
间隔层，在所述像素电极上并且具有在所述像素电极上方的开口；
发光层，在所述开口中的所述像素电极上；以及
相对电极，在所述发光层上。
14.根据权利要求9所述的显示基板，还包括：
连接图案，在所述基底基板上；
第一栅极绝缘层，覆盖所述连接图案；
第二栅极绝缘层，覆盖所述第一栅极电极；以及
接触构件，在与所述第一源极电极相同的层并且延伸穿过所述蚀刻停止层、所述第一栅极绝缘层和所述第二栅极绝缘层以接触所述连接图案。
15.根据权利要求9所述的显示基板，还包括：
栅极焊盘，电联接到所述栅极线的端部；
栅极绝缘层，覆盖所述栅极焊盘；以及
连接电极，延伸穿过所述蚀刻停止层和所述栅极绝缘层以接触所述栅极焊盘。
16.一种用于制造显示基板的方法，所述方法包括：
在基底基板上形成栅极金属图案，所述栅极金属图案包括栅极电极；
形成覆盖所述栅极金属图案的栅极绝缘层；
在所述栅极绝缘层上形成有源图案和有源保护图案，所述有源图案包括氧化物半导体，所述有源保护图案在所述有源图案上；
形成覆盖所述有源保护图案的蚀刻停止层；
图案化所述蚀刻停止层以暴露所述有源保护图案；以及
形成包括源极电极和漏极电极的源极金属图案，以接触所述有源保护图案。
17.根据权利要求16所述的方法，其中所述有源保护图案包括导电氧化物。
18.根据权利要求17所述的方法，其中所述形成所述有源图案和所述有源保护图案包括：
在所述栅极绝缘层上形成氧化物半导体层和有源保护层；
在所述有源保护层上形成第一光致抗蚀剂图案，所述第一光致抗蚀剂图案包括第一厚度部分以及比所述第一厚度部分薄的第二厚度部分；
利用所述第一光致抗蚀剂图案作为掩模蚀刻所述氧化物半导体层和所述有源保护层以形成所述有源图案和初级有源保护图案；
去除所述第一光致抗蚀剂图案的一部分以形成第二光致抗蚀剂图案；以及
通过利用所述第二光致抗蚀剂图案作为掩模蚀刻所述初级有源保护图案以形成所述有源保护图案，所述有源保护图案包括第一有源保护图案以及与所述第一有源保护图案间隔开的第二有源保护图案。
19.根据权利要求16所述的方法，其中所述栅极金属图案还包括电联接到所述漏极电极的第一电容器电极，以及
所述蚀刻停止层和所述栅极绝缘层被蚀刻以暴露所述第一电容器电极和所述有源保护图案。
20.根据权利要求19所述的方法，其中所述源极金属图案还包括在所述第一电容器电极上方的第二电容器电极。
CN201410737738.6A 2013-12-20 2014-12-04 薄膜晶体管、显示基板和制造显示基板的方法 Pending CN104733538A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130160740A KR20150073297A (ko) 2013-12-20 2013-12-20 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR10-2013-0160740 2013-12-20

Publications (1)

Publication Number Publication Date
CN104733538A true CN104733538A (zh) 2015-06-24

Family

ID=53400996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410737738.6A Pending CN104733538A (zh) 2013-12-20 2014-12-04 薄膜晶体管、显示基板和制造显示基板的方法

Country Status (4)

Country Link
US (1) US20150179802A1 (zh)
KR (1) KR20150073297A (zh)
CN (1) CN104733538A (zh)
TW (1) TW201526246A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
CN109524357A (zh) * 2018-09-11 2019-03-26 惠科股份有限公司 一种阵列基板的制程方法和显示面板
CN110071125A (zh) * 2019-05-05 2019-07-30 京东方科技集团股份有限公司 Tft背板及其制备方法、oled显示面板
CN112863329A (zh) * 2019-11-12 2021-05-28 群创光电股份有限公司 显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
KR20200140982A (ko) * 2019-06-07 2020-12-17 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20210011529A (ko) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305860A (ja) * 2007-06-05 2008-12-18 Mitsubishi Electric Corp 薄膜トランジスタ、表示装置、およびその製造方法
CN101681928A (zh) * 2007-05-31 2010-03-24 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US8912041B2 (en) * 2013-03-08 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming recess-free interconnect structure
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681928A (zh) * 2007-05-31 2010-03-24 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP2008305860A (ja) * 2007-06-05 2008-12-18 Mitsubishi Electric Corp 薄膜トランジスタ、表示装置、およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
EP3437140A4 (en) * 2016-03-29 2019-11-13 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR AND MANUFACTURING METHOD, ARRAY SUBSTRATE AND DISPLAY DEVICE
CN109524357A (zh) * 2018-09-11 2019-03-26 惠科股份有限公司 一种阵列基板的制程方法和显示面板
CN110071125A (zh) * 2019-05-05 2019-07-30 京东方科技集团股份有限公司 Tft背板及其制备方法、oled显示面板
CN112863329A (zh) * 2019-11-12 2021-05-28 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US20150179802A1 (en) 2015-06-25
KR20150073297A (ko) 2015-07-01
TW201526246A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104733538A (zh) 薄膜晶体管、显示基板和制造显示基板的方法
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
EP3340301B1 (en) Substrate for display device and display device including the same
CN110610980B (zh) 一种显示基板及其制备方法、显示装置
US6958252B2 (en) Flat panel display device and method of manufacturing the same
TWI523205B (zh) 畫素結構及顯示面板
US10373988B2 (en) Display substrate, manufacturing method thereof, and display panel
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
US9064905B2 (en) Array substrate and method of fabricating the same
US7706052B2 (en) Display device and method of manufacturing the same
EP2713398B1 (en) Array substrate and manufacturing method thereof, oled display device
KR20150079089A (ko) 액정 디스플레이 패널 및 이의 제조 방법
US9786694B2 (en) Display device and manufacturing method thereof
CN103035652A (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
KR20050105852A (ko) 능동 매트릭스 유기전계발광표시장치 및 그의 제조 방법
CN109037243B (zh) 用于显示装置的基板及其制作方法、显示装置
US8614443B2 (en) Display apparatus and method of manufacturing the same
US9640554B2 (en) Pixel structure
US9437661B2 (en) Thin film transistor substrate, display device having the same and method of manufacturing the same
CN113540126B (zh) 阵列基板及制作方法
US10396213B2 (en) Active device array substrate and manufacturing method thereof
CN106873274A (zh) 像素结构
CN113488485B (zh) 阵列基板、阵列基板的制作方法及显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150624

WD01 Invention patent application deemed withdrawn after publication