CN101671813B - Ti膜的成膜方法 - Google Patents

Ti膜的成膜方法 Download PDF

Info

Publication number
CN101671813B
CN101671813B CN2009101733117A CN200910173311A CN101671813B CN 101671813 B CN101671813 B CN 101671813B CN 2009101733117 A CN2009101733117 A CN 2009101733117A CN 200910173311 A CN200910173311 A CN 200910173311A CN 101671813 B CN101671813 B CN 101671813B
Authority
CN
China
Prior art keywords
film
gas
forming
temperature
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101733117A
Other languages
English (en)
Other versions
CN101671813A (zh
Inventor
天野文贵
善光哲
成嶋健索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101671813A publication Critical patent/CN101671813A/zh
Application granted granted Critical
Publication of CN101671813B publication Critical patent/CN101671813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563Gas nozzles
    • C23C16/45565Shower nozzles
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种Ti类膜的成膜方法,其在成膜中,不产生预涂膜和喷淋头及基座的反应等不良情况,能够抑制处理膜厚的面间偏差。反复进行如下工序:在基座(2)上不存在晶片(W)的状态下,将基座(2)加热,利用含Ti的处理气体,至少在喷淋头(10)的表面形成预涂膜的工序;其后,在加热到规定温度的基座(2)上载置晶片(W),向腔室(1)内供给处理气体,在晶片(W)上成膜Ti膜的工序;在基座(2)上不存在晶片(W)的状态下,向腔室(1)内导入清洗气体,清洗腔室(1)内的工序。在预涂膜形成工序中,使基座(2)的温度成为比Ti膜成膜工序时的温度低的温度而形成低温预涂膜(71)之后,在Ti膜成膜时的温度下,形成高温预涂膜(72)。

Description

Ti膜的成膜方法
技术领域
本发明涉及Ti类膜的成膜方法及存储用于实施其方法的程序的存储介质,其在腔室内,从喷淋头喷出含Ti的处理气体,在配置于腔室内的载置台上的被处理基板的表面上成膜含Ti元素的膜(Ti类膜)。 
背景技术
在半导体器件的制造中,对应于最近的高密度化及高集成化的要求,有将电路结构制成多层布线结构的趋势,因此,作为下层的半导体基板与上层的布线层的连接部的接触孔、作为上下布线层彼此的连接部的通孔等层间电连接用的埋入技术越来越重要。 
为了形成这种接触孔和通孔的埋入中使用的金属或合金与下层的Si基板及poly-Si层的接触,在埋入它们之前,先在接触孔或通孔的内侧成膜Ti膜。 
一直以来,用物理蒸镀(PVD)成膜这种Ti膜,但随着器件的微细化及高集成化的要求,多用台阶覆盖性(step coverage)更为良好的化学蒸镀(CVD)。 
关于Ti膜的CVD成膜,提出有如下技术:用TiCl4气体、H2气体、Ar气体作为成膜气体,将它们经由喷淋头导入腔室内,将被处理体即半导体晶片(以下,简单地称为晶片)在载置于内装有加热器的基座的状态下加热到规定温度,并且通过向平行平板电极施加高频电力将上述气体等离子化而使TiCl4气体和H2气体反应的等离子体CVD成膜Ti膜(例如,专利文献1)。 
在这样利用等离子体CVD成膜Ti膜时,利用ClF3气体清洗上述Ti膜成膜结束后的腔室内,接着,和成膜处理同样,使基座成为和Ti膜成膜时同样的温度,用TiCl4气体和H2气体进行在腔室内壁、基座及喷淋头上形成Ti膜的预涂处理,其后,如上所述,在晶片上成膜Ti膜。 
但是,在使基座成为和Ti膜成膜时同样的温度进行预涂处理的情况下,在清洗时,构成基座的AlN与清洗气体即ClF3反应所生成的AlF类物质在预涂时发生升华,作为密接性弱的膜附着在喷淋头表面,有可能在成膜工艺时发生预涂膜的膜剥离而成为产生微粒的原因。另外,有可能在预涂处理时,成膜气体中含有的Ti与腔室或喷淋头含有的Ni反应形成NiTi,NiTi被摄入预涂膜中,其后,在成膜工艺中溶出而污染晶片表面。 
因此,专利文献2中提出了使基座温度为低于成膜工艺时的温度,优选500℃以下例如450℃进行预涂处理的技术。 
但是,在预涂后进行的成膜工艺中,除在被处理基板即晶片上成膜Ti膜之外,随着对半导体晶片反复成膜,在形成有预涂膜的喷淋头及基座上也成膜Ti膜。但是,专利文献2的技术中,预涂膜比成膜工艺时温度低,预涂膜和在成膜工艺时形成的Ti膜的膜质不同,因此在成膜工艺时,在喷淋头及基座的预涂膜上生成、附着膜质不同的Ti膜,发生在附着的膜的膜质稳定之前成膜于晶片的Ti膜的膜厚在晶片表面间不均匀之类的现象。 
专利文献1:(日本)特开2003-313666号公报 
专利文献2:国际公开2008/047838号小册子 
发明内容
本发明是鉴于这样的情况而开发的,其目的在于,提供一种Ti类膜的成膜方法,其在成膜中不产生预涂膜与喷淋头或基座的反应等不良情况,能够抑制处理膜厚的面间偏差。另外,其目的在于,提供一种存储有用于执行上述方法的控制程序的计算机可读取的存储介质。 
为了解决上述课题,本发明第一方面提供一种Ti类膜的成膜方法,使用包括收容被处理体的腔室、向所述腔室内喷出包括含Ti气体的处理气体及清洗气体的气体喷出部件、在所述腔室内载置被处理体的载置台、和加热所述载置台的加热装置的装置在被处理体的表面成膜Ti类膜,其特征在于,包括:在所述载置台之上不存在被处理体的状态下,利用所述加热装置加热所述载置台,并且从所述气体喷出部件向所述腔室内喷出所述处理气体,至少在所述气体喷出部件的表面形成 预涂膜的工序;其后,在由所述加热装置加热后的状态的所述载置台上载置被处理体,向所述腔室内供给所述处理气体,对多个被处理体进行在被处理体上成膜Ti类膜的处理的工序;和在所述载置台上不存在被处理体的状态下,向所述腔室内导入清洗气体,对所述腔室内进行清洗的工序,依次反复进行上述这些工序,其中,在形成所述预涂膜的工序中,使所述载置台的温度成为比所述成膜工序时的温度低的温度而形成低温预涂膜之后,在所述成膜工序时的温度下,形成高温预涂膜。 
上述第一方面中,所述载置台可以使用由AlN构成的载置台,另外,所述气体喷出部件可以使用至少表面由含有Ni的材料构成的部件。 
另外,形成所述低温预涂膜时的所述载置台的温度优选为350℃以上且不足550℃,形成所述高温预涂膜时及成膜所述Ti类膜时的所述载置台的温度优选为550℃以上且680℃以下。形成所述预涂膜时及成膜所述Ti类膜时的所述气体喷出部件的温度优选为350℃以上且500℃以下。 
另外,优选所述预涂膜及所述Ti类膜利用含Ti气体和还原气体形成。所述预涂膜的成膜优选通过交替地供给含Ti气体和还原气体来进行。另外,所述预涂膜的成膜也可以包括预涂膜的氮化处理。作为所述Ti类膜,可以使用Ti膜,在这种情况下,作为所述处理气体,可以使用TiCl4气体和H2气体。另外,也可以在成膜所述Ti类膜的工序结束后,对Ti膜实施氮化处理。 
另外,作为所述气体喷出部件,典型地,可以使用与所述载置台相对置地向设置且形成有多个气体喷出孔的喷淋头。 
本发明第二方面提供一种存储介质,其在计算机上工作,存储有用于控制成膜装置的程序,其特征在于,所述控制程序在执行时,在计算机上控制所述成膜装置,以使其进行上述方法。 
另外,本发明中,气体流量的单位使用mL/min,但气体的体积会因温度及气压而发生较大变化,因此本发明中使用换算为标准状态的值。另外,换算为标准状态的流量通常用sccm(Standerd CubicCentimeter per Minutes)表示,因此记为sccm。这里的标准状态为温度0℃(273.15K)、气压1atm(101325Pa)的状态(STP)。 
根据本发明,在形成预涂膜的工序中,在使载置台的温度比成膜工序时的温度低的温度下形成低温预涂膜之后,在成膜工序时的温度下形成高温预涂膜,因此,能够利用低温预涂膜抑制预涂膜与喷淋头或基座的反应等不良情况,且利用高温预涂膜稳定向Ti膜成膜中的喷淋头等涂敷的膜的膜质,抑制处理膜厚的面间偏差。 
附图说明
图1是表示本发明一个实施方式的Ti膜成膜方法的实施中使用的Ti膜成膜装置之一例的示意剖视图; 
图2是表示本发明一个实施方式的Ti膜成膜方法的流程图; 
图3是表示在基座及喷淋头上只形成有低温预涂膜的状态、和其后成膜有Ti膜的状态的图; 
图4是表示在基座及喷淋头上形成有低温预涂膜和高温预涂膜的状态、和其后成膜有Ti膜的状态的图; 
图5是将本发明的Ti成膜方法的基座的典型的温度曲线例与现有温度曲线例对比表示的图; 
图6是表示本发明及现有的喷淋头的典型的温度曲线的图。 
符号说明 
1     腔室 
2     基座 
5     加热器 
10    喷淋头 
20    气体供给机构 
21    ClF3气体供给源 
22    TiCl4气体供给源 
23    Ar气体供给源 
24    H2气体供给源 
25    NH3气体供给源 
26    N2气体供给源 
34    高频电源 
50    控制部 
71    低温预涂膜 
72    高温预涂膜 
81    Ti膜 
W     半导体晶片 
具体实施方式
下面,参照附图对本发明的实施方式进行具体地说明。 
图1是表示本发明一个实施方式的Ti膜的成膜方法实施中使用的Ti膜成膜装置之一例的示意剖视图。该Ti膜成膜装置100作为如下装置而构成,即,通过在平行平板电极上形成高频电场来形成等离子体且进行CVD成膜的等离子体CVD成膜装置。 
该Ti膜成膜装置100具有大致圆筒状的腔室1。在腔室1的内部,用于水平地支承被处理基板即晶片W的由AlN构成的基座2,以由设于其中央下部的圆筒状支承部件3支承的状态配置。在基座2的外缘部设有用于引导晶片W的导向环4。另外,在基座2上埋入有由钼等高熔点金属构成的加热器5,该加热器5通过从加热器电源6供电而将被处理基板即晶片W加热到规定的温度。在基座2的表面附近埋设有作为平行平板电极的下部电极发挥功能的电极8,该电极8接地。 
在腔室1的顶壁1a上,经由绝缘部件9设有也作为平行平板电极的上部电极发挥功能的喷淋头10。该喷淋头10由上段块体10a、中段块体10b、下段块体10c构成,呈大致圆盘状。上段块体10a具有和中段块体10b及下段块体10c一同构成喷淋头主体部的水平部10d、和在该水平部10d的外周上方连续的环状支承部10e,形成为凹状。而且,通过该环状支承部10e支承喷淋头10整体。而且,在下段块体10c上交替地形成有喷出气体的喷出孔17和18。在上段块体10a的上表面形成有第一气体导入口11、和第二气体导入口12。在上段块体10a之中,从第一气体导入口11分支有多个气体通路13。在中段块体10b上形成有气体通路15,上述气体通路13经由水平延伸的连通路13a与这些气体通路15连通。另外,该气体通路15与下段块体10c的喷出孔17连通。另外,上段块体10a中,从第二气体导入口12分支有多个气体通路14。在中段块体10b上形成有气体通路16,上述气体通路14与这 些气体通路16连通。另外,该气体通路16在中段块体10b内与水平延伸的连通路16a连接,该连通路16a与下段块体10c的多个喷出孔18连通。而且,上述第一及第二气体导入口11、12与气体供给机构20的气体管路连接。 
气体供给机构20具有供给清洗气体即ClF3气体的ClF3气体供给源21、供给Ti化合物气体即TiCl4气体的TiCl4气体供给源22、供给Ar气体的Ar气体供给源23、供给还原气体即H2气体的H2气体供给源24、供给氮化气体即NH3气体的NH3气体供给源25、供给N2气体的N2气体供给源26。而且,在ClF3气体供给源21连接有ClF3气体供给管路27及30b,在TiCl4气体供给源22上连接有TiCl4气体供给管路28,在Ar气体供给源23上连接有Ar气体供给管路29,在H2气体供给源24上连接有H2气体供给管路30,在NH3气体供给源25上连接有NH3气体供给管路30a,在N2气体供给源26上连接有N2气体供给管路30c。而且,在各气体管路上设有质量流量控制器32及夹着质量流量控制器32设置的两个阀31。 
自TiCl4气体供给源22延伸的TiCl4气体供给管路28与上述第一气体导入口11连接,在该TiCl4气体供给管路28上连接有自ClF3气体供给源21延伸的ClF3气体供给管路27及自Ar气体供给源23延伸的Ar气体供给管路29。另外,自H2气体供给源24延伸的H2气体供给管路30与上述第二气体导入口12连接,在该H2气体供给管路30上连接有自NH3气体供给源25延伸的NH3气体供给管路30a、自N2气体供给源26延伸的N2气体供给管路30c及自ClF3气体供给源21延伸的ClF3气体供给管路30b。因此,在处理时,来自TiCl4气体供给源22的TiCl4气体和来自Ar气体供给源23的Ar气体一同经由TiCl4气体供给管路28从喷淋头10的第一气体导入口11到喷淋头10内,经过气体通路13、15从喷出孔17向腔室1内喷出,另一方面,来自H2气体供给源24的H2气体经由H2气体供给管路30从喷淋头10的第二气体导入口12到喷淋头10内,经过气体通路14、16从喷出孔18向腔室1内喷出。即,喷淋头10为将TiCl4气体和H2气体完全独立地供给到腔室1内的后混合式(post mix type),它们在喷出后混合并发产生反应。另外,不局限于此,也可以是在将TiCl4气体和H2气体混合后的状态 下将它们供给到腔室1内的预先混合式。 
在喷淋头10上经由匹配器33连接有高频电源34,使得从该高频电源34向喷淋头10供给高频电力。通过从高频电源34供给高频电力而将经由喷淋头10供给到腔室1内的气体等离子化来进行成膜处理。 
另外,在喷淋头10的上段块体10a的水平部10d上设有用于加热喷淋头10的加热器45。在该加热器45上连接有加热器电源46,从加热器电源46向加热器45供电,由此可将喷淋头10加热到所希望的温度。为了提高加热器45的加热效率,在上段块体10a的凹部设有隔热部件47。 
在腔室1的底壁1b的中央部形成有圆形的孔35,在底壁1b上设有以覆盖该孔35的方式向下方突出的排气室36。在排气室36的侧面连接有排气管37,在该排气管37上连接有排气装置38。而且,通过使该排气装置38工作,可以将腔室1内减压到规定的真空度。 
在基座2上,相对于基座2的表面可出没地设有用于支承晶片W并使其升降的三根(图示只两根)晶片支承销39,这些晶片支承销39固定在支承板40上。而且,晶片支承销39通过气缸等驱动机构41经由支承板40进行升降。 
在腔室1的侧壁设有用于在腔室1和相邻设置的未图示的晶片输送腔室之间进行晶片W进出的进出口42、和开闭该进出口42的闸阀43。 
Ti膜成膜装置100的构成部即加热器电源6及46、阀31、质量流量控制器32、匹配器33、高频电源34、驱动机构41等为与具备有微处理机(计算机)的控制部50连接而被控制的结构。另外,在控制部50连接有操作员为了管理Ti膜成膜装置100而进行指令的输入操作等的键盘或触摸面板、由直观表示Ti膜成膜装置100的运转状况的显示器等构成的用户接口51。另外,在控制部50连接有储存有用于由控制部50的控制实现Ti膜成膜装置100执行的各种处理的程序、用于根据处理条件使Ti膜成膜装置100的各构成部执行处理的程序即配方(recipe)的存储部52。将配方存储在存储部52中的存储介质52a中。存储介质可以为硬盘等固定存储介质,也可以为CDROM、DVD等移动存储介质。另外,也可以从其他装置经由例如专用线路适当传送配 方。而且,根据需要,利用来自用户接口51的指示等从存储部52调出任意的配方使控制部50执行,由此在控制部50的控制下,由Ti膜成膜装置100进行所希望的处理。 
下面,对以上那种Ti膜成膜装置100中的本实施方式的Ti膜成膜方法进行说明。 
本实施方式中,如图2所示,重复进行预涂工序(工序1)、Ti膜成膜工序(工序2)、干洗工序(工序3)。而且,将这些工序重复规定次数之后,定期地进行腔室1内的湿洗。 
工序1的预涂工序以腔室1内的调理为目的进行,在未将晶片输入腔室1内的状态下,多次重复进行Ti膜淀积和氮化处理,在喷淋头10及基座2的表面上形成预涂膜。 
工序2的Ti膜成膜工序为:在如此结束了预涂后的腔室1内,对晶片W进行Ti膜的淀积和氮化处理,对多枚优选3000枚以下例如500枚晶片W连续地进行成膜Ti膜的处理。 
工序3的干洗工序中,利用清洗气体即C1F3气体对因多枚Ti膜成膜而被污染的腔室1内进行清洗。 
下面,对上述工序1的预涂工序进行详细地说明。 
工序1的预涂工序在新品状态(或湿洗后)或上述的干洗后进行,在未将晶片W输入腔室1内的状态下,最初,在低于成膜温度的温度下进行预涂,形成低温预涂膜(工序1-1),其后,将温度上升到成膜温度进行高温预涂,形成高温预涂膜(工序1-2)。 
最初在低于成膜温度的温度下形成低温预涂膜的原因是,最初,在以和Ti膜成膜时同样的温度进行预涂处理的情况下,构成基座2的AlN和清洗气体即ClF3反应生成的AlF类物质在预涂时发生升华,作为密接性弱的膜附着在喷淋头表面,在成膜工艺时,有可能产生预涂膜的膜剥离而成为微粒的原因,另外,在预涂时成膜气体中含有的Ti与腔室或喷淋头中含有的Ni反应形成NiTi,NiTi被摄入预涂膜中,其后,在成膜工艺中溶出,有可能污染晶片表面。 
但是,如图3(a)所示,在低于成膜温度的温度下进行预涂并在基座2及喷淋头10的表面只形成低温预涂膜71的情况下,在其后的Ti膜成膜工序中,如图3(b)所示,当在晶片W上成膜Ti膜81时, 同时在基座2及喷淋头10的表面的低温预涂膜71上也成膜Ti膜81。此时,低温预涂膜71和Ti膜81因成膜温度不同而膜质(结晶相及残留氯量等)不同。因此,在Ti膜成膜的初始阶段,涂敷于基座2及喷淋头10的膜的膜质不稳定,这会牵涉到成膜于晶片W的Ti膜的膜厚的面间偏差(膜厚漂移)。 
因此,本实施方式中,如图4(a)所示,在预涂工序中,最初,在低于成膜温度的温度下,在基座2及喷淋头10之上形成低温预涂膜71,接着,在其上,在和成膜温度同样的温度下,形成高温预涂膜72。这样,通过在和Ti膜成膜时同样的温度下形成高温预涂膜72,在其后的Ti膜成膜工序中,在和高温预涂相同的温度下成膜Ti膜,因此,在成膜阶段涂敷于基座2及喷淋头10的膜的膜质稳定,能显著地抑制成膜于晶片W的Ti膜的膜厚的面间偏差(膜厚漂移)。 
另外,由于低温预涂膜71的膜中的Cl未充分除去,因此,Cl浓度比高温预涂膜72高。因此,在只形成有低温预涂膜71的情况下,因Cl移动到预涂膜的表面引起的微小的膜剥离而有可能产生微粒。与之相对,通过在低温预涂膜71之上形成高温预涂膜72,向预涂膜表面移动的Cl量减少,可以降低微粒的发生。 
在此,低温预涂(工序1-1)时的基座2的温度优选为350℃以上且不足550℃。原因如下:在不足350℃时,Ti膜形成较困难,在550℃以上时,成膜气体中含有的Ti和腔室或喷淋头中含有的Ni反应可能会形成NiTi。更优选的温度为400℃以上500℃以下。 
另外,高温预涂(工序1-2)时的基座2的温度和Ti膜成膜工序相同。由此,预涂结束后,可以立即开始Ti膜的成膜。这时,如后述,Ti膜成膜时的基座2的温度为优选550℃以上680℃以下的范围,因此,高温预涂时的基座2的温度也在优选550℃以上680℃以下的范围,在该范围内的进行Ti膜成膜的温度下进行。更优选为600℃以上680℃以下。 
另外,喷淋头10的温度和形成低温预涂膜及形成高温预涂膜都优选为350℃以上500℃以下。这是如下缘故:在该温度范围内,通过防止Ti和喷淋头10的Ni的反应,能够抑制微粒的发生,且可以形成稳定的膜。 
下面,对具体的预涂顺序进行说明。低温预涂膜的形成及高温预涂膜的形成都如下进行:首先,在未将晶片输入腔室1内的状态下,利用排气装置38将腔室1内抽成真空状态,将Ar气体和N2气体导入腔室1内,且利用加热器5将基座2升温,在基座2的温度稳定在规定温度的时刻,将TiCl4气体以规定流量导入,且从高频电源34施加高频电力,将被导入到腔室1内的Ar气体、H2气体、TiCl4气体等离子化,由此在腔室1内壁、排气室36内壁、喷淋头10、及基座2上形成Ti膜,紧接着,只停止TiCl4气体,使作为氮化气体的NH3气体流通,并且向喷淋头10施加高频电力,将这些气体等离子化,将Ti膜氮化。重复多次、例如33次进行这些Ti膜形成和氮化处理,成膜低温预涂膜或高温预涂膜。另外,也可以不进行氮化处理地形成规定厚度的Ti膜。 
预涂工序优选的条件如下。 
(1)形成Ti膜 
i)来自高频电源34的高频电力 
频率:300kHz~27MHz 
功率:100~1500W 
ii)TiCl4气体流量:1~20mL/min(sccm) 
iii)Ar气体流量:100~2000mL/min(sccm) 
iv)H2气体流量:250~5000mL/min(sccm) 
v)腔室内压力:400~1333Pa(3~10Torr) 
(2)氮化处理 
i)来自高频电源34的高频电力 
频率:300kHz~27MHz 
功率:400~1500W 
ii)NH3气体流量:100~2000mL/min(sccm) 
iii)Ar气体流量:100~2000mL/min(sccm) 
iv)H2气体流量:250~5000mL/min(sccm) 
v)腔室内压力:400~1333Pa(3~10Torr) 
下面,对工序2的Ti膜成膜工序进行详细地说明。 
在工序2的Ti膜成膜工序中,在如上所述通过工序1的预涂来形 成低温预涂膜71及高温预涂膜72的双层结构的预涂膜结束后,在腔室1内,对多枚、优选3000枚以下例如500枚晶片W连续地进行对晶片W的Ti膜淀积(工序2-1)及氮化处理(工序2-2)。 
Ti膜的淀积如下进行,在利用加热器5将基座2上升到规定温度后,将腔室1内调整为和经由闸阀43连接的外部氛围气体同样,其后,打开闸阀43,从真空状态的未图示的晶片输送腔室,经由进出口42,将晶片W输入腔室1内。接着,和预涂工序中在喷淋头10等上形成Ti膜的顺序同样,将被导入到腔室1内的Ar气体、H2气体、TiCl4气体等离子化并使它们反应,从而将规定厚度的Ti膜淀积在晶片W上。 
在Ti膜淀积后的氮化处理中,上述Ti膜的淀积结束后,停止TiCl4气体,成为使H2气体及Ar气体保持流通的状态,将腔室1内(腔室壁及喷淋头表面等)加热到适当的温度,且作为氮化气体使NH3气体流通,并且从高频电源34向喷淋头10施加高频电力,将处理气体等离子化,利用等离子化后的处理气体,将成膜于晶片W的Ti薄膜的表面氮化。另外,氮化处理不是必需的。 
在工序2的Ti膜成膜工序中,作为基座2的温度范围,优选550℃以上680℃以下。另外,作为喷淋头10的温度范围,优选350℃以上500℃以下。该Ti膜成膜工序中,在维持形成高温预涂膜时的基座2及喷淋头10的温度状态下,将晶片W导入腔室1开始处理。 
这样,在对多个晶片W连续地进行Ti膜成膜处理时,如上所述,在预涂工序中,作为上层,形成有在和Ti膜成膜工序时同样的温度下形成的高温预涂膜,因此,在Ti膜成膜工序中,涂敷于基座2及喷淋头10的膜具有和高温预涂膜同等的膜质,通过涂敷膜质不同的膜,不会发生Ti膜的膜厚漂移的现象,可抑制膜厚的面间偏差。 
Ti膜成膜工序优选的条件如下。 
(1)Ti膜的淀积 
i)来自高频电源34的高频电力 
频率:300kHz~27MHz 
功率:100~1500W 
ii)TiCl4气体流量:1~20mL/min(sccm) 
iii)Ar气体流量:100~2000mL/min(sccm) 
iv)H2气体流量:250~5000mL/min(sccm) 
v)腔室内压力:400~1333Pa(3~10Torr) 
(2)氮化处理 
i)来自高频电源34的高频电力 
频率:300kHz~27MHz 
功率:100~1500W 
ii)NH3气体流量:100~2000mL/min(sccm) 
iii)Ar气体流量:100~2000mL/min(sccm) 
iv)H2气体流量:250~5000mL/min(sccm) 
v)腔室内压力:400~1333Pa(3~10Torr) 
下面,对工序3的干洗工序进行说明。 
在该工序中,上述的Ti膜成膜后,在腔室内不存在晶片的状态下,将ClF3气体导入到腔室1内,进行干洗。边通过加热器5对基座2加热,边进行干洗,此时的基座2的温度优选设定为170~250℃。这样,通过在较低的温度下进行清洗,可以抑制ClF3气体和构成基座2的AlN的反应,可以减少形成于基座2的AlF类物质AlFx的量。喷淋头10的温度优选150~250℃。另外,在清洗工序中,除ClF3以外,还可以用NF3、F2等之外的氟类气体。 
下面,将本实施方式的Ti成膜方法中的基座及喷淋头的典型的温度曲线例和现有温度曲线例相比较来进行说明。图5是表示基座的温度曲线的图,图6是表示喷淋头的温度曲线的图。另外,这两个图中,为方便起见,从干洗工序起进行表示。 
如图5所示,现有基座2的温度曲线例为:在200℃下进行干洗工序后,升温到450℃,在该温度下进行预涂工序形成预涂膜,其后,将基座2的温度升温到640℃,将晶片W输入腔室1内,进行对规定枚数的Ti膜成膜工序,其后,将基座2降温。 
与之相对,本实施方式的基座2的温度曲线例为:在200℃下进行干洗工序后,进行形成如下两层预涂膜的预涂工序:升温到450℃,在该温度下形成低温预涂膜,再将基座2的温度升温到640℃,形成高温预涂膜,在该预涂工序之后,在将基座2的温度维持在640℃的状态下,将晶片W输入腔室1内,进行对规定枚数的晶片W的Ti膜成膜工序, 其后,将基座2降温。 
另外,喷淋头10的温度如图6所示,无论是现有技术还是本实施方式,都在干洗工序中设定为250℃,其后,升温到400~500℃中的任意温度(图6中为400℃),预涂工序及Ti膜成膜工序都在同一温度下实施。 
下面,对确认了本发明效果的实验进行说明。 
在此,用图5、6所示的那种现有的和本发明的温度曲线进行干洗、预涂,对500枚晶片重复进行Ti膜成膜。对表面形成有氧化膜的硅晶片及裸露(bare)状态的硅晶片进行这种处理。对氧化膜晶片测定第1枚、第8枚、第16枚的Ti膜的电阻值及膜厚,对裸片测定第2枚、第9枚、第17枚的Ti膜的电阻值及膜厚。将氧化膜晶片的结果示于表1,将裸片的结果示于表2。另外,掌握了450℃的低温预涂膜及640℃的高温预涂膜的膜质的区别。将其结果示于表3。 
【表1】 
【表2】 
Figure G2009101733117D00141
【表3】 
    Ti(atm%)   N(atm%)   Cl(atm%)
  低温预涂膜   48   48   4
  高温预涂膜   47.8   50.9   1.3
如表1、2所示,按照本发明进行低温预涂及高温预涂的本发明例中,确认了不论底膜如何,电阻值及膜厚的面间偏差都比现有的只进行低温预涂的情况有了大幅度的改善。 
另外,如表3所示,确认了低温预涂膜及高温预涂膜的Cl浓度不同,膜质有差别。如表1所示,只进行低温预涂的现有的方法中,在Ti膜成膜初期,发现有微粒产生,这是如表3所示在Cl浓度高的低温预涂膜中因膜中的Cl移动到表面而产生微小的膜剥离所造成的。与之 相对,在低温预涂膜之上形成有Cl浓度低的高温预涂膜的本发明中,确认了向表面移动的Cl量少,微粒的发生也少。 
另外,本发明不局限于上述实施方式,可以进行种种变形。例如,上述实施方式中,对示出了将本发明应用于成膜Ti膜的情况,但本发明不局限于此,也可适用于TiN膜等其他的Ti类膜的成膜。另外,作为被处理基板,不局限于半导体晶片,例如也可以是液晶显示装置(LCD)用基板、玻璃基板、陶瓷基板等其他基板。 

Claims (11)

1.一种Ti膜的成膜方法,使用包括收容被处理体的腔室、向所述腔室内喷出包括含Ti气体的处理气体及清洗气体的气体喷出部件、在所述腔室内载置被处理体的载置台、和加热所述载置台的加热装置的装置在被处理体的表面成膜Ti膜,其特征在于,
包括:
在所述载置台之上不存在被处理体的状态下,利用所述加热装置加热所述载置台,并且从所述气体喷出部件向所述腔室内喷出所述处理气体,至少在所述气体喷出部件的表面形成预涂膜的工序;
其后,在由所述加热装置加热后的状态的所述载置台上载置被处理体,向所述腔室内供给所述处理气体,对多个被处理体进行在被处理体上成膜Ti膜的处理的工序;和
在所述载置台上不存在被处理体的状态下,向所述腔室内导入清洗气体,对所述腔室内进行清洗的工序,
依次反复进行上述这些工序,
其中,在形成所述预涂膜的工序中,使所述载置台的温度成为比所述成膜工序时的温度低的温度而形成低温预涂膜之后,通过在所述成膜工序时的温度下形成高温预涂膜,从而形成所述低温预涂膜和所述高温预涂膜的2层结构的预涂膜,
所述含Ti气体是TiCl4气体。
2.如权利要求1所述的Ti膜的成膜方法,其特征在于,所述载置台由AlN构成。
3.如权利要求2所述的Ti膜的成膜方法,其特征在于,所述气体喷出部件至少表面由含Ni材料构成。
4.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,形成所述低温预涂膜时的所述载置台的温度为350℃以上且不足550℃,形成所述高温预涂膜时及成膜所述Ti膜时的所述载置台的温度为550℃以上且680℃以下。
5.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,形成所述预涂膜时及成膜所述Ti膜时的所述气体喷出部件的温度为350℃以上且500℃以下。
6.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,所述预涂膜及所述Ti膜利用含Ti气体和还原气体形成。
7.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,所述预涂膜的成膜通过交替地供给含Ti气体和还原气体来进行。
8.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,所述预涂膜的成膜包括预涂膜的氮化处理。
9.如权利要求1所述的Ti膜的成膜方法,其特征在于,所述处理气体包括H2气体。
10.如权利要求1所述的Ti膜的成膜方法,其特征在于,在成膜所述Ti膜的工序结束后,对Ti膜实施氮化处理。
11.如权利要求1~3中任一项所述的Ti膜的成膜方法,其特征在于,所述气体喷出部件是与所述载置台相对置地设置且形成有多个气体喷出孔的喷淋头。
CN2009101733117A 2008-09-12 2009-09-02 Ti膜的成膜方法 Expired - Fee Related CN101671813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008235284 2008-09-12
JP2008-235284 2008-09-12
JP2008235284A JP2010065309A (ja) 2008-09-12 2008-09-12 Ti系膜の成膜方法および記憶媒体

Publications (2)

Publication Number Publication Date
CN101671813A CN101671813A (zh) 2010-03-17
CN101671813B true CN101671813B (zh) 2012-02-08

Family

ID=42019225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101733117A Expired - Fee Related CN101671813B (zh) 2008-09-12 2009-09-02 Ti膜的成膜方法

Country Status (3)

Country Link
JP (1) JP2010065309A (zh)
KR (1) KR20100031460A (zh)
CN (1) CN101671813B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
JP5690219B2 (ja) * 2011-06-03 2015-03-25 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6219179B2 (ja) * 2014-01-20 2017-10-25 東京エレクトロン株式会社 プラズマ処理装置
JP5897617B2 (ja) * 2014-01-31 2016-03-30 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP6597740B2 (ja) 2017-08-30 2019-10-30 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6917315B2 (ja) 2018-01-15 2021-08-11 東京エレクトロン株式会社 プリコート方法及び成膜方法
JP2021038452A (ja) 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5140957B2 (ja) * 2005-12-27 2013-02-13 東京エレクトロン株式会社 成膜装置
CN101443477B (zh) * 2006-10-19 2011-05-11 东京毅力科创株式会社 Ti类膜的成膜方法

Also Published As

Publication number Publication date
CN101671813A (zh) 2010-03-17
KR20100031460A (ko) 2010-03-22
JP2010065309A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
CN101671813B (zh) Ti膜的成膜方法
CN101490307B (zh) 成膜方法、清洁方法和成膜装置
CN101910458B (zh) 金属系膜的成膜方法以及存储介质
US7344755B2 (en) Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers
CN101092691B (zh) 消除pecvd膜的第一晶片效应
TWI396946B (zh) 薄膜沉積系統之清潔方法、薄膜沉積系統及其程式
CN106471153B (zh) 使用转盘式批沉积反应器沉积钴层的方法和设备
TW200414317A (en) CVD method of forming silicon nitride film on target substrate
CN101443477B (zh) Ti类膜的成膜方法
US20150050815A1 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
TW202018112A (zh) 具備擁有經冷卻面板之噴淋頭的基板處理腔室
WO2019169335A1 (en) Selective deposition using hydrolysis
JP2011249407A (ja) 基板処理装置
JP7396998B2 (ja) 炭素膜の原子層堆積
US6841489B2 (en) Method of manufacturing a semiconductor device and method of forming a film
JP5690219B2 (ja) 半導体装置の製造方法および基板処理装置
US20220336191A1 (en) Low temperature plasma enhanced chemical vapor deposition process including preheated showerhead
CN101107379B (zh) 气体处理方法
CN100564587C (zh) 形成Ti膜的成膜方法
WO2023103607A1 (zh) 沉积***及方法
CN111676465A (zh) Ald沉积装置及ald沉积方法
TW201945587A (zh) 具有低壓應力、高膜穩定性及低收縮率之高沉積率厚四乙基正矽酸鹽膜的沉積方法
JP2014013841A (ja) 処理方法およびコンデショニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20130902