CN101644732A - 探测方法以及探测用程序 - Google Patents
探测方法以及探测用程序 Download PDFInfo
- Publication number
- CN101644732A CN101644732A CN200910159259A CN200910159259A CN101644732A CN 101644732 A CN101644732 A CN 101644732A CN 200910159259 A CN200910159259 A CN 200910159259A CN 200910159259 A CN200910159259 A CN 200910159259A CN 101644732 A CN101644732 A CN 101644732A
- Authority
- CN
- China
- Prior art keywords
- chip
- contact position
- probe
- alignment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明的探测方法,使多个探针(12A)与晶片(W)的沿着倾斜的方向排列的4个芯片电接触而对芯片每4个同时施行电特性检查,其具有分别求得含有晶片的中央芯片(Cc)的第一基准倾斜芯片列(1)以及在其左上侧且平行地排列的多个倾斜芯片列,在各倾斜芯片列上以整数倍配置多个探针,分别设定各倾斜芯片列的接触位置的工序;在第一基准倾斜芯片列的右下侧,对第二基准倾斜芯片列(3)及与该第二基准倾斜芯片列平行地排列的多个列倾斜芯片列,沿着与在第一工序中设定接触位置时沿着的方向相反的方向设定接触位置的工序;根据接触位置的设定来设定多个同一索引群和检查顺序的工序。
Description
技术领域
本发明涉及一种对被检查体上形成的多个芯片的电特性进行检查的探测方法,具体而言,本发明涉及一种能够同时检查多个芯片的探测方法以及探测用程序。
背景技术
作为现有的检查装置的探测装置,例如如图12所示,具有相互邻接的装载室1和探测室2。装载室1具有:盒收纳部,其用于以盒为单位收纳多枚晶片W;晶片搬送机构,其用于将晶片W一片一片地由盒搬出或搬入;预定位机构,其用于在使用晶片搬送机构搬送晶片W的期间施行预定位。探测室2具有:载置台3,其具有保持晶片W、能够沿着X、Y、Z和θ方向移动的结构;探针卡4,其具有与在该载置台3上载置的晶片W上形成的芯片的电极垫接触的多个探针4A;固定机构5,其利用探针卡支架(未图示)固定该探针卡4;连接环6,其电连接该探针卡4和测试头T。并且,该探测室2如下所述地构成:在控制装置的控制下,通过测试头T、连接环6和探针卡4,电连接未图示的探测仪和芯片而施行电特性检查。再者,就图12而言,7是用于通过与载置台3协同动作而施行晶片W与探针卡4的定位的定位机构,7A是上摄像机,7B是下摄像机,8是安装有探针卡4的固定机构5的顶板。
就芯片而言,近年,伴随配线结构急剧地微细化而高密度化,在一片晶片W上形成的芯片的数量迅速增多。因此,例如在专利文献1、2中,记载有使用能够同时检查多个芯片的探针卡从而提高检查效率的技术。
在专利文献1中,记载有使多个探针沿着相对于在晶片上形成的多个芯片而言倾斜的方向与其接触而施行检查的探测方法。就该探测方法而言,为了避免多个探针的端部从晶片的端部越出,将探针卡缩在晶片内施行检查,从而防止因多个探针的一部分从晶片越出而造成的损伤。
另外,在专利文献2中,记载有缩短晶片的移动距离而缩短检查时间的探测方法。就该探测方法而言,探针与同一芯片不会多次接触,每当改换芯片的排列的行时,确定下一次的检查开始位置,因此,能够缩短晶片的移动距离。
专利文献1:(日本)特开平10-098082号公报
专利文献2:(日本)特开平05-299485号公报
发明内容
然而,在使用如专利文献1所述的探测方法的情况下,多个探针中一部分与晶片内的同一芯片多次接触,因此,为了避免多次检查同一芯片,需要限制信号的发送和接收,另外,还存在因探针与芯片的接触次数增多而使晶片的移动距离变长的问题。另外,在使用如专利文献2所述的探测方法的情况下,将晶片上多行多列地形成的多个芯片按各行每次移动同时检查数的数量的晶片,进而使晶片按照行数往复移动,因此,存在晶片的移动距离变长的问题。并且,在使用如专利文献2所述的探测方法的情况下,产生两端部的探针的使用频率存在很大偏倚的问题。
本发明,是为解决上述问题而做出的,其目的在于:提供一种能够在缩短晶片等的被检查体的移动距离而缩短检查时间的同时尽量使两端部的探针的使用频率均等从而提高探针卡的耐久性的探测方法以及探测用程序。
本发明第一方面的探测方法,是在控制装置的控制下,使载置有晶片的载置台移动,并使探针卡的多个探针与所述晶片的在倾斜方向排列的多个芯片电接触,对所述全部的芯片每次多个同时地施行电特性检查的方法,其特征在于:该探测方法,具有,第一工序,在该工序中,分别求得含有位于所述晶片的中心的中央芯片且在倾斜方向上排列的第一基准倾斜芯片列以及在该第一基准倾斜芯片列的上侧的第一区域内平行地排列的多个倾斜芯片列,由所述第一区域的最下端的所述第一基准倾斜芯片列至最上端的倾斜芯片列,以各倾斜芯片列的下端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个探针,分别设定所述多个探针与所述各倾斜芯片列的接触位置;第二工序,在该工序中,在所述第一基准倾斜芯片列的下侧的第二区域,分别求得与所述第一基准倾斜芯片列邻接的第二基准倾斜芯片列以及与该第二基准倾斜芯片列平行地排列的多个倾斜芯片列,由所述第二区域的最上端的所述第一基准倾斜芯片列至最下端的倾斜芯片列,以各倾斜芯片列的上端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个探针,分别设定所述多个探针与所述各倾斜芯片列的接触位置;第三工序,在该工序中,根据所述接触位置的设定将所述晶片的左右的任意一方的端部的上下方向的多个接触位置设定为所述多个探针的同一索引群,对剩余的接触位置也沿着上下方向依次设定同一索引群,然后,由所述晶片的左右的任意一方的端部的所述同一索引群向另一方的端部的所述索引群,对各接触位置沿着上下方向曲折地设定索引递进的顺序。
本发明第二方面的探测方法如第一方面所述的探测方法,其特征在于:所述第一工序,具有,检测位于所述中央芯片的左右的任意一方的端部的芯片的工序;检测在所述任意一方的端部的芯片的上下的任意一方的方向上且距第一基准倾斜芯片列最远的倾斜芯片列的工序;将所述第一基准倾斜芯片列的任意一方的端部的芯片与所述多个探针的端部的探针对准,使同一芯片不重复地以整数倍配置所述多个探针而设定接触位置的工序;对其它的倾斜芯片列也使用与对所述第一基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
本发明第三方面的探测方法如第一方面或第二方面所述的探测方法,其特征在于:所述第二工序,具有,检测位于所述中央芯片的左右的任意另一方的端部的芯片的工序;检测在所述左右的任意另一方的端部的芯片的所述上下方向的任意另一方的方向上且距所述第二基准倾斜芯片列最远的倾斜芯片列的工序;将所述第二基准倾斜芯片列的上端的芯片与所述多个探针的上端部的探针对准,使同一的芯片不重复地且以整数倍配置所述多个探针而设定接触位置的工序;对其它的倾斜芯片列也使用与对所述第二基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
本发明第四方面的探测方法如第一~三方面中任意方面所述的探测方法,其特征在于:所述第三工序,具有,根据在所述第一、第二工序中施行的接触位置的设定相对于所述多个探针对所述晶片的左右的任意一方的端部的接触位置检索的工序;沿着位于所述左右的任意一方的端部的接触位置的上下方向检索,判定检索出来的接触位置的外端芯片与前一接触位置的外端芯片是否位于规定的距离内的工序;将在所述规定距离内的接触位置设定为同一索引群的工序;对剩余的接触位置也使用与在所述左右的任意一方的端部的接触位置设定同一索引群时使用的方法相同的方法分别设定同一索引群的工序。
本发明第五方面的探测用程序,是通过驱使计算机工作、使载置有晶片的载置台移动、并使所述探针卡的多个枚探针与所述晶片的全部芯片中、沿着倾斜的方向排列的多个个芯片电气接触、对所述全部的芯片每多个个同时施行电气特性检查的探测用程序,其特征在于:驱使计算机工作,施行第一工序,在该工序中,分别求得含有位于所述晶片的中心的中央芯片且在倾斜的方向上排列的第一基准倾斜芯片列以及在该第一基准倾斜芯片列的上侧的第一区域内平行地排列的多个列倾斜芯片列,由所述第一区域的最下端的所述第一基准倾斜芯片列至最上端的倾斜芯片列,以各倾斜芯片列的下端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个枚探针,分别设定所述多个枚探针与所述各倾斜芯片列的接触位置;第二工序,在该工序中,在所述第一基准倾斜芯片列的下侧的第二区域,分别求得与所述第一基准倾斜芯片列邻接的第二基准倾斜芯片列以及与该第二基准倾斜芯片列平行地排列的多个列倾斜芯片列,由所述第二区域的最上端的所述第一基准倾斜芯片列至最下端的倾斜芯片列,以各倾斜芯片列的上端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个枚探针,分别设定所述多个枚探针与所述各倾斜芯片列的接触位置;第三工序,在该工序中,根据所述接触位置的设定对相对于所述多个枚探针而言位于所述晶片的左右的任意一方的端部的上下方向的多个个接触位置设定同一的索引群,对剩余的接触位置也沿着上下方向依次设定同一的索引群,然后,由所述晶片的左右的任意一方的端部的所述同一的索引群向另一方的端部,对各接触位置沿着上下方向设定索引递进的顺序。
本发明第六方面的探测用程序如第五方面的探测用程序,其特征在于:所述第一工序,具有检测位于所述中央芯片的左右的任意一方的端部的芯片的工序;检测在所述任意一方的端部的芯片的上下的任意一方的方向上且距第一基准倾斜芯片列最远的倾斜芯片列的工序;对准与所述第一基准倾斜芯片列的任意一方的端部的芯片对应的所述多个枚探针的端部的探针的位置、使同一的芯片不重复地且以整数倍配置所述多个枚探针而设定接触位置的工序;对其它的倾斜芯片列也使用与对所述第一基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
本发明第七方面的探测用程序如第五或六方面的探测用程序,其特征在于:所述第二工序,具有检测位于所述中央芯片的左右的任意另一方的端部的芯片的工序;检测在所述左右的任意另一方的端部的芯片的所述上下方向的任意另一方的方向上且距所述第二基准倾斜芯片列最远的倾斜芯片列的工序;对准与所述第二基准倾斜芯片列的任意一方的端部的芯片对应的所述多个枚探针的端部的探针的位置、使同一的芯片不重复地且以整数倍配置所述多个枚探针而设定接触位置的工序;对其它的倾斜芯片列也使用与对所述第二基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
本发明第八方面的探测用程序如第五~七方面任意一方面的探测用程序,其特征在于:所述第三工序,具有根据在所述第一、第二工序中施行的接触位置的设定对相对于所述多个枚探针而言位于所述晶片的左右的任意一方的端部的接触位置检索的工序;沿着位于所述左右的任意一方的端部的接触位置的上下方向检索、判定检索出来的接触位置的外端芯片与前一接触位置的外端芯片是否位于所定的距离内的工序;定位于所述所定的距离内的接触位置设定同一的索引群的工序;对剩余的接触位置也使用与定位于所述左右的任意一方的端部的接触位置设定同一的索引群时使用的方法相同的方法分别设定同一的索引群的工序。
本发明第九方面的探测方法,是在控制装置的控制下,使载置有晶片的载置台移动,并使探针卡的多个探针与沿着所述晶片的横向排列的多个芯片电接触,从而对所述全部的芯片每次多个同时地施行电特性检查的方法,其特征在于:该探测方法,具有,第一工序,在该工序中,求得含有位于上述晶片的中心的中央芯片且沿着横向的方向排列的基准芯片行的左右的任意一方的端部,以该端部的芯片为始点,在所述基准芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述基准芯片行的接触位置;第二工序,在该工序中,以与位于所述基准芯片行的上侧的第一区域且在平行于所述基准芯片列的各芯片行的各所述端部相同一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述各芯片行的接触位置;第三工序,在该工序中,以与位于所述基准芯片行的下侧的第二区域且在各芯片行的各所述端部相反一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述各芯片行的接触位置;第四工序,在该工序中,根据所述接触位置的设定将所述端部侧的上下方向的多个接触位置设定为所述多个探针的同一索引群,对剩余的接触位置也沿着上下方向依次设定同一索引群,直至与所述端部相反一侧的端部,然后,由所述端部的所述同一的索引群向另一方的端部的所述同一的索引群,对各接触位置沿着上下方向曲折地设定索引递进的顺序。
本发明第十方面的探测用程序,是通过驱使计算机工作、使载置有晶片的载置台移动、并使所述探针卡的多个枚探针与所述晶片的全部芯片中、沿着倾斜的方向排列的多个个芯片电气接触、对所述全部的芯片每多个个同时施行电气特性检查的探测用程序,其特征在于:驱使计算机工作,施行第一工序,在该工序中,求得含有位于上述晶片的中心的中央芯片且沿着横向的方向排列的基准芯片行的左右的任意一方的端部,以该端部的芯片为始点,在所述基准芯片行上以整数倍配置所述多个枚探针,分别设定所述多个枚探针与所述基准芯片行的接触位置;第二工序,在该工序中,以位于所述基准芯片行的上侧的第一区域且在与平行于所述基准芯片列的各芯片行的各所述端部相同一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个枚探针,分别设定所述多个枚探针与所述各芯片行的接触位置;第三工序,在该工序中,以位于所述基准芯片行的下侧的第二区域且在与各芯片行的各所述端部相对一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个枚探针,分别设定所述多个枚探针与所述各芯片行的接触位置;第四工序,在该工序中,根据所述接触位置的设定对相对于所述多个枚探针而言位于所述端部侧的上下方向的多个个接触位置设定同一的索引群,对剩余的接触位置也沿着上下方向依次设定同一的索引群,直至与所述端部相对一侧的端部,然后,由所述端部的所述同一的索引群向另一方的端部的所述同一的索引群,对各接触位置沿着上下方向设定索引递进的顺序群递进的索引号。
如果实施本发明,则能够提供一种能够在缩短晶片等的被检查体的移动距离而缩短检查时间的同时尽量使两端部的探针的使用频率均等从而提高探针卡的耐久性的探测方法以及探测用程序。
附图说明
图1是表示用于实施本发明的探测方法的探测装置的一例的结构图。
图2是表示在本发明的探测方法的一种实施方式中设定探针卡的接触位置的方法的流程图。
图3是表示紧接如图2所示的流程图而被施行的设定探针卡的接触位置的方法的流程图。
图4(a)、(b)分别是用于说明使用如图2所示的探测方法设定多个探针的接触位置的过程的附图,图4(a)是表示探针卡的探针的排列和与其对应的芯片的排列的平面图,图4(b)是表示晶片上已被检测的芯片列的晶片的坐标图。
图5是表示按照如图2、3所示的流程图在晶片上设定的探针卡的接触位置的排列的坐标图。
图6是表示根据按照如图2、3所示的流程图设定的接触位置设定索引群的方法的流程图。
图7是表示在如图5所示的晶片的探针卡的接触位置的索引递进的顺序的晶片的坐标图。
图8(a)、(b)分别是用于说明使用本发明的其它实施方式的探测方法设定多个探针的接触位置的过程的附图,图8(a)是表示探针卡的探针的排列和与其对应的芯片的排列的平面图,图8(b)是表示晶片上已被检测的芯片列的晶片的坐标图。
图9是实施本发明的探测方法的其它实施方式的场合的类似于图2的流程图。
图10是表示紧接如图9所示的流程图而被施行的设定探针卡的接触位置的方法的流程图。
图11是表示在如图8所示的晶片上的探针卡的接触位置的索引递进的顺序的晶片的坐标图。
图12是将现有的探测装置的一例的一部分剖断而表示的正面图。
附图标记说明
10 探测装置
11 载置台
12 探针卡
12A 探针
W 晶片
C 芯片
Cc 中央芯片
具体实施方式
以下,根据如图1~图6所示的实施方式,说明本发明。而且,各图中,图1是表示用于实施本发明的探测方法的探测装置的一例的结构图;图2是表示在本发明的探测方法的一种实施方式中设定探针卡的接触位置的方法的流程图;图3是表示紧接如图2所示的流程图而被施行的设定探针卡的接触位置的方法的流程图;图4(a)、(b)分别是用于说明使用如图2所示的探测方法设定多个探针的接触位置的过程的附图,图4(a)是表示探针卡的探针的排列和与其对应的芯片的排列的平面图,图4(b)是表示晶片上已被检测的芯片列的晶片的坐标图;图5,是表示按照如图2、3所示的流程图在晶片上设定的探针卡的接触位置的排列的坐标图;图6是表示根据按照如图2、3所示的流程图设定的接触位置设定索引群的方法的流程图;图7是表示在如图5所示的晶片上探针卡的接触位置的索引递进的顺序的晶片的坐标图;图8(a)、(b)分别是用于说明使用本发明的其它实施方式的探测方法设定多个探针的接触位置的过程的附图,图8(a)是表示探针卡的探针的排列和与其对应的芯片的排列的平面配置图,图8(b)是表示晶片上已被检测的芯片列的晶片的坐标图;图9是实施本发明的探测方法的其它实施方式的场合的类似于图2的流程图;图10是表示紧接如图9所示的流程图而被施行的设定探针卡的接触位置的方法的流程图;图11是表示在如图8所示的晶片上探针卡的接触位置的索引递进的顺序的晶片的坐标图。
第一实施方式
参照图1,说明用于实施本实施方式的探测方法的探测装置。该探测装置1,例如,如图1所示,具有:载置台11,其能够在探测室内沿着X、Y、Z和θ方向移动;探针卡12,其设置在载置台11的上方;定位机构13,其用于施行载置台11上的晶片W与探针卡12的定位。并且,该探测装置1,如下所述地构成:在控制装置14的控制下,载置台11与定位机构13协同动作,施行晶片W的芯片的多个电极垫与探针卡12的多个探针12A的定位;然后,载置台11按照索引号移动,施行晶片W的各芯片的电特性检查。
载置台11,如图1所示,具有由X方向驱动机构、Y方向驱动机构和Z方向驱动机构构成的驱动机构11A。因此,载置台11,如下所述地构成:在控制装置14的控制下,通过驱动机构11A,载置台11能够沿着X、Y、Z和θ方向移动。
探针卡12,如图1所示,具有多个探针12A,通过卡支架15,被固定在顶板16上。多个探针12A,例如,如图4(a)所示,如下所述地构成:多个探针12A与由沿着相对于在晶片W上呈矩阵状地形成的多个芯片C而言倾斜的方向相连的4个芯片C构成的芯片列接触,同时检查4个芯片C。因此,以下,将同时检查多个(就本发明而言,其为4个)芯片的探针卡12作为复合卡12说明,将同时检查的芯片数作为复合数说明。如果复合数为4,则意指能够同时检查的芯片的个数为4。就图4(a)而言,CH表示探针卡12的通道C1表示由4个芯片构成的芯片列中下端的芯片C2,表示由4个芯片构成的芯片列中上端的芯片。
定位机构13,如图1所示,具有:第一摄像机13A,其能够在载置台1与探针卡12之间移动;第二摄像机13B,其附设在载置台11的侧方;定位用跨梁13C,其固定有第一摄像机13A。第一摄像机13A,通过定位用跨梁13C,能够在探测室的深处部和探测中心(位于探针卡的中心的延长线上)之间移动,在探测中心,拍摄沿着X、Y方向移动的载置台11上的晶片。第二摄像机13B,通过载置台11,能够向探针卡12的探针12A的正下方移动,在此位置,拍摄探针12A。
控制装置14具有:存储部14A,其存储含有本发明的探测用程序的各种程序以及各种数据;图像处理部14B,其用于根据来自第一、第二摄像机13A、13B的拍摄信号施行图像处理;中央运算处理部14C,其用于在存储部14A与图像处理部14B之间发送和接收各种数据而施行规定的运算处理。并且,该控制装置14,以计算机为主体而构成。中央运算处理部14C,如下所述地构成:由存储部14A读出探测用程序等,在未图示的显示装置的屏幕上显示晶片图像等的各种图像,设定探针卡12的多个探针12A的接触位置,并且,设定下述索引群等。
接着,参照图2~图6,说明使用本发明的探测用程序的探测方法的一种实施方式。
作为控制装置14的主体的计算机通过本实施方式的探测用程序驱动后,中央运算处理部14C就由存储部14A读出探测用程序而施行本实施方式的探测方法。就本实施方式的探测方法而言,首先,在按照如图2、图3所示的流程设定复合卡12接触晶片W的接触位置后,根据接触位置设定用于晶片W的索引递进的多个索引群和接触位置的索引顺序。然后,在施行晶片W与复合卡12的定位后,按照各索引群的索引顺序施行晶片W的电特性检查。
复合卡12的多个探针12A的相对于晶片W而言的接触位置,如下所述地设定,如图4所示地预先设定含有如图4所示地位于晶片W的中央的坐标值(Xc,Yc)的中央芯片Cc的倾斜的方向的芯片列(以下,称为“第一基准倾斜芯片列”)(1),以第一基准倾斜芯片列(1)为界,将晶片W划分为:第一区域,其是含有第一基准倾斜芯片列(1)的左上侧的区域;第二区域,其是不含有第一基准倾斜芯片列(1)而含有与第一基准倾斜芯片列(1)的右侧邻接的倾斜芯片列(以下,称为“第二基准倾斜芯片列”)(3)的右下侧的区域,从而设定复合卡12的接触位置。
按照如图2所示的流程图,施行下述步骤的操作。首先,利用载置台11取入来自装载室的晶片W,如图2所示的流程图所示,在载置台11向在探测中心待机的第一摄像机13A的正下方移动的期间,将位于晶片W的中心的芯片C决定为中央芯片Cc(步骤S1)。接着,将具有与中央芯片Cc相同的Y坐标且位于最左端的芯片作为芯片A检测(步骤S2),以该芯片A为基点,检测在晶片W的第一区域内的复合卡12的接触位置。而且,设芯片A的坐标值为(Xcl,Yc)。
为了在晶片W的第一区域设定接触位置,由最左端的芯片A起,将Y坐标值每次递减1,检测在最左端列的各芯片C的右上方向的各芯片C倾斜方向上的芯片列(以下,称为“倾斜芯片列”),判定该倾斜芯片列是否为距第一基准倾斜芯片列(1)最远的倾斜芯片列(步骤S4),如果不是最远的倾斜芯片列,则返回步骤S3。反复施行上述处理,直至检测距第一基准倾斜芯片列(1)最远的倾斜芯片列(2)。在步骤S3中,一旦检测距第一基准倾斜芯片列(1)最远的倾斜芯片列(2),就转移到步骤S5,在晶片W的第一区域设定复合卡12的接触位置。
在步骤S5中,为了在晶片W的第一区域的整个区域设定接触位置,如图4(a)所示,将复合卡12的多个探针12A的左下的通道CH1和第一基准倾斜芯片列(1)的最左下的芯片C1的位置对准,将对准的位置作为接触位置设定。更进一步地,如图4(b)所示,作为接触位置依次设定复合卡12的多个探针12A的整数倍(以下,称为“复合数倍”)的各位置,直至在第一基准倾斜芯片列(1)的右上方向上不存在芯片C。该处理,如下所述地施行,由第一基准倾斜芯片列(1)至倾斜芯片列(2),在各倾斜芯片列上以复合数倍配置复合卡12的多个探针12A,在第一区域的整个区域设定接触位置(步骤S5),结束在第一区域的接触位置的设定(步骤S6)。因为当如此设定接触位置时以位于第一区域的左端的芯片A为基准,所以存在下述情况,即在探针卡12中,复合数倍的右上方的端部的接触位置不与第一区域内的芯片C接触,产生从晶片W的端部越出的探针12A。
接着,在晶片W的第二区域的整个区域设定接触位置。首先,如图3所示,将具有与中央芯片Cc的Y坐标相同的Y坐标且位于最右端的芯片C作为芯片B检测(步骤S7),以该芯片B为基点,检测在晶片W的第二区域内的复合卡12的接触位置。在第二区域,沿着与在第一区域设定接触位置时沿着的方向相反的方向设定接触位置。而且,设芯片B的坐标值为(Xcr,Yc)。
即,如图4(b)所示,由最右端的芯片B起,将Y坐标值每次递增1,检测最右端列的各芯片C的左下方向的倾斜芯片列(步骤S8),判定该倾斜芯片列是否为距第二基准倾斜芯片列(3)最远的倾斜芯片列(步骤S9),如果不是最远的倾斜芯片列,则返回步骤S8。反复施行上述处理,直至检测距第二基准倾斜芯片列(3)最远的倾斜芯片列(4)。在步骤S8中,一旦检测距第二基准倾斜芯片列(3)最远的倾斜芯片列(4),就转移到步骤S10,设定在晶片W的第二区域内的复合卡12的接触位置。
在步骤S10中,为了在晶片W的第二区域的整个区域设定接触位置,如图4(a)所示,将复合卡12的多个探针12A的右上的通道CH2和第二基准倾斜芯片列(3)的最右上的芯片C2的位置对准,已将定位的位置作为接触位置设定。更进一步地,如图4(b)所示,作为接触位置依次设定复合卡12的多个探针12A的复合数倍的各位置,直至在第二基准倾斜芯片列(3)的左下方向上不存在芯片C。该处理,如下所述地施行,由第二基准倾斜芯片列(3)至倾斜芯片列(4),在各倾斜芯片列上以复合数倍配置复合卡12的多个探针12A,在第二区域的整个区域上设定接触位置,结束在第二区域的接触位置的设定(步骤S11),结束在晶片W的整个区域的接触位置的设定(步骤S12)。因为当如此设定接触位置时以位于第二区域的右端的芯片C为基准,所以存在下述情况,在复合数倍的左下方的端部的接触位置,复合卡12的探针12A不与第二区域内的芯片C接触而从晶片W的端部越出。
如图5所示,存在下述情况,在晶片W的第一区域,复合卡12的右上部分的探针12A与芯片C呈非接触状态;而在晶片W的第二区域,复合卡12的左下部分的探针12A与芯片C呈非接触状态。因此,复合卡12的与芯片C呈非接触状态的部分,如图5所示,呈大致点对称,复合卡12的两端部的探针12A的使用频率大致均等,不会增加任意一个端部的探针12A的损伤,因而能够延长复合卡12的使用寿命。再者,在图5中,网点浓度的浓淡表示各倾斜芯片列的复合数倍的各接触位置。
在施行如上所述的操作而在晶片W的整个区域求得复合卡12的接触位置后,按照如图6所示的流程图,设定相对于复合卡12而言通过载置台实现的晶片W的索引递进方向。
首先,例如,如图7所示,将晶片W的最左端的芯片A向左方的X坐标值为Xcl-(复合数-l)的位置作为开始点而检索索引群(步骤S101)。而且,就本实施方式而言,复合数为4,因此,开始点的X坐标值为Xcl-(4-1)=Xcl-3。在确定开始点后,使用以下的方法检索已被登记的接触位置,直至在晶片W上检测最初的接触位置(步骤S102)。开始点位于如图7所示的虚线[1]上。在步骤S102中,施行处理(1)和处理(2),在处理(1)中,保持虚线[1]上的芯片A的X坐标值(Xcl-3)不变,如图7的箭头所示,沿着±方向(上下方向)每次改变Y坐标值1,即,将Y坐标值每次递减1或递增1,对改变的位置施行检索,看其是否作为接触位置已被登记;在处理(2)中,如果通过处理(1)未检索出来已被登记的接触位置,则将开始点的X坐标值加1而使其向右方向移动,保持该X坐标值不变,施行处理(1)。如果通过反复施行处理(1)和处理(2)检索出来已被登记的接触位置,则设该接触位置为用于设定同一索引群的基准芯片Cs。在图7中,当到达虚线[2]时,检索出来已被登记的接触位置。
一旦在虚线[2]上检索出来含有基准芯片Cs的接触位置,就对该虚线[2]上属于同一索引群的接触位置设定(步骤S103)。参照在步骤S102中检测的接触位置的倾斜芯片列的左下的基准芯片Cs的坐标(Xs,Ys),通过步骤S103中的处理(1)和处理(2),施行同一索引群的设定。即,在处理(1)中,由基准芯片Cs沿着Y轴的负方向(上方向)改变Y坐标值,即,将Y坐标值每次递减1,依次检索已被登记的接触位置,对检索出来的接触位置的左下芯片的X坐标值Xn满足条件1的接触位置设定为同一索引群。
所谓条件1,意指之前刚被索引群设定的接触位置的坐标值Xm减去检索出来的接触位置坐标值Xn所得的差值的绝对值小于X轴复合数的1/2。使用此条件,其目的在于将索引递进时的复合卡12的X方向的移动量设定为最小量。当上述绝对值超过上述条件时,则放入下一个索引群。
如果处理(1)中Y轴的负方向的接触位置已不存在,则施行处理(2)。在处理(2)中,由基准芯片Cs沿着Y轴的正方向(下方向)改变Y坐标值,即,将Y坐标值每次递增1,依次检索已被登记的接触位置,对检索出来的接触位置的左下芯片的X坐标值Xn满足条件1的接触位置设定为同一索引群。如果Y轴的正方向的接触位置已不存在,则结束处理(2),结束同一Y方向的最初的索引群的设定。
一旦结束同一的Y方向的最初的索引群的设定,转至步骤S104,施行下一步同一索引群的设定。在步骤S104中,对最初的索引群以外的剩余的接触位置设定第二个索引群。设定第二个索引群时也使用与设定最初的索引群时使用的方法相同的方法,即,施行步骤S102和步骤S103的处理,设定同一索引群。在步骤S104中,对全部的接触位置反复施行步骤S102和步骤S103的处理,直至同一索引群的设定结束。一旦在晶片W的整个区域完成同一索引群的设定,就结束同一索引群的设定(步骤S105)。就本实施方式而言,如图7所示,设定3组同一索引群。在图7中,为了方便,利用网点的浓淡识别3组同一索引群。
在结束同一索引群的设定后,对各接触位置由晶片W的左端上向下方地设定检查的顺序,即,对最初的即第1组同一索引群以递增顺序设定索引号。接着,对剩余的各接触位置,换言之,对下一组即第2组同一索引群,由下方至上方且以递增顺序设定索引号。如此操作,如图7所示,对全部的接触位置,换言之,对各组的同一索引群,沿着上下方向且以递增顺序设定索引号,直至最后的即第3组同一索引群。
一旦结束如图7所示的索引号的设定,就开始晶片W的电特性检查。首先,沿着X方向和Y方向移动载置台11,使如图7所示的倾斜芯片列的索引号为1的接触位置位于复合卡12的正下方。在该位置,通过载置台11,升高晶片W,使该接触位置的4个芯片C的多个电极垫与多个探针12A接触,继续升高晶片W,使4个芯片C的电极垫与多个探针12A电接触,施行所定的电特性检查。
然后,在降低载置台11后,移动该载置台11,使晶片W向Y方向的下方每次移动1个芯片的Y向长度的距离,并使用与在倾斜芯片列的索引号为1的接触位置施行电特性检查时使用的方法相同的方法,依次同时检查晶片W的各倾斜芯片列上的4个芯片C,直至倾斜芯片列的索引号为17的位置。由此,结束属于最初的即第1组同一索引群的芯片C的检查。
一旦结束属于最初的即第1组同一索引群的芯片C的检查,就通过载置台使晶片W由倾斜芯片列的索引号为17的接触位置向X方向的右方移动4个芯片的X向长度的距离,到达倾斜芯片列的索引号为18的接触位置。一旦结束接触位置的倾斜芯片列的芯片C的检查,就使晶片W向Y方向的上方每次移动1个芯片的Y向长度的距离,由倾斜芯片列的索引号为18的接触位置移至倾斜芯片列的索引号为38的接触位置,依次同时检查晶片W的各倾斜芯片列上的4个芯片C。由此,结束属于第2组同一索引群的芯片C的检查。
一旦结束属于第2组同一索引群的芯片C的检查,就通过载置台使晶片W由倾斜芯片列的索引号为38的接触位置向X方向的右方移动4个芯片的X向长度的距离,到达倾斜芯片列的索引号为39的接触位置。一旦结束接触位置的倾斜芯片列的芯片C的检查,就使晶片W向Y方向的下方每次移动1个芯片的Y向长度的距离,由倾斜芯片列的索引号为39的接触位置移至倾斜芯片列的索引号为55的接触位置,依次同时检查晶片W的各倾斜芯片列上的4个芯片C。由此,结束属于第3组同一索引群的芯片C的检查。
如果根据以上的说明实施本实施方式,则其具有下述三个工序,即:第一工序,在该工序中,分别求得含有晶片W的中央芯片Cc且在倾斜的方向上排列的第一基准倾斜芯片列(1)以及在该第一基准倾斜芯片列(1)的左上侧的第一区域内平行地排列的多个倾斜芯片列,在这些倾斜芯片列上以整数倍配置复合卡12的多个探针12A,分别设定该多个探针12A与各倾斜芯片列的接触位置;第二工序,在该工序中,就第一基准倾斜芯片列(1)的右下侧的第二区域而言,分别求得与第一基准倾斜芯片列(1)平行邻接的第二基准倾斜芯片列(3)以及与该第二基准倾斜芯片列(3)平行地排列的多个列倾斜芯片列,在所述各倾斜芯片列上以整数倍配置复合卡12的多个探针12A,分别设定该多个探针12A与各倾斜芯片列的接触位置;第三工序,在该工序中,根据在第一、第二工序中施行的接触位置的设定,相对于多个探针12A,将晶片W的左端部的上下方向的多个接触位置设定同一索引群,对剩余的接触位置也沿着上下方向依次设定同一索引群,然后,对各接触位置沿着上下方向曲折地设定检查的顺序,即,设定能够由晶片W的左端部的同一索引群向右端部的同一索引群递进的索引号。因此,只要在同一索引群内按照索引号的顺序每次移动相当于1个芯片的长度的距离,就能够递进索引号,对倾斜芯片列的芯片每4个同时施行电性能检查;并且,只要每次移动相当于4个芯片的距离,就能够向邻接的其他组的同一索引群递进索引号。由此,能够施行晶片W的全部的芯片的电特性检查,与现有技术相比,能够缩短索引号递进的曲折距离而缩短检查时间,从长远观点来看,能够提高探测仪的运转效率。另外,因为在晶片W的第一区域和第二区域各沿着互为相反的方向设定接触位置,所以从晶片W的端部越出的探针12A的探针数在复合卡12的两端均等,能够减轻探针12A的损伤,从而能够延长复合卡12的使用寿命。
另外,如果实施本实施方式,则第一工序具有:检测位于所述中央芯片Cc的左方的端部的芯片A的工序;检测在芯片A的上方向上且距第一基准倾斜芯片列(1)最远的倾斜芯片列(2)的工序;将第一基准倾斜芯片列(1)的下方的端部的芯片对应的多个探针12A的位置对准、使同一芯片不重复地且以整数倍配置所述多个探针12A而设定接触位置的工序;对其它的倾斜芯片列也使用与对第一基准倾斜芯片列(1)设定接触位置时使用的方法相同的方法设定接触位置的工序;再者,第二工序具有:检测位于中央芯片Cc的右方的端部的芯片B的工序;检测在芯片B的下方向上且距所述第二基准倾斜芯片列(3)最远的倾斜芯片列(4)的工序;将第二基准倾斜芯片列(3)的上方的端部的芯片对应的多个探针12A的位置对准、使同一的芯片不重复地且以整数倍配置多个探针12A而设定接触位置的工序;对其它的倾斜芯片列也使用与对第二基准倾斜芯片列(3)设定接触位置时使用的方法相同的方法设定接触位置的工序。因此,能够在晶片W的整个区域高效率地设定接触位置,并且,不会重复地检查同一芯片,从而能够提高检查效率。
另外,如果实施本实施方式,则第三工序具有:根据在所述第一、第二工序中施行的接触位置的设定对相对于多个探针12A而言位于晶片W的左方的端部的接触位置检索的工序;沿着位于左方的端部的接触位置的上下方向检索、判定检索出来的接触位置的左下芯片与前一接触位置的左下芯片之间的X方向的距离是否小于复合数(就本实施方式而言,其为4)的1/2的工序;将该距离内的接触位置设定为同一索引群的工序;对剩余的接触位置也使用与将晶片W的左方的端部的接触位置设定同一索引群时使用的方法相同的方法分别设定同一索引群的工序。因此,能够在短时间内高效率地设定多个索引群。
第二实施方式
在第一实施方式中,使用具有与沿着倾斜的方向排列的4个芯片接触的多个探针12A的复合卡12,而在本实施方式中,使用具有与沿着水平方向排列的4个芯片接触的多个探针12A的复合卡12。在这方面与第一实施方式不同。除此之外,基于第一实施方式构成本实施方式。因此,在本实施方式中,对与第一实施方式相同的部分或与其相当的部分,标注与在第一实施方式中对其标注的附图标记相同的附图标记,以具有特征的部分为中心进行说明。
探针卡12的多个探针12A,例如,如图8(a)所示,如下所述地构成:多个探针12A与由沿着相对于在晶片W上呈矩阵状地形成的多个芯片C而言水平的方向成列的4个芯片C构成的芯片列接触,同时检查4个芯片C。除此之外,基于第一实施方式的探针卡12构成本实施方式的探针卡12。
就本实施方式的探测方法而言,首先,在按照如图9、图10所示的流程图设定复合卡12接触的晶片W的接触位置后,根据接触位置设定晶片W的用于索引递进的多个同一索引群和接触位置的索引顺序。
复合卡12的多个探针12A的相对于晶片W而言的接触位置,如下所述地设定,如图8所示地预先设定含有如图8所示地位于晶片W的中央的坐标值(Xc,Yc)的中央芯片Cc且在水平的方向上排列的芯片列(以下,称为“第一基准芯片列”)(1),以第一基准芯片列(1)为界,将晶片W划分为:第一区域,其是含有第一基准芯片列(1)的上侧的区域;第二区域,其是不含有第一基准芯片列(1)而含有与第一基准芯片列(1)的下侧邻接的芯片列(以下,称为“第二基准芯片列”)(3)的下侧的区域,设定复合卡12的接触位置。
为了设定复合卡12的接触位置,按照如图9所示的流程图,施行下述步骤的操作。首先,Cc将位于晶片W的中心的芯片C确定为中央芯片(步骤S21)。接着,将具有与中央芯片Cc的Y坐标相同且位于最左端的芯片作为芯片A检测(步骤S22),以该芯片A为基点,检测在晶片W的第一区域内的复合卡12的接触位置。
为了在晶片W的第一区域设定接触位置,由最左端的芯片A起,将Y坐标值每次递减1,检测含有最左端列的各芯片C且在其右方的水平的方向上排列的芯片列,判定该芯片列是否为距第一基准芯片列(1)最远的芯片列(步骤S24),如果不是最远的芯片列,则返回步骤S23。反复施行上述处理,直至检测距第一基准芯片列(1)最远的芯片列(2)。在步骤S23中,一旦检测距第一基准芯片列(1)最远的芯片列(2),就转换实行步骤S25,在晶片W的第一区域设定复合卡12的接触位置。
在步骤S25中,为了在晶片W的第一区域的整个区域设定接触位置,如图8(a)所示,将复合卡12的多个探针12A的左端的通道CH1和第一基准芯片列(1)的左端的芯片C1的位置对准,将对准的位置作为接触位置设定。更进一步地,如图8(b)所示,作为接触位置依次设定复合卡12的多个探针12A的复合数倍的各位置,直至在第一基准芯片列(1)的右方的水平的方向上不存在芯片C。该处理,如下所述地施行,由第一基准芯片列(1)至最远芯片列(2),在各芯片列上以复合数倍配置复合卡12的多个探针12A,在第一区域的整个区域设定接触位置(步骤S25),结束在第一区域的接触位置的设定(步骤S26)。因为当如此设定接触位置时以位于第一区域的左端的芯片A为基准,所以存在下述情况,在复合数倍的右上方的端部的接触位置,复合卡12的多个探针12A未与第一区域内的芯片C接触而从晶片W的端部越出。
接着,在晶片W的第二区域的整个区域设定接触位置。首先,如图10所示,将具有与中央芯片Cc的Y坐标相同的Y坐标且位于最右端的芯片作为芯片B检测(步骤S27),以该芯片B为基点,检测在晶片W的第二区域内的复合卡12的接触位置。在第二区域,沿着与在第一区域设定接触位置时沿着的方向相反的方向设定接触位置。
即,如图8(b)所示,由最右端的芯片B起,将Y坐标值每次递增1,检测含有最右端列的各芯片C且在其左方的水平的方向上排列的芯片列(步骤S28),判定该芯片列是否为距第二基准倾斜芯片列(3)最远的倾斜芯片列(步骤S29),如果不是最远的芯片列,则返回步骤S28。反复施行上述处理,直至检测距第二基准芯片列(3)最远的芯片列(4)。在步骤S28中,一旦检测距第二基准芯片列(3)最远的芯片列(4),就转换实行步骤S30,设定在晶片W的第二区域内的复合卡12的接触位置。
在步骤S30中,为了在晶片W的第二区域的整个区域设定接触位置,如图8(a)所示,将复合卡12的多个探针12A的右端的通道CH2和第二基准芯片列(3)的右端的芯片C2的位置对准,将对准的位置作为接触位置设定。更进一步地,如图8(b)所示,作为接触位置依次设定为复合卡12的多个探针12A的复合数倍的各位置,直至在第二基准芯片列(3)的左方的水平的方向上不存在芯片C。该处理,如下所述地施行,由第二基准芯片列(3)至芯片列(4),在各芯片列上以复合数倍配置复合卡12的多个探针12A,在第二区域设定接触位置,结束在第二区域的接触位置的设定(步骤S31),结束在晶片W的整个区域的接触位置的设定(步骤S32)。因为当如此设定接触位置时以位于第二区域的右端的芯片C为基准,所以存在下述情况,在复合数倍的左下方的端部的接触位置,复合卡12的多个探针12A未与第二区域内的芯片C接触而从晶片W的端部越出。
如图11所示,存在下述情况,在晶片W的第一区域,复合卡12的右端部分的探针12A与芯片C呈非接触状态;而在晶片W的第二区域,复合卡12的左端部分的探针12A与芯片C呈非接触状态。因此,复合卡12的与芯片C呈非接触状态的部分,如图11所示,为点对称,复合卡12的两端部的探针12A的使用频率大致均等,不会增加任意一个端部的损伤,因而能够延长复合卡12的使用寿命。再者,在图11中,网点浓度的浓淡表示各芯片列的复合数倍的各接触位置。相同的网点浓度的连续区域表示同一索引群。
在施行如上所述的操作而在晶片W的整个区域求得复合卡12的接触位置后,按照如图6所示的流程图,设定相对于复合卡12而言通过载置台实现的晶片W的索引递进方向。然后,如图11所示,对各接触位置由晶片W的左端上向下方地设定检查的顺序,即,对最初的即第1组同一索引群以递增顺序设定索引号。接着,对剩余的各接触位置,换言之,对下一组即第2组同一索引群,由下方至上方且以递增顺序设定索引号。如此操作,如图11所示,对全部的接触位置,换言之,对各组的同一索引群,沿着上下方向且以递增顺序设定索引号,直至最后的即第4组同一索引群。
一旦结束如图11所示的索引号的设定,就开始晶片W的电特性检查。首先,沿着X方向和Y方向移动载置台11,使如图11所示的芯片列的索引号为1的接触位置位于复合卡12的正下方。在该位置,通过载置台11,升高晶片W,使该接触位置的4个芯片C的多个电极垫与多个探针12A接触,继续升高晶片W,使4个芯片C的电极垫与多个探针12A电接触,施行规定的电特性检查。
然后,在降低载置台11后,移动该载置台11,使晶片W向Y方向的下方每次移动1个芯片长度的距离,并使用与在芯片列的索引号为1的接触位置施行电特性检查时使用的方法相同的方法,依次同时检查晶片W的各芯片列上的4个芯片C,直至芯片列的索引号为12的位置。由此,结束属于最初的同一索引群的芯片C的检查。
一旦结束属于最初的同一索引群的芯片C的检查,就通过载置台使晶片W由芯片列的索引号为12的接触位置向X方向右方移动4个芯片的长度的距离,到达芯片列的索引号为13的接触位置。一旦结束接触位置的芯片列的芯片C的检查,就使晶片W向Y方向上方每次移动1个芯片的距离,由芯片列的索引号为13的接触位置移至芯片列的索引号为26的接触位置,依次同时检查晶片W的各芯片列上的4个芯片C。由此,结束属于第2组同一索引群的芯片C的检查。然后,使用相同的方法,结束剩余的属于其它组的同一索引群的芯片C的检查,结束晶片W的全部的芯片C的检查。
如以上的说明所述,就本实施方式而言,也能够期待获得与在第一实施方式中获得的作用及效果相同的作用及效果。
而且,本发明并不仅限于所述实施方式,能够根据需要适当地设计和变更。例如,在第一实施方式中,由晶片W的第一基准倾斜芯片列(1)的左上侧设定接触位置,由晶片W的左端至右端设定同一索引群。然而,所述的接触位置的设定和同一索引群的设定中任意一种设定,均可以沿着相反的方向设定。另外,能够同样地检查跨多个行排列的倾斜芯片列的芯片。再者,在第一实施方式中,第一基准倾斜芯片列(1)沿着右上方向倾斜。然而,对与其相反而沿着左上方向倾斜的芯片列,也能够使用与在第一实施方式中使用的方法相同的方法施行检查。另外,在第二实施方式中,同时检查一列并排4个芯片的芯片列。然而,也能够同时检查排列为具有多个行和多个列的矩阵形状的芯片列。
当施行晶片等被检查体的电特性检查时,能够优选地利用本发明。
Claims (5)
1.一种探测方法,是在控制装置的控制下,使载置有晶片的载置台移动,并使探针卡的多个探针与所述晶片的在倾斜方向排列的多个芯片电接触,对所述全部的芯片每次多个同时地施行电特性检查的方法,其特征在于:
该探测方法,具有,
第一工序,在该工序中,分别求得含有位于所述晶片的中心的中央芯片且在倾斜方向上排列的第一基准倾斜芯片列以及在该第一基准倾斜芯片列的上侧的第一区域内平行地排列的多个倾斜芯片列,由所述第一区域的最下端的所述第一基准倾斜芯片列至最上端的倾斜芯片列,以各倾斜芯片列的下端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个探针,分别设定所述多个探针与所述各倾斜芯片列的接触位置;
第二工序,在该工序中,在所述第一基准倾斜芯片列的下侧的第二区域,分别求得与所述第一基准倾斜芯片列邻接的第二基准倾斜芯片列以及与该第二基准倾斜芯片列平行地排列的多个倾斜芯片列,由所述第二区域的最上端的所述第一基准倾斜芯片列至最下端的倾斜芯片列,以各倾斜芯片列的上端的芯片为始点,在所述各倾斜芯片列上以整数倍配置所述多个探针,分别设定所述多个探针与所述各倾斜芯片列的接触位置;
第三工序,在该工序中,根据所述接触位置的设定将所述晶片的左右的任意一方的端部的上下方向的多个接触位置设定为所述多个探针的同一索引群,对剩余的接触位置也沿着上下方向依次设定同一索引群,然后,由所述晶片的左右的任意一方的端部的所述同一索引群向另一方的端部的所述索引群,对各接触位置沿着上下方向曲折地设定索引递进的顺序。
2.如权利要求1所述的探测方法,其特征在于:
所述第一工序,具有,
检测位于所述中央芯片的左右的任意一方的端部的芯片的工序;
检测在所述任意一方的端部的芯片的上下的任意一方的方向上且距第一基准倾斜芯片列最远的倾斜芯片列的工序;
将所述第一基准倾斜芯片列的任意一方的端部的芯片与所述多个探针的端部的探针对准,使同一芯片不重复地以整数倍配置所述多个探针而设定接触位置的工序;
对其它的倾斜芯片列也使用与对所述第一基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
3.如权利要求1或2所述的探测方法,其特征在于:
所述第二工序,具有,
检测位于所述中央芯片的左右的任意另一方的端部的芯片的工序;
检测在所述左右的任意另一方的端部的芯片的所述上下方向的任意另一方的方向上且距所述第二基准倾斜芯片列最远的倾斜芯片列的工序;
将所述第二基准倾斜芯片列的上端的芯片与所述多个探针的上端部的探针对准,使同一的芯片不重复地且以整数倍配置所述多个探针而设定接触位置的工序;
对其它的倾斜芯片列也使用与对所述第二基准倾斜芯片列设定接触位置时使用的方法相同的方法设定接触位置的工序。
4.如权利要求1~3中任意一项所述的探测方法,其特征在于:
所述第三工序,具有,
根据在所述第一、第二工序中施行的接触位置的设定相对于所述多个探针进行所述晶片的左右的任意一方的端部的接触位置检索的工序;
沿着位于所述左右的任意一方的端部的接触位置的上下方向检索,判定检索出来的接触位置的外端芯片与前一接触位置的外端芯片是否位于规定的距离内的工序;
将在所述规定距离内的接触位置设定为同一索引群的工序;
对剩余的接触位置也使用与在所述左右的任意一方的端部的接触位置设定同一索引群时使用的方法相同的方法分别设定同一索引群的工序。
5.一种探测方法,是在控制装置的控制下,使载置有晶片的载置台移动,并使探针卡的多个探针与沿着所述晶片的横向排列的多个芯片电接触,从而对所述全部的芯片每次多个同时地施行电特性检查的方法,其特征在于:
该探测方法,具有,
第一工序,在该工序中,求得含有位于上述晶片的中心的中央芯片且沿着横向的方向排列的基准芯片行的左右的任意一方的端部,以该端部的芯片为始点,在所述基准芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述基准芯片行的接触位置;
第二工序,在该工序中,以与位于所述基准芯片行的上侧的第一区域且在平行于所述基准芯片列的各芯片行的各所述端部相同一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述各芯片行的接触位置;
第三工序,在该工序中,以与位于所述基准芯片行的下侧的第二区域且在各芯片行的各所述端部相反一侧的端部的芯片为始点,在所述各芯片行上以整数倍配置所述多个探针,分别设定所述多个探针与所述各芯片行的接触位置;
第四工序,在该工序中,根据所述接触位置的设定将所述端部侧的上下方向的多个接触位置设定为所述多个探针的同一索引群,对剩余的接触位置也沿着上下方向依次设定同一索引群,直至与所述端部相反一侧的端部,然后,由所述端部的所述同一的索引群向另一方的端部的所述同一的索引群,对各接触位置沿着上下方向曲折地设定索引递进的顺序。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205707A JP5406480B2 (ja) | 2008-08-08 | 2008-08-08 | プローブ方法及びプローブ用プログラム |
JP2008-205707 | 2008-08-08 | ||
JP2008205707 | 2008-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101644732A true CN101644732A (zh) | 2010-02-10 |
CN101644732B CN101644732B (zh) | 2012-05-30 |
Family
ID=41652325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910159259XA Active CN101644732B (zh) | 2008-08-08 | 2009-08-10 | 探测方法以及探测用程序 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7969172B2 (zh) |
JP (1) | JP5406480B2 (zh) |
KR (1) | KR101237665B1 (zh) |
CN (1) | CN101644732B (zh) |
TW (1) | TWI435400B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103018496A (zh) * | 2012-12-14 | 2013-04-03 | 深圳市天微电子有限公司 | 晶圆测试装置 |
CN103777131A (zh) * | 2012-10-25 | 2014-05-07 | 上海华岭集成电路技术股份有限公司 | 集成电路测试***及测试方法 |
CN106597037A (zh) * | 2015-10-20 | 2017-04-26 | 创意电子股份有限公司 | 探针卡与测试方法 |
CN107422241A (zh) * | 2016-03-23 | 2017-12-01 | 创意电子股份有限公司 | 使用探针卡的方法、***及其探针卡装置 |
CN111742399A (zh) * | 2018-02-23 | 2020-10-02 | 东京毅力科创株式会社 | 接触精度保证方法、接触精度保证机构和检查装置 |
CN112331582A (zh) * | 2019-08-05 | 2021-02-05 | 捷进科技有限公司 | 芯片贴装装置以及半导体器件的制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104364892B (zh) * | 2012-06-06 | 2017-11-03 | Ev 集团 E·索尔纳有限责任公司 | 用于确定对准误差的装置和方法 |
WO2014132856A1 (ja) * | 2013-02-27 | 2014-09-04 | 株式会社東京精密 | プローブ装置のアライメント支援装置及びアライメント支援方法 |
US10281518B2 (en) * | 2014-02-25 | 2019-05-07 | Formfactor Beaverton, Inc. | Systems and methods for on-wafer dynamic testing of electronic devices |
JP7498677B2 (ja) | 2021-02-25 | 2024-06-12 | ルネサスエレクトロニクス株式会社 | テスト装置、テスト方法および記録媒体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152737B2 (ja) | 1992-04-16 | 2001-04-03 | 沖電気工業株式会社 | ウェハープロービング装置におけるステージ移動方法 |
JPH06168991A (ja) * | 1992-11-30 | 1994-06-14 | Tokyo Seimitsu Co Ltd | マルチプロービング半導体検査方法 |
JP3891498B2 (ja) * | 1993-12-27 | 2007-03-14 | 東京エレクトロン株式会社 | 半導体ウエハのプロービング方法 |
JP2817673B2 (ja) * | 1995-08-16 | 1998-10-30 | 日本電気株式会社 | プローブカード及びicチップのテスト方法 |
JP3361434B2 (ja) * | 1996-09-20 | 2003-01-07 | 東京エレクトロン株式会社 | 最適プロ−ビングモ−ド設定方法 |
KR200169688Y1 (ko) * | 1996-11-14 | 2000-02-01 | 김영환 | 반도체 웨이퍼 검사장치 |
JP2006029997A (ja) * | 2004-07-16 | 2006-02-02 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
JP4300003B2 (ja) * | 2002-08-07 | 2009-07-22 | 東京エレクトロン株式会社 | 載置台の駆動装置及びプローブ方法 |
JP4339631B2 (ja) * | 2003-06-20 | 2009-10-07 | 東京エレクトロン株式会社 | 検査方法及び検査装置 |
JP4086836B2 (ja) * | 2004-11-02 | 2008-05-14 | エルピーダメモリ株式会社 | 半導体チップ検査支援装置 |
-
2008
- 2008-08-08 JP JP2008205707A patent/JP5406480B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-06 TW TW098126570A patent/TWI435400B/zh not_active IP Right Cessation
- 2009-08-06 US US12/536,761 patent/US7969172B2/en not_active Expired - Fee Related
- 2009-08-07 KR KR1020090072978A patent/KR101237665B1/ko active IP Right Grant
- 2009-08-10 CN CN200910159259XA patent/CN101644732B/zh active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103777131A (zh) * | 2012-10-25 | 2014-05-07 | 上海华岭集成电路技术股份有限公司 | 集成电路测试***及测试方法 |
CN103777131B (zh) * | 2012-10-25 | 2016-07-06 | 上海华岭集成电路技术股份有限公司 | 集成电路测试***及测试方法 |
CN103018496A (zh) * | 2012-12-14 | 2013-04-03 | 深圳市天微电子有限公司 | 晶圆测试装置 |
CN106597037A (zh) * | 2015-10-20 | 2017-04-26 | 创意电子股份有限公司 | 探针卡与测试方法 |
US10012676B2 (en) | 2015-10-20 | 2018-07-03 | Global Unichip Corporation | Probe card and testing method |
CN106597037B (zh) * | 2015-10-20 | 2019-07-16 | 创意电子股份有限公司 | 探针卡与测试方法 |
CN107422241A (zh) * | 2016-03-23 | 2017-12-01 | 创意电子股份有限公司 | 使用探针卡的方法、***及其探针卡装置 |
CN107422241B (zh) * | 2016-03-23 | 2019-10-15 | 创意电子股份有限公司 | 使用探针卡的方法及*** |
CN111742399A (zh) * | 2018-02-23 | 2020-10-02 | 东京毅力科创株式会社 | 接触精度保证方法、接触精度保证机构和检查装置 |
CN111742399B (zh) * | 2018-02-23 | 2024-02-23 | 东京毅力科创株式会社 | 接触精度保证方法、接触精度保证机构和检查装置 |
CN112331582A (zh) * | 2019-08-05 | 2021-02-05 | 捷进科技有限公司 | 芯片贴装装置以及半导体器件的制造方法 |
CN112331582B (zh) * | 2019-08-05 | 2024-01-02 | 捷进科技有限公司 | 芯片贴装装置以及半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101237665B1 (ko) | 2013-02-26 |
JP5406480B2 (ja) | 2014-02-05 |
KR20100019393A (ko) | 2010-02-18 |
JP2010041002A (ja) | 2010-02-18 |
TW201027646A (en) | 2010-07-16 |
TWI435400B (zh) | 2014-04-21 |
US20100033200A1 (en) | 2010-02-11 |
US7969172B2 (en) | 2011-06-28 |
CN101644732B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101644732B (zh) | 探测方法以及探测用程序 | |
CN100431128C (zh) | 探测卡与载置台的平行度调整方法和检查装置 | |
US20130169300A1 (en) | Multi-chip prober, contact position correction method thereof, and readable recording medium | |
TWI548878B (zh) | Probe device | |
CN102755964B (zh) | 记忆卡用测试分选机 | |
US20050216811A1 (en) | Apparatus for testing USB memory and method thereof | |
CN103638675B (zh) | 台球全色和双色的连续识别装置及识别方法 | |
CN209071280U (zh) | 晶圆的检测设备 | |
CN104483811A (zh) | 掩模检查装置和方法以及虚拟图产生装置和方法 | |
CN213843441U (zh) | 一种芯片检测装置 | |
TWI404406B (zh) | 影像擷取裝置 | |
CN103460029A (zh) | 外观检查方法及其装置 | |
JP2003028894A (ja) | テスタヘッド用プローブカード | |
KR101091695B1 (ko) | 얼라인먼트 기능을 갖는 반도체 검사장치와 얼라인먼트 방법 | |
US8897540B2 (en) | Optical inspection method | |
TWI749719B (zh) | 具有對位校正機制之點測方法及探針卡 | |
CN215340170U (zh) | 检测结构和芯片检测机构 | |
CN101399251A (zh) | 存储器的布局方法和结构 | |
TWI449119B (zh) | Circuit board placement method | |
CN220626447U (zh) | 一种厚膜混合集成电路测试装置 | |
KR102304256B1 (ko) | 커스터머 트레이 검사 방법 | |
TWI704355B (zh) | 適用於具有傾斜導電接點之多待測單元的探針模組 | |
CN208367044U (zh) | 一种手机测试治具上用的导电模组 | |
CN218066316U (zh) | 一种便于干花蓝检测的装置 | |
CN217846411U (zh) | 一种测试探针 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |