CN101568226B - 多层柔性印刷线路板及其制造方法 - Google Patents

多层柔性印刷线路板及其制造方法 Download PDF

Info

Publication number
CN101568226B
CN101568226B CN 200910132122 CN200910132122A CN101568226B CN 101568226 B CN101568226 B CN 101568226B CN 200910132122 CN200910132122 CN 200910132122 CN 200910132122 A CN200910132122 A CN 200910132122A CN 101568226 B CN101568226 B CN 101568226B
Authority
CN
China
Prior art keywords
layer
conductive layer
hole
conducting
flexible printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910132122
Other languages
English (en)
Other versions
CN101568226A (zh
Inventor
松田文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Publication of CN101568226A publication Critical patent/CN101568226A/zh
Application granted granted Critical
Publication of CN101568226B publication Critical patent/CN101568226B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供可搭载窄间距高密度CSP的多层柔性印刷线路板及廉价稳定地制造该线路板的方法。该多层柔性印刷线路板在两面上具有布线图形的核心基板的至少单面上具有三层结构的积层层,其特征在于,在从积层层的外层侧起第一层的第一导电层(7)上具有安装芯片级封装的安装焊盘(34),在从积层层的外层侧第二层的第二导电层(2)上,至少在搭载芯片级封装的区域正下方具有接地层,在从积层层的外层侧起第三层的第三导电层(3)上,具有用于引绕信号电路的布线图形,该布线图形从安装焊盘起通过跳跃第二导电层的接地层的跳跃导通孔(28)而被导通,跳跃导通孔是有底的盲孔且其底与第一导电层的安装焊盘背面相接,在跳跃导通孔以外还具有导通积层层和核心基板(21)的导通孔(40),具有与积层层整体化的挠性电缆部。

Description

多层柔性印刷线路板及其制造方法
技术领域
本发明涉及多层柔性印刷线路板及其制造方法,特别涉及具有挠性电缆部的积层(build up)型多层柔性印刷线路板及其制造方法。
背景技术
近年来,电子设备、特别是便携式电话的高功能化发展迅速,伴随于此,有如下趋势,即安装在多层柔性印刷线路板上的部件也置换成芯片级封装(Chip-Size Package,也称为Chip-Scale Package,以下,称为CSP),高功能且高密度地进行封装,不大幅增大基板尺寸而附加高功能。
该CSP的焊盘间距当初是0.8mm的间距,但是近年来也开始出现0.4mm间距以下的窄间距的要求。特别是在现有的多层柔性印刷线路板上搭载10焊盘×10焊盘以上的焊盘数的、CSP的焊盘以满网格(full grid)的方式配置的窄间距CSP是非常困难的。
这里,考虑在多层柔性印刷线路板上搭载窄间距CSP的必要条件时,有以下几点。
(1)在CSP安装焊盘上无贯通孔
这是为了使得安装所需的焊料不流动。
(2)能够高密度地配置导通部
为了从窄间距CSP安装焊盘起直接连接至下面的布线层,作为所要求的最小间距,必须与搭载的CSP的焊盘间距相同。
(3)微细布线形成能力
这是因为不论外层、内层,需要来自100焊盘以上的众多的焊盘的布线引绕。此外,在CSP安装焊盘之间能够引绕的布线的根数,是决定能够搭载的CSP的规格的重要的因素。特别是,在搭载CSP时,相比于CPS安装焊盘存在的外层的布线,对下面的内层的布线进行微细化更有效。
(4)CSP安装焊盘的平坦性
这是因为在多层柔性印刷线路板上以面朝下(face down)的方式对CSP进行倒装焊时,必须以CSP侧的焊盘上的焊料球的高度吸收CSP安装焊盘的凹凸。在多层柔性印刷线路板中,必须以粘接材料等填充由各层的导体层的厚度引起的阶梯差,确保平坦性。
作为满足这样的要求的柔性印刷线路板,有专利文献1记述的6层结构的多层柔性印刷线路板。而且,在便携式电话、数字摄像机等的主基板中,6层结构的布线层的层数不够,使用8层结构的基板的情况越来越多。
作为使用8层结构的其它的理由,是因为存在以下情况,即,在基板的第一导电层上安装部件,在第二导电层上配置接地层,在第三导电层上进行信号线的引绕的情况。由于信号线的引绕以能够在CSP的管脚之间通过的布线的根数决定,所以以配置在CSP搭载焊盘的正下方的导通孔连接至下层的信号线的结构最适于高密度化。
进而,在具有信号线的布线层的焊盘(land)间使多根信号线通过,能够应对高密度CSP。因此,必须尽可能地使上述的焊盘的直径较小,微细地形成信号线。
图5是表示现有的6层结构的多层柔性印刷线路板的结构的图。该线路板是一层层地设置了积层层的8层结构。
为了制造该线路板,首先如图5所示,准备将在聚酰亚胺等的可挠性绝缘基材的两面上具有铜箔的两面敷铜层叠板作为初始材料的、两面柔性印刷线路板101。
接着,准备用作两面柔性印刷线路板101的积层层的两面柔性布线基材102,在其内层侧形成保护膜103。通过粘接材料104,将在内层侧形成有保护膜103的两面柔性布线基材102与两面柔性印刷线路板101贴合,作为6层的布线基材105。
接着,对6层布线基材105通过激光加工等方法形成导通用孔,进行导通孔(via hole)电镀,由此获得层间导通。进而因为一层层地进行积层,通过对导通孔电镀选择导通孔堵塞(via filling)电镀,能够在6层的布线基材105的导通孔(via)上重叠形成积层层的导通孔,即能够形成所谓的叠孔结构。
在6层的布线基材105上,通过粘接材料106贴合单面柔性印刷线路板107,由此进行积层。之后,利用激光加工等方法形成导通用孔并进行导通孔电镀,形成外层的图形,由此能够得到8层结构的多层柔性印刷线路板108。
专利文献1:日本专利申请公开2007-128970号公报
发明要解决的问题
但是,在使用在上述的6层结构的多层柔性印刷线路板上一层一层地设置有积层层的8层结构的多层柔性印刷线路板的情况下,由于层叠积层层时的位置精度、制作成为核心基板的6层结构的多层柔性印刷线路板时的基板的尺寸伸缩,不能使焊盘径变小,成为在CSP的管脚之间使布线通过的限制。
进而,为了在6层结构的多层柔性印刷线路板上进行1层积层,必须以导通孔堵塞电镀等方式填埋核心基板的导通孔,或使用能够填充导通孔的厚的层叠粘接材料。
因此,产在难以确保积层层的层间连接的可靠性,或由于层叠粘接材料较厚而导致固化时的基板的尺寸伸缩量较大这样的问题,难以制造以8层结构也能够适宜地搭载高密度CSP的多层柔性印刷线路板。
发明内容
本发明是考虑上述方面而完成的,其目的在于提供一种能够搭载窄间距的高密度CSP的多层柔性印刷线路板、和廉价且稳定地制造该线路板的方法。
为了实现上述目的,在本申请中提供以下的各发明。
根据第一发明,提供一种多层柔性印刷线路板,其在两面上具有布线图形的核心基板的至少单面上具有3层结构的积层层,该多层柔性印刷线路板的特征在于,
在从上述积层层的外层侧起第一层的第一导电层上具有安装芯片级封装的安装焊盘,
在从上述积层层的外层侧起第二层的第二导电层上,至少在搭载上述芯片级封装的区域的正下方具有接地层,
在从上述积层层的外层侧起第三层的第三导电层上,具有布线图形,该布线图形从上述安装焊盘起、通过跳跃第二导电层的接地层的跳跃导通孔被导通、用于引绕信号电路,
上述跳跃导通孔是有底的盲孔(blind via hole),该盲孔的底与第一导电层的上述安装焊盘的背面相接,并且,除上述跳跃导通孔以外,还具有导通上述积层层和上述核心基板的导通孔,
具有与上述积层层整体化的挠性电缆部。
此外,根据第二发明,提供一种多层柔性印刷线路板的制造方法,该多层柔性印刷线路板,其在两面上具有布线图形的核心基板的至少单面上具有3层结构的积层层,该多层柔性印刷线路板的制造方法的特征在于,包括:
(a)在两面型的挠性布线基材的一个面上的导通用孔的形成部位处形成激光加工用的开口,在另一个面上形成包含接地层和导通用孔的形成部位的开口的布线图形的工序;
(b)通过粘接材料贴合上述挠性布线基材的形成有布线图形的面、和单面型的挠性布线基材的挠性绝缘基础材侧的面,形成3层结构的布线基材的工序;
(c)对于从上述3层结构的布线基材的外层侧起成为第三层的导电层的第三导电层的导通用孔的形成部位的开口进行激光加工,形成到达从外层侧起成为第一层的导电层的第一导电层的有底的导通用孔的工序;
(d)对上述导通用孔进行导电化处理,通过电解电镀形成盲孔的工序;
(e)在上述第三导电层上形成布线图形的工序;
(f)在上述第三导电层的布线图形上形成保护膜的工序;
(g)使上述积层层的形成有保护膜的一侧朝向另外制作的核心基板侧,通过粘接材料层叠在上述核心基板上的工序;
(h)对上述层叠布线基材形成从上述第一导电层的导通用孔的形成部位到达核心基板的导通用孔的工序;以及
(i)对上述导通用孔进行导电化处理,通过电解电镀形成导通孔的工序。
发明的效果
根据本发明的特征,本发明能够发挥以下效果。
在本发明的多层柔性印刷线路板中,因为对第一导电层(CSP安装层)与第三导电层(信号层)进行位置对准,所以能够使第三导电层的焊盘小型化,并且通过在第二导电层上配置接地层,能够提高电气特性。因为CSP安装面成为导通孔的底侧,所以能够确保平坦性,能够不受到导通孔的凹处的影响,适合于进行CSP安装。
此外,在此情况下,因为电缆能够配置在第三导电层上,所以能够以最短距离连接部件安装部。在信号线位于第二导电层的情况下,也能够应对将电缆配置在第二导电层上的情况。
进而,通过夹着核心基板直接连接两面的积层层,还能够减少导通孔、通孔。结果,能够廉价且稳定地制造能够搭载窄间距的高密度CSP的多层柔性印刷线路板。
附图说明
图1是表示本发明的多层柔性印刷线路板的制造工序的概念剖面工序图。
图2是安装有表示本发明的一个实施例的CSP的8层结构的多层柔性印刷线路板的剖面构成图。
图3表示本发明的另一实施例的概念剖面构成图。
图4表示本发明的另一实施例的概念剖面构成图。
图5是基于现有方法的多层柔性印刷线路板的概念剖面构成图。
符号的说明
1  挠性绝缘基础材
2  铜箔
2a 敷形掩膜
2b 电路图形
3  铜箔
3a、3b敷形掩膜
3c 电路图形
4  两面敷铜层叠板
5  布线基材
6  挠性绝缘基础材
7  铜箔
7a 敷形掩膜
8  单面敷铜层叠板
9  粘接材料
10  导通用孔
11  跳跃导通孔
12  布线基材
13  聚酰亚胺膜
14  粘接材料
15  保护膜
16、16b 积层层
17挠性绝缘基础材
18通孔
19、21 电路图形
21  两面核心基板
22  粘接材料
23  多层布线基材
24、25 导通用孔
26  具有导通用孔的多层布线基材
27  阶梯导通孔(连接第一导电层-第三导电层和核心基板)
28  跳跃导通孔(连接第一导电层和核心基板)
29  已完成层间导通的多层布线基材
30  外层的图形
31  电缆部
32  具有电缆部的8层柔性印刷线路板
33  芯片级封装
34  安装焊盘
35  第二导电层的电缆部
36  第三导电层的电缆部
37  在外层具有单层电缆的8层结构的多层柔性印刷线路板
38  贯通通孔
39  第三导电层的电路(与相反侧的第三导电层直接连接)
40  导通孔(连接第一导电层和核心基板)
41  阶梯导通孔(连接第一导电层、第三导电层和核心基板)
101 两面柔性印刷线路板
102 两面柔性布线基材
103 保护膜
104 粘接材料
105 6层的布线基材
106 粘接材料
107 单面柔性印刷线路板
108 8层结构的多层柔性印刷线路板
具体实施方式
以下,参照附图,对本发明的实施例进行说明。
(实施例1)
图1A~图1D是表示本发明的制造方法的工序图。通过该工序图,说明具有电缆部的8层结构的多层柔性印刷线路板的制造方法。
首先,如图1A(1)所示,对于两面敷铜层叠板4,形成内层侧的铜箔2的激光加工时的敷形掩膜2a和电路图形2b。作为两面敷铜层叠板4,例如使用在聚酰亚胺等的挠性绝缘基础材1(这里,为厚度12.5μm的聚酰亚胺)的两面上具有厚度12μm的铜箔2和3的结构。
敷形掩膜2a和电路图形2b以金属表面光刻法(photofabrication)通过对铜箔2进行蚀刻而形成。此外,在成为外层侧的铜箔3上形成激光加工时的敷形掩膜3a。也可以一并形成与之后的第三导电层的位置对准标记等。通过此工序,获得布线基材5。
接着,如图1A(2)所示,在聚酰亚胺等的挠性绝缘基础材6(这里,为厚度12.5μm的聚酰亚胺)的单面上具有厚度12μm的铜箔7的所谓的单面敷铜层叠板8上,根据需要对位置对准用的引导部件等进行脱模,预先对用于层叠布线基材5的粘接材料9进行脱模并进行位置对准。隔着粘接材料9,使用覆膜机(roll laminator)、平板压制、真空压制等层叠两面的布线基材5和单面的布线基材。通过至此为止的工序,获得3层的多层布线基材。
接着,如图1A(3)所示,使用敷形掩膜7a进行激光加工,形成导通用孔10。作为激光加工法中使用的激光器,除了二氧化碳激光器、YAG激光器等红外激光器以外,还能够选择准分子激光器、UV-YAG激光器等紫外激光器。
各导通用孔的直径按照以下方式设定。首先,关于导通用孔10,在如实施例1那样使用12.5μm厚的聚酰亚胺作为挠性绝缘基础材1和6的情况下,因为直径即使为50μm也能够制造,且为了确保可靠性所需的电镀厚度为10μm,所以这里选择直径为50μm。
之后,如图1A(4)所示,在具有导通用孔10的3层的多层布线基材上进行10μm左右的电解电镀,获得层间导通,令其为跳跃导通孔11。这里,采用在导通用孔以外的位置不进行电镀的所谓的选择性点镀(button plating)方法。
接着,如图1A(5)所示,在该3层的多层布线基材的外层侧和内层侧、即第一导电层7和第三导电层3上,形成两面的电路图形7b、3c。利用基于金属表面光刻法的蚀刻方法,在第一导电层7上形成激光加工时的敷形掩膜7a,在第三导电层3上形成激光加工时的敷形掩膜3b和电路图形3c。通过至此为止的工序,获得形成有3层图形的布线基材12。
这时的两面的位置对准因为是相对于整个面的材料进行,所以不受到材料的伸缩的影响,能够容易地确保高的位置精度。根据需要,也能够使用可进行高精度的位置对准的曝光装置。
因为假定第一导电层7是部件安装面,第二导电层2是主要成为接地层的大致整个面的布线层,第三导电层作为信号线起作用,所以第一导电层7和第三导电层3的位置对准精度与导通孔的接受焊盘的大小等直接相关,因此在高密度电路的形成中很重要。
这里,假定使搭载多管脚CSP等高密度部件的位置的安装部为上述的跳跃导通孔11的导通孔底侧,安装面(第一导电层)上无导通孔的凹处,能够直接与第三导电层3的信号线连接。
此外,因为在第三导电层3的电路图形上未施加电镀,所以还能够作为弯曲电缆起作用。另一方面,第二导电层2和第一导电层7、第三导电层3的位置精度不如上述的第一导电层7和第三导电层3的位置对准那样重要,能够形成导通孔的背隙、接地用的直径较大的接收焊盘即可。
当然,在重视第一导电层7和第二导电层2的位置对准的情况下,与此一并对各层彼此进行位置对准即可。
接着,如图1B(6)所示,准备所谓的保护膜15,该保护膜15例如在12μm厚的聚酰亚胺膜13之上具有厚度为25μm的丙烯酸、环氧树脂等粘接材料14。
在形成有3层图形的布线基材12的第三导电层3侧,通过真空压制、真空覆膜机等贴上保护膜15。由此,因为跳跃导通孔11的内侧也完全填充粘接材料14,所以即使在已吸湿的状态下的回流工序中也不会产生膨胀等。通过至此为止的工序,获得带有保护膜的积层层16。
这里,因为从图1A(1)至图1B(6)为止的一连串的工序全部能够以卷对卷(roll to roll)的方式连续地流动地进行,所以能够实现自动化、少人化,能够廉价地生产多层柔性印刷线路板。
图1B(7)是以实际尺寸比率表示了跳跃导通孔11的周边的放大横剖面图,能够对比实际的导通孔的大小和保护膜15等的厚度。由此,可知,能够利用25μm厚的保护膜粘接材料14,填充在敷形掩膜直径50μm的跳跃导通孔11上的施加有10μm厚的电镀的孔的内部。
图1B(8)表示层叠在两面敷铜层叠板的相反面上的、带有保护膜的另一个积层层16b的结构。
而且,图1B(9)表示应该夹在2个积层层16、16b之间的两面敷铜层叠板、即核心基板21的结构。如该图1B(9)所示,利用NC钻子等在两面敷铜层叠板上形成导通用孔18,并对导通用孔18进行导电化处理以及随后的电解电镀处理,由此形成层间导电路径。
两面敷铜层叠板是在聚酰亚胺等挠性绝缘基础材17(这里,为厚度25μm的聚酰亚胺)的两面上具有厚度8μm的铜箔的结构。在电解电镀处理中,形成10μm左右的电解电镀薄膜。通过至此为止的工序,形成作为贯通型的导通部的通孔18。
进而,通过用于利用金属表面光刻法形成两面的电路图形的抗蚀剂层的形成、曝光、显影、蚀刻、抗蚀剂层剥离等一连的工序,形成电路图形19和20。通过直至该图1B(9)为止的工序,获得两面型的核心基板21。
接着,如图1C(10)所示,预先对粘接材料22进行脱模并,然后进行位置对准,其中,该粘接材料22用于将带有保护膜的积层层16和16b积层在两面核心基板21上。
然后,利用粘接材料20,通过真空压制等层叠带有保护膜的积层层和两面核心基板21。通过至此为止的工序,获得多层布线基材23。作为粘接材料22,优选低流(low flow)型的半固化片、粘结片等流出较少的材料。粘接材料22的厚度能够选择15μm左右的类型。
接着,如图1C(11)所示,使用敷形掩膜2a、3a、7a进行激光加工,形成用于连接4层的4种导通用孔24、25。在激光加工中能够选择使用UV-YAG激光器、二氧化碳激光器、受激准分子激光器等。
各导通用孔的直径按照下述方式进行了设定。导通用孔24、25虽然存在集成度和层间连接的可靠性的问题,但是在此实施例1中,因为在导体层8层中,从第二层至第七层的导体层厚度能够较薄地形成为10μm左右,所以进行填充时所需的粘接材料9、粘接材料14、粘接材料22的厚度也能够较薄地形成。
因此,即使比较薄的电镀厚度也能够确保可靠性。作为以电镀厚度15~20μm左右能够确保可靠性的孔径,在导通用孔24中,令下孔径为100μm,关于上孔径,考虑其与下孔的位置对准,选择为在下孔径上增加100μm所得的200μm,令导通用孔25的孔径为100μm。进而,进行用于在电解电镀进行层间连接的污点(smear)除去处理和导电化处理。
再有,在激光加工中,除了如上所述那样使用敷形掩膜的加工,也能够应用大窗口(large window)法,预先以比激光的光束直径更大的方式使铜掩模偏移(offset)而进行激光加工。当然,也能够应用直接激光法,直接以激光贯通铜箔和树脂。
进而,也可以将使用上述敷形掩膜的加工与大窗口法、直接激光法组合使用。再有,在使用直接激光法的情况下,如该实施例1那样,铜箔的厚度优选为20μm以下。
接着,如图1D(12)所示,对具有导通用孔24、25的多层布线基材26进行15~20μm左右的电解电镀,进行层间导通。通过至此为止的工序、即以1次激光加工和电镀工序,能够形成由导通用孔24得到的阶梯导通孔27(相互连接第一导电层7’,第二导电层2’,第三导电层3’和第四导电层20’)、由导通用孔25得到的跳跃导通孔28(连接第一导电层7和第四导电层19),能够进行从外层至内层的所有的层间导通。
通过至此为止的工序,获得已完成层间导通的多层布线基材29。此外,在需要用于安装***部件等的贯通孔的情况下,也能够在形成导通用孔时利用NC钻子等形成贯通孔,在进行上述导通孔电镀时同时形成通孔。
接着,如图1D(13)所示,通过通常的金属表面光刻法形成外层的图形30。这时,如果在位于积层层16、16b的内层侧的保护膜13上存在析出的电镀层,则其也被除去。
之后,根据需要,在基板表面上实施焊料电镀、镍镀、金镀等表面处理,进行光焊料抗蚀剂(photo solder resist)层的形成,使用银膏、薄膜等形成向电缆的外层侧的防护层并进行外形加工,由此,获得在外层具有电缆部31的8层结构的多层柔性印刷线路板32。
图2是表示在跳跃导通孔11的导通孔底侧的安装焊盘34上安装有芯片级封装33的状态的竖剖面图。该图2是以大致实际尺寸的比率表示安装有芯片级封装的8层结构的多层柔性印刷线路板32的图,一般的芯片级封装的厚度为1mm左右,与此相对,8层柔性印刷线路板32的厚度是0.3mm左右。由此,可知8层柔性印刷线路板32的薄度。
(实施例2)
图3是表示本发明的第二实施例的结构的剖面图。如该图3所示,通过变更制作积层层16b时去除一部分的位置,能够以单层将外层的电缆部形成在第二导电层的电路35上。由此,获得在外层具有单层电缆的8层柔性印刷线路板37。
通过采用这样的电缆结构,能够适宜地应用于便携式电话的铰链部等要求弯曲性的部位。此外,通过如图3那样组合贯通通孔38,还能够直接连接所有层。
(实施例3)
图4是表示本发明的第三实施例的结构的剖面图。如该图4所示,残留积层层的一部分,以折曲状态进行层叠,由此,还能够使第三导电层3的电路39直接与相反面的第三导电层3’连接,能够有效地使成为安装在第一导电层7上的部件的信号层的第三导电层3的信号与相反面的第三导电层3’(相反面的信号层)连接。
此外,作为连接4层的层间连接,能够形成导通孔40(连接第一导电层7和核心基板21)、阶梯导通孔41(相互连接第一导电层7’,第三导电层3’和核心基板21)、阶梯导通孔27(相互连接第一导电层7’,第二导电层2’,第三导电层3’和核心基板21)、跳跃导通孔28(连接第一导电层7和核心基板21),能够进行从外层至内层的所有的层间导通。
本发明的8层结构的多层柔性印刷线路板因为对第一导电层7、7’(CSP安装层)和第三导电层3、3’(信号层)进行位置对准,所以能够使第三导电层3、3’的焊盘小径化,能够在第二导电层2、2’上配置接地层,提高电气特性。
此外,在此情况下,因为电缆能够配置在第三导电层3、3’上,所以能够以最短距离连接部件安装部。在信号线位于第二导电层2、2’的情况下,也能够应对将电缆配置在第二导电层2、2’上的情况。虽然需要能够以窄间距配置对第一导电层7、7’(CSP安装层)和第三导电层3、3’(信号层)进行连接的导通孔,但是因为跳跃导通孔28(连接第一导电层7和第三导电层3)是70μm的的小直径,所以能够以间距0.3mm以下进行配置。
根据上述情况,不用经过高成本的导通孔堵塞电镀或其它的孔填埋工序,就能够制造能够搭载窄间距的高密度CSP的8层结构的多层柔性印刷线路板。此外,关于其它要件,在CSP安装焊盘上无贯通孔,充分地确保能够进行CSP安装的平坦性。
进而,因为能够在核心基板之外直至形成保护膜的工序为止以卷对卷的方式连续地流动地形成3层结构的积层层,所以能够实现自动化、少人化,能够廉价地进行生产。

Claims (7)

1.一种多层柔性印刷线路板,其在两面上具有布线图形的核心基板的至少单面上具有三层结构的积层层,该多层柔性印刷线路板的特征在于,
在从所述积层层的外层侧起第一层的第一导电层上,具有用于安装芯片级封装的安装焊盘,
在从所述积层层的外层侧起第二层的第二导电层上,至少在搭载所述芯片级封装的区域的正下方具有接地层,
在从所述积层层的外层侧起第三层的第三导电层上,具有用于引绕信号电路的布线图形,该布线图形通过从所述安装焊盘起、跳跃所述第二导电层的接地层的跳跃导通孔而被导通,
所述跳跃导通孔是有底的盲孔,该盲孔的底与所述第一导电层的所述安装焊盘的背面相接,并且,在所述跳跃导通孔以外,还具有导通所述积层层和所述核心基板的导通孔,
具有与所述积层层整体化的挠性电缆部。
2.如权利要求1所述的多层柔性印刷线路板,其特征在于,
所述挠性电缆部以仅将所述积层层的所述第二导电层和所述第三导电层的一方作为导电层的单层电缆构成。
3.如权利要求1或2所述的多层柔性印刷线路板,其特征在于,
所述积层层以折曲的状态层叠在所述核心基板的两面上,具有连接所述积层层间的挠性电缆部。
4.一种多层柔性印刷线路板的制造方法,该多层柔性印刷线路板在两面上具有布线图形的核心基板的至少单面上具有三层结构的积层层,该多层柔性印刷线路板的制造方法的特征在于,包括;
(a)在两面型的挠性布线基材的一个面上的导通用孔的形成部位处形成激光加工用的开口,在另一个面上形成包含接地层和导通用孔的形成部位的开口的布线图形的工序;
(b)通过粘接材料贴合所述挠性布线基材的形成有布线图形的面、和单面型的挠性布线基材的挠性绝缘基础材侧的面,形成三层结构的布线基材的工序;
(c)对于从所述三层结构的布线基材的外层侧起的成为第三层的导电层的第三导电层的导通用孔的形成部位的开口进行激光加工,形成到达从外层侧起的成为第一层的导电层的第一导电层的有底的导通用孔的工序;
(d)对所述导通用孔进行导电化处理,通过电解电镀形成盲孔的工序;
(e)在所述第三导电层上形成布线图形的工序;
(f)在所述第三导电层的所述布线图形上形成保护膜的工序;
(g)使所述积层层的形成有所述保护膜的一侧朝向另外制作的所述核心基板侧,通过粘接材料层叠在所述核心基板上的工序;
(h)对所述层叠布线基材,形成从所述第一导电层的导通用孔的形成部位起到达所述核心基板的导通用孔的工序;和
(i)对所述导通用孔进行导电化处理,通过电解电镀形成导通孔的工序。
5.如权利要求4所述的多层柔性印刷线路板的制造方法,其特征在于,
所述(e)工序包括在所述第三导电层上形成布线图形,并在所述第一导电层的导通用孔的形成部位处形成激光加工用的开口的工序,
所述(h)工序是对于所述层叠布线基材,将所述第一导电层的导通用孔的形成部位的激光加工用的开口作为掩模,通过激光加工形成到达所述核心基板的导通用孔的工序。
6.如权利要求4所述的多层柔性印刷线路板的制造方法,其特征在于,
所述(h)工序是对于所述层叠布线基材,在所述第一导电层的导通用孔的形成部位处,通过钻加工形成贯通包括所述核心基板的所有层的导通用孔的工序。
7.如权利要求4所述的多层柔性印刷线路板的制造方法,其特征在于,
所述(g)工序是在使所述积层层的形成有保护膜的一侧朝向另外制作的所述核心基板侧的折曲状态下,通过粘接材料层叠到所述核心基板的两面的工序。
CN 200910132122 2008-04-21 2009-04-21 多层柔性印刷线路板及其制造方法 Expired - Fee Related CN101568226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008110232 2008-04-21
JP2008-110232 2008-04-21
JP2008110232A JP5259240B2 (ja) 2008-04-21 2008-04-21 多層フレキシブルプリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101568226A CN101568226A (zh) 2009-10-28
CN101568226B true CN101568226B (zh) 2012-07-11

Family

ID=41284089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910132122 Expired - Fee Related CN101568226B (zh) 2008-04-21 2009-04-21 多层柔性印刷线路板及其制造方法

Country Status (3)

Country Link
JP (1) JP5259240B2 (zh)
CN (1) CN101568226B (zh)
TW (1) TWI479972B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096293A1 (ja) * 2010-02-08 2011-08-11 日本メクトロン株式会社 多層プリント配線板の製造方法
CN102686052A (zh) * 2011-03-16 2012-09-19 钒创科技股份有限公司 软性印刷电路板及其制造方法
CN103037625B (zh) * 2011-09-30 2016-01-13 无锡江南计算技术研究所 带有芯片窗口的印刷线路板的去短路方法
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
CN104131278B (zh) * 2013-04-30 2016-08-10 富葵精密组件(深圳)有限公司 黑化药水及电路板的制作方法
JP6240007B2 (ja) * 2014-03-18 2017-11-29 日本メクトロン株式会社 フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
CN106231788A (zh) * 2016-09-30 2016-12-14 深圳天珑无线科技有限公司 电路板
JP6732723B2 (ja) * 2017-12-14 2020-07-29 日本メクトロン株式会社 高周波伝送用プリント配線板
CN114430626A (zh) * 2020-10-29 2022-05-03 鹏鼎控股(深圳)股份有限公司 印刷线路板对印刷线路板连接结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347674A2 (en) * 2002-03-20 2003-09-24 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
CN1972571A (zh) * 2005-11-01 2007-05-30 日本梅克特隆株式会社 具有电缆部的多层布线基板的制造方法
US20070194432A1 (en) * 2006-02-23 2007-08-23 Hsing-Chou Hsu Arrangement of non-signal through vias and wiring board applying the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
JP3879461B2 (ja) * 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
JP2006310543A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
JP5095117B2 (ja) * 2006-04-12 2012-12-12 日本メクトロン株式会社 ケーブル部を有する多層回路基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347674A2 (en) * 2002-03-20 2003-09-24 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
CN1972571A (zh) * 2005-11-01 2007-05-30 日本梅克特隆株式会社 具有电缆部的多层布线基板的制造方法
US20070194432A1 (en) * 2006-02-23 2007-08-23 Hsing-Chou Hsu Arrangement of non-signal through vias and wiring board applying the same

Also Published As

Publication number Publication date
JP5259240B2 (ja) 2013-08-07
JP2009260186A (ja) 2009-11-05
TWI479972B (zh) 2015-04-01
TW200945987A (en) 2009-11-01
CN101568226A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101568226B (zh) 多层柔性印刷线路板及其制造方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US20180146553A1 (en) Method of manufacturing rigid-flexible printed circuit board
JP5010737B2 (ja) プリント配線板
US9439282B2 (en) Method for manufacturing printed circuit board
JP4538486B2 (ja) 多層基板およびその製造方法
US20100096171A1 (en) Printed circuit board having round solder bump and method of manufacturing the same
KR101281410B1 (ko) 다층 배선기판
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102222604B1 (ko) 인쇄회로기판 및 그 제조방법
CN104576596B (zh) 半导体基板及其制造方法
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
KR20120044262A (ko) 다층 배선기판의 제조방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20120043649A (ko) 다층 배선기판의 제조방법
KR20120047826A (ko) 다층 배선기판
JP2008270769A (ja) 多層配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
CN107770946B (zh) 印刷布线板及其制造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
CN103889169B (zh) 封装基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20190421

CF01 Termination of patent right due to non-payment of annual fee