CN101542696B - 显示装置用Al合金膜、显示装置以及溅射靶材 - Google Patents

Abstract

本发明提供显示装置用Al合金膜、使用该Al合金膜的显示装置及显示装置用的溅射靶材，所述显示装置用Al合金膜在基板上与导电性氧化膜直接连接，Al合金膜含有Ge0.05～0.5原子％，含有Gd及/或La合计为0.05～0.45原子％。本发明的Al合金膜未设置阻挡金属，即使导电性氧化膜和Al合金膜直接连接，导电性氧化膜和Al合金膜之间的粘接性也很高、接触电阻率低，优选干法刻蚀性能优异。

Description

显示装置用Al合金膜、显示装置以及溅射靶材 

技术领域

本发明涉及液晶显示器、半导体、光学部件等使用的显示装置用Al合金膜、显示装置、以及显示装置用的溅射靶材，特别涉及含有Al合金膜作为构成要素的新型配线材料。 

背景技术

从小型的手机到超过30英寸的大型电视机的各种领域中所使用的液晶显示装置(液晶显示器)，根据像素的驱动方式不同，可分为单纯的矩阵型液晶显示装置和主动式矩阵型液晶显示装置。其中，具有作为开关元件的薄膜晶体管(Thin Film Transistor、以下称为TFT)的主动式矩阵型液晶显示装置，因其可实现高精度的画质，还可应对高速图像等，所以得到了广泛应用。 

参照图1对应用于主动式矩阵型液晶显示装置中的代表性的液晶显示器的构成及工作原理进行说明。在此，作为活性半导体层，将使用氢化非晶硅的TFT基板(以下有时称为非晶硅TFT基板。)作为代表例进行说明，但并不限于此，也可以为使用多晶硅的TFT基板。 

如图1所示，液晶显示器具备TFT基板1、与TFT基板1对向配置的对向基板2以及在TFT基板1和对向基板2之间配置的作为光调制层发挥作用的液晶层3。TFT基板1具有在绝缘性的玻璃基板1a上配置的TFT4，透明像素电极5，包含扫描线、信号线的配线部6。透明像素电极5由氧化铟(In₂O₃)中含有10质量％左右的氧化锡(SnO)的氧化铟·锡(ITO)膜等导电性氧化膜形成。TFT基板1由通过TAB带12连接的驱动电路13及控制电路14驱动。 

对向基板2中，在TFT基板1的一侧具有在绝缘性的玻璃基板1b的整面上形成的公共电极7、在与透明像素电极5对向的位置上配置的彩色过滤器8、以及在与TFT基板1上的TFT4及配线部6对向的位置上配置 的遮光膜9。对向基板2上还具有用于使液晶层3中含有的液晶分子(未图示)向规定的方向取向的取向膜11。 

在TFT基板1及对向基板2的外侧(液晶层3一侧的相反侧)上分别配置有偏振板10。 

液晶显示器中，在对向电极(未图示)和透明像素电极5之间形成的电场的作用下，液晶层3中的液晶分子的取向方向受到控制，透过液晶层3的光被调制。因此，透过对向基板2的光受到控制而显示图像。 

接着，参照图2，对在液晶显示器中优选使用的以往非晶硅TFT基板的构成及工作原理进行详细说明。图2为图1中A的主要部分的扩大图。 

如图2所示，在玻璃基板(未图示)上形成扫描线(栅极配线)25，扫描线25的一部分作为控制TFT的开·关的栅电极26发挥作用。形成的栅极绝缘膜(氮化硅膜)27覆盖住栅电极26。以隔着栅极绝缘膜27与扫描线25交叉的方式形成信号线(源极-漏极配线)34，信号线34的一部分作为TFT的源电极28发挥作用。在栅极绝缘膜27上依次形成非晶硅通道膜(活性半导体膜、未图示)、信号线(源极-漏极配线)34、层间绝缘氮化硅膜(保护膜)30。通常将该类型称为底栅型。 

非晶硅通道膜由未掺杂P(磷)的固有层(又称为i层、无掺杂层)和掺杂了P的掺杂层(n层)构成。在栅极绝缘膜27上的像素区域例如配置有用In₂O₃中含有SnO的ITO膜所形成的透明像素电极5。TFT的漏电极29与透明像素电极5电连接。 

经过扫描线25供给栅电极26栅电压时，TFT4处于开通状态，预先供给信号线34的驱动电压从源电极28开始，经过漏电极29供给透明像素电极5。而且，向透明像素电极5供给规定水平的驱动电压时，如图1中说明的那样，在透明像素电极5和对向电极之间产生电位差，结果液晶层3中含有的液晶分子进行取向进行光调制。 

从电阻率低、微细加工容易等理由来考虑，在TFT基板1中，与透明像素电极5电连接的信号线(像素电极用信号线)、与源电极28-漏电极29电连接的源极-漏极配线34、与栅电极26电连接的扫描线25，均由纯Al、或Al-Nd等Al合金薄膜(以下在背景技术项中称为Al系薄膜)形成，在其上面及其下面，如图2所示，形成了由MO、Cr、Ti、W等高熔点金 属形成的阻挡金属层51、52、53、54。 

在此，在透明像素电极5上隔着阻挡金属层54连接Al系薄膜的理由是，将Al系薄膜与透明像素电极5直接连接时连接电阻(接触电阻)上升，画面的显示品位降低。即这是因为构成与透明像素电极直接连接的配线的Al非常容易被氧化，在液晶显示器的成膜过程中产生的氧、成膜时添加的氧等作用下，在Al系薄膜和透明像素电极的界面上生成Al氧化物的绝缘层。此外，构成透明像素电极的ITO虽是导电性金属氧化物，但因上述生成的Al氧化物层的影响，不能进行电欧姆连接。 

但是，为了形成阻挡金属层，除形成栅电极、源电极、进而漏电极的必要的成膜用溅射装置外，还必须额外装备阻挡金属形成用的成膜室。伴随着液晶显示器的大量生产，低成本化不断进步，因此不能轻视伴随阻挡金属层的形成而产生的制造成本上升、生产效率降低的问题。 

因此，有人提出了可省略阻挡金属层的形成的可将Al系薄膜与透明像素电极直接连接的电极等的配线材料、制造方法。 

例如专利文献1中公开了：作为透明像素电极的材料，使用氧化铟中含有10质量％左右的氧化锌的氧化铟锌(IZO)膜的技术。但是，根据该技术必须将现在最普及的ITO膜改变为IZO膜，所以材料成本上升。 

在专利文献2中公开了：对漏电极进行等离子体处理、离子注入，对漏电极的表面进行改性的方法。但是，根据该方法，因为要附加用于表面处理的工序，所以生产效率降低。 

此外，专利文献3中公开了：作为栅电极、源电极及漏电极，使用纯Al或Al的第1层，和纯Al或Al中含有N、O、Si、C等杂质的第2层的方法。根据该方法，虽然有使用相同的成膜室可连续形成构成栅电极、源电极、及漏电极的薄膜的优点，但额外增加了形成含有上述杂质的第2层的工序。并且，在源极-漏极配线中导入杂质的过程中，因为混入杂质的膜和未混入杂质的膜的热膨胀系数之间的差别，源极-漏极配线的堆积物成鳞片状从室壁面脱落的现象频繁发生，为了防止该现象，需要频繁地停止成膜工序进行维修，生产效率显著降低。 

鉴于上述情况，公开了下述方法，即：在可省略阻挡金属层的同时，不增加工序数量而是简化工序数量，可将Al合金膜直接并且确切地连接 在透明像素电极上的方法(专利文献4)。在专利文献4中，作为合金成分，使用含有选自Au、Ag、Zn、Cu、Ni、Sr、Ge、Sm、及Bi中的至少一种为0.1～6原子％的Al合金，通过使这些合金成分的至少一部分在该Al合金膜和透明像素电极的界面上作为析出物或浓缩层而存在，从而解决了上述课题。 

在专利文献4中，例如为Al-Ni系合金时，在250℃热处理30分钟后的电阻率低，Al-2原子％Ni为3.8μΩ·cm，Al-4原子％Ni为5.8μΩ·cm，Al-6原子％Ni为6.5μΩ·cm。如果使用这样将电阻率抑制变低的Al合金膜，因为可减少显示装置消费的电力，所以非常有用。此外，如果电极部分的电阻率降低，由电阻和电容的积决定的时间常数也减小，即使将显示屏大型化，也可保证高度的显示品位。但是，上述Al-Ni系合金的耐热温度均低，大约为150～200℃。 

专利文献5中公开了下述薄膜晶体管基板，即具有薄膜晶体管和透明像素电极，Al合金膜和导电性氧化膜不经过高熔点金属直接连接，在其直接连接界面上Al合金成分的一部分或全部析出或浓缩存在的薄膜晶体管基板。Al合金膜，作为合金成分由Al-α-X合金组成，该Al-α-X合金含有0.1原子％以上6原子％以下的属于α组的元素、及在0.1原子％以上2.0原子％以下的范围的属于X组的元素，α组为选自Ni、Ag、Zn、Cu、及Ge中至少一种元素，X组为选自Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Ce、Pr、Gd、Tb、Sm、Eu、HO、Er、Tm、Yb、Lu、及Dy中的至少一种元素。 

如果使用该薄膜晶体管基板，可省略阻挡金属层，同时在不增加工序数的情况下，可将Al合金膜直接且确切地连接在由导电性氧化膜组成的像素电极上。此外，对于Al合金膜，例如应用约100℃以上300℃以下的低热处理温度时，可达到像素电极间的电阻率的降低和良好的耐热性。具体记载了：例如采用250℃×30分钟的低温热处理时，不产生凸起(hillock)等缺陷的情况下，该Al系合金薄膜的电阻率可达到7μΩ·cm以下。 

专利文献6中记载了作为添加元素含有Ge 0.2～1.5原子％，进而含有Ni 0.2～2.5原子％，剩余部分为Al而组成的配线膜用Al合金膜，但根据专利文献6的表1，难于满足低电阻率和良好的表面状态这两方面。 

另一方面，近年来液晶显示器在进行高画质化、高精细化的同时，Al合金膜电极用配线的微细化(线幅微细化)也在不断进步，与此相伴，配线形成的方法，正在由以往广泛使用的湿法刻蚀法(通过药液刻蚀进行配线图案化的方法)逐渐转化为干法刻蚀法(通过反应性等离子体刻蚀进行配线图案化的方法)。湿法刻蚀法，因为发生药液旋转进入作为图案化的掩模的抗蚀膜的下侧而刻蚀配线侧壁的称为“侧面蚀刻”的现象，所以难于控制配线尺寸·形状。而干法刻蚀法，因为可进行精密的刻蚀，所以在配线的微细加工方面良好。根据干法刻蚀，可形成线幅为2μm以下的微细配线。此外，如果在TFT制作的整个刻蚀工序中进行干法刻蚀，可期待生产效率的提高。 

在此，作为干法刻蚀处理中优选的电极用膜/配线用膜，专利文献7中公开了Al中含有大于0.1原子％且小于等于1.0原子％Nd的Al-Nd系合金薄膜。但是，该Al合金薄膜并不能与透明像素电极直接连接。 

专利文献1：日本专利特开平11-337976号公报 

专利文献2：日本专利特开平11-283934号公报 

专利文献3：日本专利特开平11-284195号公报 

专利文献4：日本专利特开2004-214606号公报 

专利文献5：日本专利特开2006-261636号公报 

专利文献6：日本专利特开2005-171378号公报 

专利文献7：日本专利特开2004-55842号公报 

发明内容

近年来，从改善成品率及提高生产效率的观点来看，制造显示装置时的过程温度有逐渐低温化的趋势。例如非晶硅TFT的源极-漏极电极材料，要求低电阻率和高耐热性，该要求规格目前为止，电阻率为7μΩ·cm左右以下，耐热温度为250℃左右。该耐热温度由对于源极-漏极电极在制造工序中施加的最高温度决定，将该最高温度作为在电极上作为保护膜而形成的绝缘膜的形成温度。最近，通过提高成膜技术在低温下也可获得所期望的绝缘膜，特别是源极-漏极电极上的保护膜，在220℃左右也可成膜。 

因此，在可将漏电极和透明像素电极直接连接的配线材料的基础上， 还要求耐热温度为220℃水平、且电阻率为4.5μΩ·cm左右以下和电阻率十分低、优选干法刻蚀性能良好的配线材料。 

但是，尚不知道这种兼具低电阻率和高耐热性、优选干法刻蚀性能良好、可与透明像素电极直接连接的Al系配线材料。 

例如上述日本专利特开2004-214606号公报中公开的Al合金膜，虽然具有低的电阻率，但耐热温度低。 

此外，上述日本专利特开2006-261636号公报中公开的Al合金膜，在250℃加热下为7μΩ·cm左右并不能说很充分。 

因此认为以往的Al-Nd合金等Al合金膜，如果过程温度降低，则如下所示，因为金属间化合物的析出及结晶成长不能充分进行，所以不会得到低的电阻率，如果减少Nd的添加量，过程温度即使降低，虽然可得到低的电阻率，但析出物减少，结晶进行成长，容易发生凸起，耐热温度降低。 

下面对该点进行详细说明。 

Al合金膜通常采用溅射法形成，根据该方法，在Al中超过固溶限度而添加的合金成分以強制固溶状态存在。含有固溶状态的合金元素的Al合金的电阻率，通常较纯Al高。相对于此，超过固溶限度度含有合金元素的Al合金膜，加热时合金成分作为金属间化合物在粒界析出，进一步加热时进行Al的重结晶，产生Al的结晶成长。此时金属间化合物的析出温度及结晶成长的温度，因合金元素的不同而不同，但通过合金成分(金属间化合物)的析出和结晶成长，该Al合金膜的电阻率均降低。 

通过加热进行结晶成长时，膜内部的压缩应力变大，进一步加热使结晶继续成长时，最终因无法承受，应力缓和，所以Al扩散到膜表面上产生凸起(hillock)(疙瘩状突起物)。合金化，通过在粒界析出的金属间化合物来抑制Al的扩散、防止凸起(hillock)的发生，具有提高耐热性的作用。以往利用这种现象使合金成分析出和结晶成长，逐步实现了Al合金膜的电阻率降低和高耐热性这两种性质的并存。 

但是，如上所述过程温度降低时，以往的合金成分中金属间化合物的析出不能充分进行，其结果结晶成长不能继续，电阻率难于降低。 

以上以液晶显示装置为代表进行举例说明，但上述课题并不限于液晶 显示装置，是非晶硅TFT基板中通常遇到的课题。此外，上述课题，作为TFT的半导体层，除非晶硅之外，在使用多结晶硅时也会遇到。 

另一方面，如上所述，Al合金膜除上述特性之外，还要求有良好的干法刻蚀性能，但全部具有这些特性的Al合金薄膜，尚未有提供。 

本发明是注意到上述情况而实施的发明，其目的是提供以下技术：可省略阻挡金属层，同时不增加而是简化工序数量，不仅将Al合金膜直接且确切地连接在由导电性氧化膜组成的透明像素电极上，而且对于Al合金膜，即使在更短时间应用更低的热处理温度时，也可实现透明像素电极间的电阻率的降低和良好的耐热性、优选干法刻蚀性能也良好的技术。具体提供以下的TFT基板及显示装置：作为电阻率和耐热性的目标，例如采用220℃×20分钟的更短时间且更低温的热处理时，在不产生凸起(hillock)等缺陷的情况下，可进一步降低该Al系合金薄膜的电阻率，可适合处理温度的低温化的TFT基板及显示装置，以及对显示装置的制造有用的Al系合金薄膜形成用的溅射靶材。 

可解决上述课题的本发明的显示装置用Al合金膜，是在基板上与导电性氧化膜直接连接的显示装置用Al合金膜，该Al合金膜含有Ge 0.05～0.5原子％，含有Gd及/或La合计为0.05～0.45原子％。Gd、La可分别单独含有0.05～0.45原子％，也可合计含有0.05～0.45原子％。 

可解决上述课题的本发明的其他的显示装置用Al合金膜，是在基板上与非晶质Si层或多结晶Si层直接连接的显示装置用Al合金膜，该Al合金膜含有Ge 0.05～0.5原子％，含有Gd及/或La合计为0.05～0.45原子％。也可分别单独含有Gd、La 0.05～0.45原子％，也可合计含有0.05～0.45原子％。 

在此，如果形成含有Gd及/或La合计为0.05～0.35原子％的显示装置用Al合金膜，干法刻蚀特性可进一步提高。 

上述显示装置用Al合金膜，进一步优选调整为含有Ni0.05～0.35原子％，且Ge和Ni的含量合计为0.45原子％以下。 

可解决上述课题的本发明的显示装置，具有上述Al合金膜和薄膜晶体管。 

可解决上述课题的本发明的其他显示装置中的上述Al合金膜被用于 薄膜晶体管的栅电极及扫描线中，且与导电性氧化膜直接连接。 

可解决上述课题的本发明的其他显示装置中的上述Al合金膜被用于薄膜晶体管的源电极及/或漏电极及信号线中，与导电性氧化膜及/或非晶质Si层或多结晶Si层直接连接。 

上述薄膜晶体管的源电极及/或漏电极及信号线优选为与上述薄膜晶体管的栅电极及扫描线相同的材料形成的构成。 

上述导电性氧化膜优选用含有选自氧化铟、氧化锌、氧化锡以及氧化钛中的至少一种的复合氧化物形成。 

显示装置用Al合金膜的电阻率优选为4.5μΩ·cm以下。 

可解决上述课题的本发明的溅射靶材含有Ge 0.05～0.5原子％，含有Gd及/或La合计为0.05～0.45原子％。可分别单独含有0.05～0.45原子％Gd、La，也可合计含有0.05～0.45原子％。 

上述溅射靶材进一步优选调整为含有Ni0.05～0.35原子％，且Ge和Ni的含量合计为0.45原子％以下。 

根据本发明，可提供：不介在阻挡金属层，可将Al合金膜与由导电性氧化膜组成的透明像素电极直接连接，并且应用约220℃的比较低的热处理温度时，确保十分低的电阻率和良好耐热性的显示装置用Al合金膜，使用该Al合金膜的显示装置。上述热处理温度是指，例如TFT(薄膜晶体管)阵列的制造工序中为最高温的热处理温度，在通常的显示装置的制造工序中，是指用于形成各种薄膜的CVD成膜时的基板的加热温度、使保护膜热硬化时的热处理炉的温度等。 

例如如果将本发明使用的Al合金膜应用于源极-漏极电极的配线材料上，可省略图2所示的阻挡金属层54。此外，如果将本发明使用的Al合金膜应用于栅电极及其配线材料上，可省略图2所示的阻挡金属层51、52。 

进一步通过控制Gd及/或La的含量，在上述特性的基础上，也可使干法刻蚀性能进一步提高。 

如果使用本发明的显示装置用Al合金膜，可获得生产效率良好、廉价、且高性能的显示装置。 

附图说明

图1为表示应用非晶硅TFT基板的代表性的液晶显示器的构成的概略截面扩大说明图。 

图2为表示以往代表性的非晶硅TFT基板的构成的概略截面说明图。 

图3为表示本发明的第1实施方式涉及的TFT基板的构成的概略截面说明图。 

图4为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图5为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图6为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图7为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图8为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图9为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图10为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图11为将图3所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图12为表示本发明的第2实施方式涉及的TFT基板的构成的概略截面说明图。 

图13为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图14为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图15为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图16为将图12所示的TFT基板的制造工序的一例按照顺序表示的说 明图。 

图17为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图18为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图19为将图12所示的TFT基板的制造工序的一例按照顺序表示的说明图。 

图20为表示测定Al合金膜和透明导电膜间的接触电阻率(连接电阻率)时使用的开尔文(Kelvin)模式(TEG模式)的图。 

图21为表示Al合金膜和透明导电膜间的接触电阻率的图。 

图22为表示Al合金膜的加热处理时间和电阻率的相关性的图。 

图23为表示用于评价Si直接接触特性的TEG的图。 

图24为表示TFT的漏极电流-栅极电压开关特性的图。 

图25为实施例中使用的干法刻蚀用装置的概略图。 

图26为实施例6中将刻蚀时间和刻蚀后的纯Al膜或Al合金膜的厚度之间的关系制作的图形。 

图27为实施例7中将Al合金膜中的Ge量和刻蚀率比的关系制作的图形。 

图28为实施例7中将Al合金膜中的Gd量/La量和刻蚀率比的关系制作的图形。 

图29为实施例7中将Al合金膜中的Ni量和刻蚀率比的关系制作的图形。 

符号说明 

1 TFT基板 

2 对向基板 

3 液晶层 

4 薄膜晶体管(TFT) 

5 透明像素电极 

6 配线部 

7 公共电极 

8 彩色过滤器 

9 遮光膜 

10a、10b 偏振板 

11 取向膜 

12 TAB带 

13 驱动电路 

14 控制电路 

15 间隔件 

16 密封材料 

17 保护膜 

18 扩散板 

19 棱镜片 

20 导光板 

21 反射板 

22 背光 

23 保持框 

24 印刷基板 

25 扫描线 

26 栅电极 

27 栅极绝缘膜 

28 源电极 

29 漏电极 

30 保护膜(氮化硅膜) 

31 光致抗蚀剂 

32 接触孔 

33 非晶硅通道膜(活性半导体膜) 

34 信号线(源极-漏极配线) 

51、52、53、54 阻挡金属层 

55 无掺杂氢化非晶硅膜(a-Si-H) 

56n⁺型氢化非晶硅膜(n⁺a-Si-H) 

61 腔室 

62 电介质窗 

63 天线 

64 高频电力(天线侧) 

65 匹配器(天线侧) 

66 过程气体导入口 

67 基板(被刻蚀材料) 

68 感受器 

69 电介质卡盘 

70 彩色 

71 匹配器(基板侧) 

72 高频电力(基板侧) 

具体实施方式

本发明者为了提供可与由导电性氧化膜组成的透明像素电极、薄膜晶体管的源电极、漏电极、栅电极等各种电极直接连接并且施加约220℃比较低的热处理温度时，可兼具十分低的电阻率和良好的耐热性，优选干法刻蚀性能也良好的新型配线材料，进行了精心研究。特别是本发明者基于即使在比上述日本特开2006-261636号公报中记载的热处理条件更低的低温、短时间的条件下，可进一步降低Al系合金薄膜的电阻率，同时可进一步改善耐热性的观点，反复进行了讨论。其结果发现如果在日本特开2006-261636号公报记载的属于α组的合金成分中特别是在特定的范围内含有Ge，且使用规定量的作为第3成分的Gd及/或La，可达到所期望的目的，于是完成了本发明。 

根据本发明，因为在Al合金膜中作为合金成分含有规定量的Ge，所以形成Al合金膜后的过程中的热处理即使为比较低的温度且为短时间，也可抑制使Al合金膜和透明像素电极、薄膜晶体管的源电极·漏电极·栅电极等各种电极之间的接触电阻降低。此外，如下所述，添加Ge的Al合金膜，与添加日本特开2006-261636号公报记载的α组中含有的Ni、A g、Zn、Cu的Al合金膜相比，接触电阻的偏差小。 

进而，根据本发明，因为在Al合金膜中作为提高耐热性的元素含有规定量的Gd及/或La，所以可确保即使经过220℃～300℃的加热处理也不产生凸起(hillock)等的良好的耐热性。此外，如果适当控制Gd及/或La的含量、Ni的含量，干法刻蚀性也可得到提高。 

因此根据本发明，可提供兼具充分低的电阻率和十分高的耐热性、优选干法刻蚀性能也良好的可与透明像素电极直接连接的配线材料。 

本说明书中的“干法刻蚀”，是指除去刻蚀对象物(层间绝缘膜)，除此之外还意味着接触孔到达Al合金膜上之后，为了使Al合金膜的表面清洁，将Al合金膜的表面暴露于刻蚀气体中。 

在本说明书中，“干法刻蚀性能良好”是指，(a)刻蚀后的残渣产生量少，且(b)刻蚀率比高。具体为：根据下述实施例中记载的方法评价上述(a)及(b)的特性时，将满足(a)不产生刻蚀后的残渣、(b)刻蚀率比为0.3以上的性质称为“干法刻蚀性能良好”。满足这些特性的，因为干法刻蚀性能良好，所以可精确地进行配线尺寸·形状的精细的控制。 

在此，“刻蚀率比”是等离子体照射下Al合金薄膜的刻蚀容易度的指标。在本说明书中，刻蚀率比，采用以刻蚀率良好的纯Al的刻蚀率为标准时的Al合金膜的刻蚀率的比(即：以Al合金膜的刻蚀率为N1、以纯Al的刻蚀率为N2时的N1/N2的比)来表示。刻蚀率比越高，干法刻蚀处理时间越短，生产效率得到提高。 

首先对本发明的Al合金膜中使用的Ge的作用进行说明。 

Ge，尤其对降低Al合金膜和透明像素电极间的接触电阻有用。具体为在0.05～0.5原子％的范围添加Ge。使Ge的含量为0.05原子％以上，是为了发挥接触电阻降低效果。优选为0.07原子％以上，更优选为0.1原子％以上。另一方面，使Ge的含量为0.5原子％以下，是为了Al合金膜的电阻率不至于过高。优选为0.4原子％以下，更优选为0.3原子％以下。 

在此，对于Ge对Al合金膜的电阻产生的影响稍加详细地说明。 

在Al合金膜中添加Ge时，在比较低的热处理温度下，在Al合金膜和透明像素电极之间的连接界面上，因为形成含有Ge的析出物(含Ge析出物)或浓缩层(含Ge浓缩层)，所以如下述实施例所示，在220℃ 进行热处理10分钟时可使电阻率降低为大约4.5Ω·cm以下。 

此外，如下述实施例所示，如果Ge在上述范围内，也有良好的干法刻蚀性能。 

在此，“含Ge析出物”，是指析出了Ge的析出物，例如可例举Al-Ge-Gd合金或Al-Ge-La合金或Al-Ge-Gd-La合金中含有的Ge单体、或者Al和Ge和Gd的金属间化合物或Al和Ge和La的金属间化合物、或Al和Ge和Gd和La的金属间化合物。 

此外，“含Ge浓缩层”，是指该Ge浓缩层中的Ge的平均浓度为Al-Ge-Gd合金中或Al-Ge-La合金中或Al-Ge-Gd-La合金中的Ge的平均浓度的2倍以上(更优选为2.5倍以上)。 

此外，含有Ge的Al合金膜，通过热处理等超过Al合金膜中的Ge的固溶限度(0.1原子％)的Ge在Al合金膜的粒界析出，其中一部分在Al合金膜的表面上扩散·浓缩，形成Ge浓缩层。这种Ge浓缩层也包含在上述“含Ge浓缩层”内。此外，例如进行接触孔的刻蚀时，因为Ge的卤素化合物比Al的蒸汽压低，因此难于挥发，所以处于在Al合金膜的表面上残留的状态，该合金膜表层部的Ge的浓度变为比Al系合金本体材料的Ge的浓度高的状态。这种形式也包含在上述“含Ge浓缩层”内。此外，通过适当地控制刻蚀条件，Al系合金薄膜表层部的Ge的浓度、含Ge浓缩层的厚度发生改变。此时，根据作为第三成分利用的Gd、或La，有时其一部分被浓缩于表层侧，这种形式也包括在上述“含Ge浓缩层”内。 

上述含Ge浓缩层的厚度优选为0.5nm以上、10nm以下，更优选为1.0nm以上、5nm以下。 

此外，如下所示，在220℃进行10分钟热处理后的Al-Ge合金的二元系合金的电阻率非常低，进而在该Al-Ge合金中添加第3成分时，电阻率有上升的趋势。因此，仅以电阻率的降低为目的时，利用Al-Ge合金的二元系合金即可，但如上所述，耐热性降低为约150℃左右。因此，如本发明那样以提供同时兼具低电阻率和高耐热性的配线材料为目的时，Al-Ge合金的二元系合金是不充分的，如以下说明的那样，要使用Al-Ge-Gd合金或Al-Ge-La合金的三元系合金、或Al-Ge-Gd-La合金的四元系合金。 

通过使用Al-Ge-Gd合金或Al-Ge-La合金的三元系合金或 Al-Ge-Gd-La合金的四元系合金，Al合金膜的耐热性显著得到提高，可有效防止Al合金膜表面上形成凸起(hillock)。为了获得实际的耐热性效果，需要Gd、La的含量为0.05原子％以上。优选为0.1原子％以上。另一方面，使Gd、La的含量过多时，使Al合金膜的电阻率上升太多，所以含量的上限为0.45原子％，更优选为0.4原子％、进一步优选为0.3原子％。这些元素，可单独添加，也可2种以上并用。添加2种以上的元素时，只要各元素的合计含量满足上述范围即可。 

此外，如果考虑干法刻蚀性能的提高，优选使Gd及/或La的含量上限为0.35原子％。如下述实施例所示，超过0.35原子％时，除刻蚀率比降低之外，在干法刻蚀后有产生残渣的可能性。仅考虑干法刻蚀性能时，优选Gd及/或La的含量上限较小。希望全部实现Al合金膜的电阻率降低、耐热性提高、干法刻蚀性能提高时，优选使Gd及/或La的含量大约为0.1原子％以上0.30原子％以下。 

进而在Al-Ge-Gd合金或Al-Ge-La合金的三元系合金或Al-Ge-Gd-La合金的四元系合金中添加Ni时，可降低Al合金膜与透明像素电极、或Al合金膜与源电极·漏电极·栅电极的各种电极间的接触电阻。为了发挥这样的效果，优选含有Ni为0.05原子％以上。更优选为0.07原子％以上、进一步优选为0.1原子％以上。另一方面，Ni的含量过多时，Al合金膜的电阻率增加太多，所以Ni含量的上限优选0.35原子％、更优选0.3原子％、进一步优选0.25原子％、再进一步优选0.20原子％。 

此外，如果Ni量在上述范围内，因为刻蚀后不产生残渣，可得到高的刻蚀率比，所以发挥良好的干法刻蚀性能(参照下述实施例)。 

此外，Al-Ge-Gd合金或Al-Ge-La合金的三元系合金、或Al-Ge-Gd-La合金的四元系合金各自含有Ni时，优选Ge和Ni的合计含量在0.1～0.45原子％的范围内。Ge和Ni的合计量低于0.1原子％时，不能抑制使Al合金膜和透明像素电极间的接触电阻降低，上述Ge及Ni的作用不能有效发挥。另一方面，即使Ge、Ni的单一含量满足上述范围，Ge和Ni的合计量超过0.6原子％时，刻蚀率比也会降低(参照下述实施例)。Ge和Ni的合计量上限更优选为0.35原子％，进一步优选为0.30原子％以下。 

以下参照图面对本发明涉及的TFT基板的优选实施方式进行说明。以 下以具备非晶硅TFT基板或多晶硅TFT基板的液晶显示装置为代表进行举例说明，但本发明并不限于此，可在适合上·下所述宗旨的范围内进行变更实施，这些均包含于本发明的技术范围内。通过实验确认，本发明中使用的Al系合金膜也可同样应用于例如反射型液晶显示装置等的反射电极、用于向外部输出输入信号使用的TAB(Tab)连接电极。 

(实施方式1) 

参照图3，对非晶硅TFT基板的实施方式进行详细说明。 

图3为说明本发明涉及的底栅型TFT基板的优选实施方式的概略截面说明图。图3中附加有与表示以往TFT基板的上述图2相同的参考序号。 

对比图2和图3可知，以往的TFT基板中，如图2所示，在扫描线25上面、栅电极26上面、源极一漏极电极配线34的上面或下面，分别形成阻挡金属层51、52、54、53。而本实施方式的TFT基板，可省略阻挡金属层51、52、54。即：根据本实施方式，可以不用象以往那样介存阻挡金属层，就将TFT的源极-漏极电极29中使用的配线材料与透明像素电极5直接连接，通过这样可实现与以往TFT基板同等程度以上的良好的TFT特性(参照下述实施例)。 

此外，如本实施方式那样，将本发明中使用的配线材料应用于源极-漏极电极及栅电极的配线材料。例如如果将本发明的配线材料应用于栅电极的配线材料，可省略阻挡金属层5l、52。确认在这些实施方式中也可实现与以往TFT基板同等程度以上的良好的TFT特性。 

此外，参照图4～图11，对图3所示的本发明涉及的非晶硅TFT基板的制造方法的一例进行说明。在此，作为在源极-漏极电极及其配线中使用的材料，使用Al-0.2原子％Ge-0.2原子％Gd合金。此外，作为栅电极及其配线中使用的材料，使用Al-0.2原子％Ge-0.35原子％Gd合金。薄膜晶体管为使用氢化非晶硅作半导体层的非晶硅TFT。图4～图11中附加有与图3相同的参考符号。 

首先，在玻璃基板(透明基板)1a上，采用溅射法，将厚度200nm左右的Al-0.2原子％Ge-0.35原子％Gd合金成膜。溅射的成膜温度为150℃。通过将该膜图案化，形成栅电极26及扫描线25(参照图4)。此时，在下述图5中，为了使栅极绝缘膜27的覆盖范围良好，可将上述层叠薄 膜的四周预先刻蚀成约30°～40°的圆锥状。 

接着，如图5所示，例如使用等离子体CVD法等方法，用厚度约300nm左右的氧化硅膜(SiOx)形成栅极绝缘膜27。等离子体CVD法的成膜温度约为350℃。接着，例如使用等离子体CVD法等方法，在栅极绝缘膜27上面，将厚度50nm左右的氢化非晶硅膜(a-Si-H)55及厚度300nm左右的氮化硅(SiNx)成膜。 

接着，通过将栅电极26进行掩模的背面曝光，如图6所示将氮化硅膜(SiNx)图案化，形成通道保护膜。进一步在其上面将掺杂了磷的厚度为50nm左右的n⁺型氢化非晶硅膜(n⁺a-Si-H)56成膜后，如图7所示，将氢化非晶硅膜(a-Si-H)55及n⁺型氢化非晶硅膜(n⁺a-Si-H)56图案化。 

接着，在其上采用溅射法，依次层叠厚度50nm左右的Mo膜53和厚度300nm左右的Al-0.2原子％Ge-0.2原子％Gd合金膜28、29和厚度50nm左右的Mo膜(未图示)。溅射成膜温度为150℃。接着如图8所示通过图案化，形成与信号线一体的源电极28、与像素电极5直接连接的漏电极29。进而将源电极28及漏电极29作为掩模，将通道保护膜(SiNx)上的n⁺型氢化非晶硅膜(n⁺a-Si-H)56通过干法刻蚀除去。 

接着，如图9所示，例如使用等离子体CVD装置等，将厚度300nm左右的氮化硅膜成膜，形成保护膜。此时的成膜温度，例如在220℃左右进行。接着在氮化硅膜30上形成光致抗蚀剂层31后，将氮化硅膜30图案化，例如采用干法刻蚀等在氮化硅膜30上形成接触孔32。同时，形成在面板端部与栅电极上的TAB连接对应部分形成接触孔(未图示)。 

接着，例如经过利用氧等离子体的灰化工序后，如图10所示，例如使用胺系等剥离液将光致抗蚀剂层31剥离。最后例如在保存时间(8小时左右)的范围内，如图11所示，例如将厚度40nm左右的ITO膜成膜，通过进行利用湿法刻蚀的图案化而形成透明像素电极5。同时在面板端部与栅电极的TAB连接的部分，将与TAB结合的ITO膜图案化，完成TFT阵列基板1。 

这样制作的TFT基板，漏电极29和透明像素电极5直接接触，并且栅电极26和TAB连接用的ITO膜也直接接触。 

上述中作为透明像素电极5，使用了ITO(氧化铟锡)膜，但也可用含有氧化铟、氧化锌、氧化锡、氧化钛中的至少一种的复合氧化物。例如也可使用IZO膜(InOx-ZnOx系导电性氧化膜)。此外，作为活性半导体层，也可用多晶硅代替非晶硅(参照下述实施方式2)。 

使用这样获得的TFT基板，例如根据以下记载的方法，可完成上述图1所示的液晶显示装置。 

首先在上述制作的TFT基板1的表面上，例如涂布聚酰亚胺，干燥后进行摩擦处理形成取向膜。 

另一方面，对向基板2，在玻璃基板上通过例如将铬(Cr)图案化成矩阵形状，形成遮光膜9。接着在遮光膜9的间隙，形成树脂制的红、绿、蓝的彩色过滤器8。在遮光膜9和彩色过滤器8上面，通过配置ITO膜之类的透明导电性膜作为公共电极7从而形成对向电极。接着在对向电极的最上层例如涂布聚酰亚胺，干燥后进行摩擦处理形成取向膜11。 

接着，将TFT基板1和对向基板2的形成有取向膜11的面分别对向配置，利用树脂制等的密封材料16，除液晶的封入口之外，把TFT基板1和对向基板22片粘贴在一起。此时，通过使间隔件15介于TFT基板1和对向基板2之间等，使2枚基板间保持大致一定的缝隙。 

将这样获得的空单元(cell)放置于真空中，在封入口浸渍于液晶内的状态下，缓慢恢复到大气压，通过这样将含有液晶分子的液晶材料注入到空单元内，形成液晶层，封住封入口。最后，在空单元外侧的两面粘贴上偏振板10，完成液晶显示器。 

接着，如图1所示，使驱动液晶显示装置的驱动电路13与液晶显示器电连接，配置于液晶显示器的侧部或背面部。然后将包含作为液晶显示器的显示面的开口的保持框23、和成为面光源的背光22以及导光板20，通过保持框23保持液晶显示器，完成液晶显示装置。 

(实施方式2) 

参照图12，对多晶硅TFT基板的实施方式进行详细说明。 

图12为说明本发明涉及的顶栅型TFT基板的优选实施方式的概略截面说明图。图12中附加有与表示以往TFT基板的上述图2相同的参考序号。 

本实施方式与上述实施方式1的主要不同之处为：作为活性半导体层，使用多晶硅代替非晶硅这一点，不用底栅型而用顶栅型的TFT基板这一点，以及不是作为源极-漏极电极及栅电极的配线材料，而是作为源极-漏极电极的配线材料使用了满足本发明的要素的Al-0.2原子％Ge-0.2原子％Gd合金这一点。详细地说，图12所示的本实施形态的多晶硅TFT基板，活性半导体膜由未掺杂磷的多晶硅膜(poly-Si)和离子注入磷或砷(As)的多晶硅膜(n⁺poly-Si)形成，在这一点与上述图3所示的非晶硅TFT基板不同。此外，信号线经过层间绝缘膜(SiOx)与扫描线交叉而形成。 

根据本实施方式，可省略阻挡金属层54。即在不象以往那样介在阻挡金属层的情况下，就可将TFT的源极-漏极电极29中使用的配线材料和透明像素电极5直接连接，通过实验确认，这样也可实现与以往TFT基板同等程度以上的良好的TFT特性。 

在本实施方式中，如果将上述合金应用于栅电极的配线材料中，可省略阻挡金属层51、52。此外，如果将上述合金应用于源极-漏极电极及栅电极的配线材料中，可省略阻挡金属层51、52、54。确认其中可实现与以往TFT基板同等程度以上的良好的TFT特性。 

接着，参照图13～图19，对图12所示的本发明涉及的多晶硅TFT基板的制造方法的一例进行说明。在此，作为源极-漏极电极及其配线材料，使用了Al-0.2原子％Ge-0.2原子％Gd合金。薄膜晶体管为使用多晶硅膜(poly-Si)作为半导体层的多晶硅TFT。图13～图19中附加有与图12相同的参考符号。 

首先，在玻璃基板1a上，例如采用等离子体CVD法等，在基板温度约300℃左右，将厚度50nm左右的氮化硅膜(SiNx)、厚度100nm左右的氧化硅膜(SiOx)、及厚度约50nm左右的氢化非晶硅膜(a-Si-H)成膜。接着，为了使氢化非晶硅膜(a-Si-H)多晶硅化，进行热处理(约470℃1小时左右)及激光退火。进行脱氢处理后，例如用准分子激光退火装置，通过在氢化非晶硅膜(a-Si-H)上照射能量约230mJ/cm²左右的激光，获得厚度约0.3μm左右的多晶硅膜(poly-Si)(图13)。 

接着，如图14所示，通过等离子体刻蚀等使多晶硅膜(poly-Si)形成图案。如图15所示，将厚度约100nm左右的氧化硅膜(SiOx)成膜， 形成栅极绝缘膜27。在栅极绝缘膜27的上面通过溅射等，层叠厚度约200nm左右的Al-2原子％Nd合金薄膜及厚度约50nm左右的Mo薄膜52后，采用等离子体刻蚀等方法形成图案。由此可形成与扫描线成为一体的栅电极26。 

接着，如图16所示，用光致抗蚀剂31形成掩模，例如利用离子注入装置等，例如在50keV左右掺杂磷为1×10¹⁵个/cm²左右，在多晶硅膜(poly-Si)的一部分中形成n⁺型多晶硅膜(n⁺poly-Si)。接着，剥离光致抗蚀剂31，例如通过在500℃左右进行热处理使磷扩散。 

接着，如图17所示，例如利用等离子体CVD装置等，在基板温度约250℃左右将厚度500Nm左右的氧化硅膜(SiOx)成膜，在形成层间绝缘膜后，同样使用由光致抗蚀剂形成图案的掩模，将层间绝缘膜(SiOx)和栅极绝缘膜27的氧化硅膜进行干法刻蚀，形成接触孔。利用溅射将厚度50nm左右的Mo膜53和厚度450nm左右的Al-0.2原子％Ge-0.2原子％Gd合金薄膜成膜后，进行图案化，从而形成与信号线成为一体的源电极28及漏电极29。其结果，源电极28和漏电极29，各自通过接触孔与n⁺型多晶硅膜(n⁺poly-Si)接触。 

接着，如图18所示，利用等离子体CVD装置等，在基板温度220℃左右将厚度500nm左右的氮化硅膜(SiNx)成膜，形成层间绝缘膜。在层间绝缘膜上形成光致抗蚀剂层31后，使氮化硅膜(SiNx)形成图案，例如通过干法刻蚀在氮化硅膜(SiNx)上形成接触孔32。 

接着，如图19所示，例如经过利用氧等离子体的灰化工序后，与上述实施方式1同样进行，使用胺系剥离液等剥离光致抗蚀剂后，将ITO膜成膜，利用湿法刻蚀进行形成图案，形成像素电极5。 

这样制作的多晶硅TFT基板中，漏电极29与透明像素电极5直接接触。因为在构成漏电极29的Al-0.2原子％Ge-0.2原子％Gd合金薄膜和像素电极5间的界面上形成了Ge浓缩层，接触电阻降低的同时Ge发生扩散，以单体析出，所以促进了Al的重结晶，Al合金膜本身的电阻率也大幅降低。 

接着，为了使晶体管的特性稳定，例如在220℃左右进行热处理1小时左右，完成多晶硅TFT阵列基板。 

根据第2实施方式涉及的TFT基板、及具有该TFT基板的液晶显示装置，可得到与前述第1实施方式涉及的TFT基板同样的效果。此外，第2实施方式中的Al合金，也可作为反射型液晶的反射电极使用。 

使用上述获得的TFT阵列基板，与上述实施方式1的TFT基板同样完成液晶显示装置。 

如上所述，本发明的Al合金膜的干法刻蚀性能良好。下面对干法刻蚀工序进行说明。 

干法刻蚀工序中，通常情况下，在真空容器内载置的基板上将含有Cl₂等卤素气体的原料气体利用高频电力进行等离子体化，另一方面，通过在载置有基板(被刻蚀材料)的感受器上施加另外的高频电力，在基板上引入等离子体中的离子，利用与反应性等离子体的离子辅助反应进行各向异性的图案化。 

例如作为刻蚀气体使用代表性的Cl气体时，Cl₂气体等被等离子体解离生成Cl自由基。该Cl自由基的反应活性高，吸附于作为被刻蚀物的Al合金薄膜上，在该Al合金薄膜表面上生成氯化物。因为在形成了Al合金薄膜的基板上施加高频偏压，所以等离子体中的离子被加速射入到Al合金薄膜表面，在这种离子轰击效果的作用下氯化物进行蒸发，向载置有基板的真空容器外排气。 

为了高效进行干法刻蚀，优选生成的氯化物的蒸气压比较高。如果蒸气压高，通过Al合金薄膜的表面温度、离子轰击的物理性辅助作用，可使氯化物蒸发。与此相对，氯化物的蒸气压低时，氯化物不蒸发而是以生成时的状态直接残留在表面上，所以产生刻蚀残渣(干法刻蚀中产生的刻蚀残留)。 

本发明并不限定干法刻蚀处理的方法、干法刻蚀处理使用的装置等。例如使用图25所示的广泛使用的干法刻蚀用装置，可进行通常的干法刻蚀工序。下述实施例中，使用了图25所示的ICP(诱导结合等离子体)式干法刻蚀装置。 

下面，对使用了图25的干法刻蚀用装置的代表性干法刻蚀处理进行说明，但并不限定于此。 

在图25的装置中，腔室61上部有电介质窗62，电介质窗62的上面 载置有1转向(1タ一ン)天线63。图25的等离子体发生装置被称为电介质窗62为平板型的TCP(Transfer Coupled Plasma)的装置。13.56MHz的高频电力64经过匹配器65被导入到天线63内。 

腔室61有过程气体的导入口66，由此导入含有Cl₂等卤素气体的刻蚀气体。基板(被刻蚀材料)67载置于感受器68上。感受器68成为静电卡盘69，可利用从等离子体流入基板内的电荷，通过静电力夹住。在感受器68的周边载置有称为石英玻璃的彩色70的材料。 

被导入到室61内的卤素气体，在向位于电介质窗62上的天线63施加高频电力而产生的电介质磁场的作用下，处于激发状态，形成等离子体。 

进而，经过匹配器71向感受器68内导入400kHz的高频电力72，向被感受器68载置的基板(被刻蚀材料)67上施加高频偏压。在该高频偏压的作用下，等离子体中的离子各向异性地进入基板内，可进行垂直刻蚀等各向异性刻蚀。 

干法刻蚀工序中使用的刻蚀气体(过程气体，可代表性地例举卤素气体、卤素气体的硼化物、以及稀有气体的混合气体。混合气体的组成并不限定于这些，例如可进一步添加溴化氢、四氟化碳等。 

混合气体的流量比无特别限定，例如使用Ar和Cl₂和BCl₃的混合气体时，优选调整为大约Ar∶Cl₂∶BCl₃＝300sccm∶120sccm∶60sccm的附近。 

在本发明中，干法刻蚀可在Al合金薄膜、Si半导体层的刻蚀、以及形成接触孔的全部工序中使用，因此可提高生产效率。但是本发明的宗旨并不限定于此，例如可在接触孔的底部临到达Al合金膜之前，进行湿法刻蚀，在接触孔形成工序的最终阶段转化为干法刻蚀。接触孔形成工序的大部分利用湿法刻蚀进行，可将多数TFT基板进行统一处理。但是，如果在接触孔形成的全部工序中进行干法刻蚀，可提高生产效率。 

实施例 

下面例举实施例对本发明进行更加具体地说明，当然本发明并不限于下述实施例，在适合上述、下述的宗旨范围内可实施适当的变更，这些均包含于本发明的技术范围内。 

对于表1、表2、及表3中所示的各种合金组成的Al合金膜，如以下 所示，测定Al合金膜本身的电阻率、以及将Al合金膜与透明像素电极、或非晶质Si层、或多结晶Si层直接连接时的接触电阻率，同时检查加热Al合金膜时的耐热性。 

Al合金膜的上述各种特性，在下述条件下进行测定。 

(1)透明像素电极的构成：在氧化铟中加入10质量％氧化锡的氧化铟锡(ITO)、或在氧化铟中加入10质量％氧化锌的氧化铟锌(IZO) 

(2)Al合金膜的形成条件： 

环境气体＝氩、压力＝3mTOrr、厚度＝200nm 

(3)Al合金膜中的各合金元素的含量： 

供给实验的各种Al合金中各合金元素的含量，根据ICP发光分析(诱导结合等离子体发光分析)法求出。 

(实验例1) 

作为Al合金膜，准备Al-0.3原子％α-0.35Gd原子％(α＝Ni、Ge、Ag、Zn、Cu)5种试样，分别测定与ITO膜的接触电阻率。接触电阻的测定方法，制作图20所示的开尔文模式(接触孔大小：10μm方形)，进行四端子测定(在ITO-Al合金或IZO-Al合金中通入电流，用另外的端子测定ITO-Al合金间或IZO-Al合金的电压降的方法)。具体为：在图20的I₁-I₂间通入电流I，监测V₁-V₂间的电压V，连接部C的接触电阻R用[R＝(V₁-V₂)/I₂]求出。 

图21表示用ITO作透明像素电极时的结果。用IZO代替ITO时，也呈现与图21同样的趋势。由图21可知，α＝Ge时接触电阻率最低。而且，添加Ge的Al合金膜的接触电阻率的偏差最小，稳定性良好。(在图21中，接触电阻率用◆符号表示，◆符号的上侧和下侧分别表示的棒状的符号表示误差棒)。 

(实施例2) 

作为Al合金膜，准备Al-0.1原子％Ge-β原子％X(X＝Nd、Gd、La、Dy、Y、β，参照表1)的10种试样，测定Al合金膜的耐热性。对测定方法进行说明。在上述(2)所示的条件下在玻璃基板上仅形成Al合金膜。接着形成10μm宽的线与空间图案(line and space pattern)，在惰性气体环境中以50℃/分的速度缓慢加热，同时用光学显微镜进行观察，记录确 认产生凸起时的温度(下面记为“凸起产生温度”)。将5次测定的凸起产生温度的平均值示于表1中。 

表1 

由表1可知，不论是何种添加元素(X)，在0.5原子％左右的组成范围，显示约430℃～460℃几乎相同的凸起产生温度，而在0.1原子％左右的低添加组成范围，凸起产生温度显示出差别，显然以Gd、La的顺序耐热性提高的效果提高。 

(实验例3) 

将表2所示的各种组成的Al合金膜在220℃进行加热处理，测定Al合金膜的电阻率。图22表示加热处理时间和Al合金膜的电阻率之间的相关性。由图22可知，如果延长加热处理时间，则Al合金膜的电阻率顺利降低，但Gd、La的添加量多时，电阻率不大降低。在加热时间8分左右的条件下，为了得到4.5μΩ·cm左右的低电阻率，认为Gd、La的添加量，各自独立或合计为0.45原子％以下、优选为0.4原子％以下、更优选为0.3原子％以下。 

(实验例4) 

在表3所示的各种组成的Al-Ge-Gd系膜、Al-Ge-La系膜中，在220℃进行加热处理，测定Al合金膜的凸起密度和电阻率。凸起密度的测定，并不是象实验例2那样检查凸起产生温度，而是在220℃将试样加热处理30分钟后，计算Al合金膜表面上形成的凸起数量来进行。即：在上述(2)所示的条件下在玻璃基板上仅形成Al合金膜。接着，形成10μm宽的线与空间图案，进行220℃×30分钟的真空加热处理后，用SEM观察配线表面，计算直径为0.1μm以上的凸起的个数。该结果示于表3中。 

另一方面，将试样在220℃加热10分钟后，采用开尔文模式，用四端子法测定电阻率。该结果也示于表3中。 

表3 

由表3可知，Al-Ge-Gd系材料、以及Al-Ge-La系材料中，Gd、La 的含量为0.1原子％以上时，抑制使凸起密度变小。在Al合金膜中进一步添加Ni时，具有提高耐热性的效果，但因为伴随有电阻率的增加，所以Ni的添加量受到限制。为了比较，表示AL-Ge系材料(二元系)的凸起密度以及电阻率，不含Gd、La时耐热性显著降低。此外，Al-Ge-Gd-Zn系材料，添加Zn时未确认有更好的耐热性改善效果。 

(实验例5) 

分别测定表4所示的各种Al-Ge-X膜和ITO膜的接触电阻率、以及Si直接接触特性。测定与ITO膜的接触电阻率时，采用实验例1所示的方法。对于表4所示的任何试样，均得到了2.00×10^-4Ω·cm²以下的低接触电阻率。将试样序号10、11、14以及15的Ni和Cu与Ge复合添加时，接触电阻率降低的效果特别大。 

表4 

另一方面，Si直接接触特性(下述评价用TEG的正向电流、反向电流)分别按以下方法测定。首先，使用溅射法以及等离子体CVD法，在Si基板上制作具有图23所示的TFT的评价用TEG。TFT的栅极长度L为10μm、栅极宽度W为10μm。 

将制作的评价用TEG在300℃实施加热处理30分钟。在实际的TFT的制造过程中，在Al合金膜形成时间之后加入加热过程，这是因为Si层-Al合金膜间的相互扩散、界面反应进行时，会产生正向电流的降低及/或反向电流的增加。 

加热处理后测定TFT的漏极电流-栅极电压开关特性，特定其正向电流以及反向电流。该结果如图24所示。测定时的漏极电压为10V。将反向电流定义为栅极电压为-3V时的电流值，正向电流定义为栅极电压为20V时的电压。 

关于正向电流，表4中所示的任何Al合金膜均为2.0×10^-6[A]以上，良好。 

另一方面，关于反向电流，试验序号1～3的Al-Ge二元系的Al合金膜、以及试样序号14、试样序号15的含有Cu的Al合金膜中，超过1.0×10^-11[A]，反向电流显著增加。 

此外，作为TFT的半导体层，除非晶硅之外，使用多结晶硅时也相同。 

(实验例6) 

在本实验例及下述实验例7中，检查本发明的Al合金膜具有良好的干法刻蚀性能。 

首先，在实验例6中检查本发明的Al合金膜具有与纯Al同等程度的高刻蚀率比。在此，作为本发明例，使用Al-0.2原子％Ge-0.10原子％Gd。为了比较，纯Al外，还使用作为以往代表性的Al合金膜的Al-2.0原子％Ni。 

具体为：在直径6英寸、厚度0.5mm的无碱玻璃基板(康宁公司(Corning Incorporated)#1737玻璃)上，在基板温度250℃左右将厚度200nm的氧化硅(SiOx)膜成膜后，将上述纯Al膜或Al合金膜在上述(2)所示的条件下成膜。接着，通过g线的光刻将正型光致抗蚀剂(线形酚醛系树脂；东京应化工业(株式会社)制TSMR8900、厚度1.0μm)形成 线幅2.0μm的条纹形状。 

接着，使用上述图25所示的干法刻蚀装置，在下述刻蚀条件下进行干法刻蚀。 

(刻蚀条件) 

Ar/C1₂/BCl₃：300sccm/120sccm/60sccm 

施加在天线上的电力(有源RF)：500W 

基板偏压：60W、 

过程压力(气体压)：14mTorr 

基板温度：感受器的温度(20℃) 

刻蚀是在刻蚀深度为100～300nm的范围，改变刻蚀时间而进行，制作刻蚀深度不同的试样。接着，采用与氮化硅(SiNx)膜的刻蚀同样的方法将抗蚀膜剥离后，使用触针式膜厚计(Vecco公司制的“Dektak II”)，测定纯Al或Al合金膜的刻蚀厚度。 

上述结果如图26所示。 

如图26所示，本发明的Al-Ge-Gd膜的刻蚀率比，比以往Al-Ni膜的高，确认与纯Al几乎同等程度。 

(实验例7) 

本实验例中，检查表5所示的各种Al合金膜的元素(Ge、Gd及/或La，Ni)对干法刻蚀性能产生的影响。干法刻蚀条件与上述实施例6相同。干法刻蚀性能按如下方法评价。 

(刻蚀率比) 

与实施例6同样进行刻蚀，测定刻蚀后的纯Al膜及各Al合金膜的厚度(刻蚀厚度)。用最小二乘法统计处理这些结果，分别计算纯Al膜的刻蚀率(N2)及Al合金膜的刻蚀率(N1)，将N1/N2之比作为“刻蚀率比”。 

在本实施例中，规定刻蚀率比为0.3以上合格(○)。 

(干法刻蚀后有无残渣) 

对于各种Al合金膜，对于进行了认为需要到膜厚部分的刻蚀深度的刻蚀时间的1.2倍时间的刻蚀的试样，对剥离抗蚀剂后的玻璃基板的表面进行SEM观察(倍率3000倍)，检查有无直径(相当于圆的直径)为0.5μm 以上的残渣。将测定视野设定为5视野，对上述基板表面进行多处测定时，将任何测定部位均未观察到上述残渣(零残渣)的视为合格(○)。 

在本实施例中，将刻蚀率比合格、且干法刻蚀后无残渣的判定为“干法刻蚀性能良好”。 

将所述结果总结记载于表5中。表5中设置有综合评价栏，满足上述两个特性的记上○，任何一个特性不合格的(×)记上×。 

此外，图27表示Al合金膜中的Ge量和刻蚀率比的关系，图28表示Al合金膜中的Gd量、La量和刻蚀率比的关系，图29表示Al合金膜中的Ni量和刻蚀率比的关系。 

表5 

如表5所示，满足本发明的要素的NO.1～4的Al-Ge-Gd膜、NO.6～9的Al-Ge-La膜、NO.11的Al-Ge-Gd-Ni膜、及NO.13的Al-Ge-La-Ni膜，均具良好的干法刻蚀性能。 

与此相对，Gd量多的NO.5的Al-Ge-Gd膜、La量多的NO.10的Al-Ge-La膜均观察到了刻蚀后的残渣、并且刻蚀率比也降低。此外，NO.12的Al-Ge-Gd-Ni膜、及NO.14的Al-Ge-La-Ni膜均为Ni量多、且Ge和Ni的合计量多的例子，虽未观察到刻蚀后的残渣，但刻蚀率比降低。 

根据上述实验结果，考虑各元素对刻蚀率比产生的影响时，如下所述。 

首先，考察Ge对Al-Ge-Gd膜及Al-Ge-La膜产生的影响。 

如图27所示，Ge量在本发明规定的范围内(0.05～0.5原子％)时，刻蚀率比几乎不变，约为0.6。此外，如表5所示，如果在上述范围内，未观察到刻蚀后的残渣。因此确认本发明的Al合金膜，与Ge的含量无关，均显示良好的干法刻蚀性能。 

接着，考察Gd/La对Al-Ge-Gd膜及Al-Ge-La膜产生的影响。 

由图28可知，随着Gd或La的含量的减少，刻蚀率比上升。为了满足本发明规定的刻蚀率比为0.3以上，需要使Gd及/或La的合计量的上限为0.35原子％以上，上限为0.4原子％时，未得到所期望的特性。 

接着考察Ni对Al-Ge-Gd膜及Al-Ge-La膜产生的影响。 

Ni也表现出与上述Gd/La同样的趋势，如图29所示，随着Ni含量的减少，刻蚀率比上升。为了满足本发明规定的刻蚀率比0.3以上，需要使Ni量的上限为0.35原子％，当上限为0.4原子％时，未得到所期望的特性。 

参照特定的方式对本发明进行了详细说明，但在不偏离本发明的精神和范围的情况下，可做各种变更和修改，这一点本领域技术人员应该明白。 

此外，本申请基于2006年11月30日申请的日本专利申请(特愿2006-324494)、以及2007年6月26日申请的日本专利申请(特愿2007-168298)，通过引用而援用其全部内容。 

此外，在此引用的全部参照整体均被采纳。 

产业上利用的可能性 

根据本发明可提供显示装置用Al合金膜、使用其的显示装置，该显示装置用Al合金膜，在不介在阻挡金属层的情况下，可将Al合金膜与由导电性氧化膜组成的透明像素电极直接连接，且应用约220℃的比较低的热处理温度时，也可确保十分低的电阻率和良好的耐热性。 

Claims (11)

1.一种显示装置用Al合金膜，其为在基板上与导电性氧化膜直接连接的显示装置用Al合金膜，

所述Al合金膜含有0.05～0.5原子％Ge，且以合计0.05～0.35原子％的量含有Gd及/或La，干法刻蚀特性得到了提高。

2.一种显示装置用Al合金膜，其为在基板上与非晶质Si层或多结晶Si层直接连接的显示装置用Al合金膜，

所述Al合金膜含有0.05～0.5原子％Ge，且以合计0.05～0.35原子％的量含有Gd及/或La，干法刻蚀特性得到了提高。

3.根据权利要求1或2所述的显示装置用Al合金膜，其中，还含有0.05～0.35原子％Ni，且Ge和Ni的含量合计为0.1～0.45原子％。

4.一种显示装置，其具有权利要求1～3中任一项所述的显示装置用Al合金膜和薄膜晶体管。

5.一种显示装置，其中，权利要求1～3中任一项所述的显示装置用Al合金膜被用于薄膜晶体管的栅电极及扫描线中，且与导电性氧化膜直接连接。

6.一种显示装置，其中，权利要求1～3中任一项所述的显示装置用Al合金膜被用于薄膜晶体管的源电极及/或漏电极以及信号线中，且与导电性氧化膜、以及/或者非晶质Si层或多结晶Si层直接连接。

7.根据权利要求4～6中任一项所述的显示装置，其中，所述薄膜晶体管的源电极及/或漏电极以及信号线由与所述薄膜晶体管的栅电极及扫描线相同的材料构成。

8.根据权利要求4～6中任一项所述的显示装置，其中，所述导电性氧化膜由含有选自氧化铟、氧化锌、氧化锡以及氧化钛中的至少一种的复合氧化物形成。

9.根据权利要求4～6中任一项所述的显示装置，其中，显示装置用Al合金膜的电阻率为4.5μΩ·cm以下。

10.一种溅射靶材，其为用于形成显示装置用Al合金膜的溅射靶材，其中，含有0.05～0.5原子％Ge，且以合计0.05～0.35原子％的量含有Gd 及/或La。

11.根据权利要求10所述的溅射靶材，其中，还含有0.05～0.35原子％Ni，且Ge和Ni的含量合计为0.1～0.45原子％。 

Images