CN101517743A - 用于功率金属氧化物半导体场效应晶体管及集成电路的递减电压多晶硅二极管静电放电电路 - Google Patents
用于功率金属氧化物半导体场效应晶体管及集成电路的递减电压多晶硅二极管静电放电电路 Download PDFInfo
- Publication number
- CN101517743A CN101517743A CNA2007800349186A CN200780034918A CN101517743A CN 101517743 A CN101517743 A CN 101517743A CN A2007800349186 A CNA2007800349186 A CN A2007800349186A CN 200780034918 A CN200780034918 A CN 200780034918A CN 101517743 A CN101517743 A CN 101517743A
- Authority
- CN
- China
- Prior art keywords
- branch
- voltage
- protection circuit
- input protection
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 230000005611 electricity Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 description 11
- 238000004880 explosion Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种用于功率MOSFET的静电放电(ESD)保护网络，其包含含有多晶硅齐纳二极管及电阻器的并联分支，所述保护网络用于保护栅极免遭由ESD引起的高电压所引起的爆裂。所述分支可具有供电压跨越栅极区行进到半导体衬底中的同一或独立路径。具体来说，次级分支具有比初级分支高的击穿电压，使得跨越所述保护网络的两个分支来共享所述电压。装置的ESD保护网络在不增加裸片上所使用空间的情况下提供更有效的设计。所述ESD保护网络也可与其它有源及无源装置(例如晶闸管、绝缘栅极双极晶体管及双极结晶体管)一起使用。
Description
相关申请案交叉参考
本申请案主张2006年9月29日提出申请的序列号为60/848,252的美国临时专利申请案的权益。
技术领域
本发明涉及半导体装置，且具体来说，涉及一种用于处理因静电放电(ESD)事件而产生的电压及电流波形的保护网络。
背景技术
静电放电(ESD)对于半导体装置且明确地说对于金属氧化物半导体(MOS)类型的结构来说是一个特殊问题。来自静电放电的高电压瞬态信号可以10,000伏以上及数安培的峰值电流对对象进行偏压。MOS装置中的独特危险是跨越在所述装置操作的正常过程中所使用的相对薄的栅极电介质形成高电场。当栅极上积累的电荷使栅极氧化物(其通常充当绝缘体)爆裂时，所述栅极电介质(其经常为氧化物)可在高电场条件下爆裂。所述爆裂引起的永久性损坏的影响可能不立即出现，因此，栅极氧化物爆裂的可能性便构成一个实际的可靠性担忧。
普通的功率MOSFET不具有抵御ESD或施加到栅极的其它过多电压信号的保护。二氧化硅(SiO2)经常用作MOS装置中的栅极电介质。通常，SiO2的爆裂电压可高达每厘米10,000,000伏。现代MOS装置可具有400埃厚度的操作栅极氧化物。因此，这一装置的实际爆裂电压仅为约40伏。ESD的主要原因中的一个原因是在产品组装或维护期间与人体的接触。ESD条件的“人体模型”通常涉及与电容器串联的电阻器。在人体模型(HBM)中，有效的人体电容通过与环境甚至最简单的互动而充电到数千伏。必须在所述装置中将此电荷耗散。因此，在ESD事件期间，人体在功率装置看来为高电压电池。
由于ESD条件在许多工作环境中是常见的，因此许多商业MOS装置配备有自备ESD保护***。这些***可是离散的或与主功能电路集成在一起。
一种用于保护装置的栅极免遭高于氧化物击穿的电压的方法采用构造于多晶硅栅极中且接着连接于栅极、源极及/或漏极端子之间的背对背二极管。此方法有效地改善MOSFET栅极的ESD额定值且用于避免过电压损坏。然而，栅极-源极泄漏电流显著地增加，因为构造于多晶硅中的二极管比在单晶硅中具有大得多的泄漏电流。使用此方法，最大栅极泄漏电流通常从100毫微安增加到10微安。某些制造商已构造出结合多晶硅二极管的其它组件，因此添加某些有限的控制功能，例如过电流保护。
通常实施于CMOS IC上的典型ESD保护结构的实例是图1a的电路。图中齐纳二极管10.1及10.2保护N-mos功率晶体管20的栅极免遭极高电压。每一对齐纳二极管经配置以指向相反方向，使得对于在跨越所述对的任一方向上流动的电流来说，必定招致一个齐纳击穿电压(加上一个经正向偏压二极管的压降)。齐纳二极管的反向击穿电压取决于所述二极管的特性，但通常比经正向偏压二极管(约为数伏或数十伏)高得多(约为0.6到0.8伏)。对于极高电压，二极管对可传导直到输入电压达到足够低的电压而致使所述对断开。齐纳二极管经制作以使得其反向击穿电压加上一个经正向偏压二极管的压降小于功率晶体管20的爆裂电压。
然而，使用多晶硅来制作适合于ESD保护电路的二极管具有以下缺点：二极管是泄漏二极管，且因此可产生大量的泄漏电流。其它二极管具有所建议的多个多晶硅二极管堆栈，其中电流限制电阻器位于所述堆栈之间。参见(举例来说)第6,172,383号美国专利。然而，此类建议仍具有不可接受的泄漏电流。此项技术所需要的是一种对于正常操作条件具有有限或受控泄漏及对于非常条件具有ESD或高电压保护的保护电路。
发明内容
本发明的主题是一种ESD保护电路，明确地说是用于MOSFET或具有源极、栅极以及漏极端子的其它功率装置的ESD保护电路。所述保护电路具有初级及次级分支。所述两个分支彼此电并联且耦合于栅极输入线与所述源极端子之间。所述初级分支具有小的串联缓冲电阻及至少一对背对背(阴极对阴极)齐纳二极管。所述背对背齐纳二极管设定所述初级分支的击穿电压。因此，总电压是跨越所述串联电阻的电压降、所述第一齐纳二极管的反向击穿电压以及跨越所述第二齐纳二极管的正向电压降的总和。初级击穿电压被设定为稍微高于装置的正常栅极到源极操作电压。举例来说，如果所述装置在8伏下操作，则所述击穿电压将被设定为约11或12伏。
本发明提供一种称为栅极镇流电阻器的第二电阻器，其安置于栅极电极与次级分支之间。初级分支第一缓冲电阻器减少初级分支中的泄漏电流，但其在ESD事件期间的存在致使电压在栅极上积累。栅极镇流电阻器防止所述电压积累且跨越因高ESD而击穿的第二分支施加所述电压。
初级分支具有用于两个用途的界定明确的串联电阻。首先，所述电阻在所述分支中的二极管堆栈击穿时减少进入到初级分支中的电流。跨越初级分支的电压降将由于初级分支中存在所述小电阻而与所施加的电压成比例地增加。所述电压将跨越次级分支而出现。当次级分支接近击穿时，ESD电流将由所述两个分支共享。
第二用途是减少泄漏电流。次级分支的击穿经偏移且大于初级分支的击穿电压。如以上所提及，多晶硅二极管是泄漏二极管。当泄漏被测量为目标栅极额定值(例如8伏)的80％时，相同电压跨越次级分支而出现。由于次级分支的击穿被设定为高于初级分支的击穿电压，因此由次级分支产生的泄漏可为低于初级分支的泄漏的数量级。在DC电压的情况中，泄漏值比得上单一二极管的泄漏。
次级分支具有更高的击穿电压。在一个实施例中，次级分支包含两对或两对以上背对背齐纳二极管。每一对背对背齐纳二极管具有个别的反向齐纳二极管击穿电压及正向齐纳二极管电压降。第二分支的击穿电压是背对背对齐纳二极管的反向齐纳及正向齐纳电压降。在一典型实施例中，次级分支的击穿电压被设定为在15与20伏之间或正常操作电压的二到三倍。第二分支将在所施加的栅极电压达到临界值之前将电流从栅极传导出去并保护栅极氧化物免遭爆裂。在其它实施例中，次级分支包含串联镇流电阻。
附图说明
参照附图来揭示本发明，其中：
图1a为不具有串联镇流电阻器的单一二极管分支保护电路的示意图。
图1b为具有串联镇流电阻器的单一二极管分支保护电路的示意图。
图1c为显示图1a及1b中所示电路在测试中性能的曲线图，其中曲线A及B分别表示若干结果。
图2a为本发明一个实施例的示意图。
图2b为显示图2a中所示的电路的性能的曲线。
图3为本发明的实施例的示意图；
图4为具有多晶硅二极管的装置的截面图；
图5为具有单一二极管分支的控制装置及体现本发明的装置中晶格温度随时间的图形绘示；
图6为具有单一二极管分支的控制装置及体现本发明的装置中栅极输入处的电压的图形绘示；
图7为具有单一二极管分支的控制装置及体现本发明的装置中MOS接口处的电压的图形绘示。
图8显示图2a中所示的集成电路的平面图。
本文所述的实例图解说明本发明的几个实施例但不应被视为以任何方式限定本发明的范围。
具体实施方式
图1a显示不具有串联齐纳镇流电阻的背对背二极管堆栈是如何的，且图1b显示具有串联齐纳电阻11的相同二极管堆栈。在两个图中，所述齐纳二极管堆栈具有阴极对阴极齐纳多晶硅二极管10.1及10.2，所述二极管在一个端处耦合到mosfet 20的漏极且在另一端处耦合到栅极输入线14。在图1b中，堆栈10经由串联齐纳镇流电阻器11而连接到栅极输入线14。
将电压V施加到输入端子15且在图1c中显示两次试验的结果。图中第一曲线A显示在未使用串联齐纳镇流电阻11时的结果且第二曲线B表示在使用如图1b中所示的串联齐纳镇流电阻11时的结果。当不存在串联齐纳镇流电阻时，所述二极管堆栈的击穿电压在曲线A中约为12伏(BV1)且在15伏处，电流迅速升高到1安培。曲线中在12伏处的急转指示所述二极管堆栈的快速响应时间。然而，堆栈10产生大量的泄漏电流，尤其是对于低至13或14伏的击穿电压。当将串联齐纳镇流电阻11添加到二极管堆栈时，泄漏电流便小得多了。参见曲线B。其显示，当图1b的二极管堆栈具有低至两欧姆的串联齐纳镇流电阻11时，15伏处的电流仅为0.4安培或比不具有串联齐纳镇流电阻的二极管堆栈的电流小60％。
转到图2a，图中显示本发明的一个实施例。输入端子150经由节点151及152而连接到第一及第二分支103、105。保护电路的输出端子160连接到功率mosfet的栅极。一个或一个以上的任选电阻器(例如170)可安置于节点151、152之间，节点151、152将分支103、105连接到从输入端子150延伸到输出端子160的栅极线。受保护装置100是具有栅极区110、源极区112及漏极区114的MOSFET。栅极110具有金属或高掺杂多晶硅的电极。所述栅极电极下面是绝缘层，通常为二氧化硅层。所述栅极氧化物层在安置于源极与漏极之间的沟道区上方且在硅上。
ESD保护网络101具有初级及次级并联分支103、105。设置这些分支103、105以保护栅极氧化物。栅极氧化物层是半导体装置中易受损坏的组件，且栅极氧化物在存在电压冲击的情况下易爆裂。第一分支103为初级分支。所述初级分支具有设定为目标栅极保护额定值的击穿电压，通常其在8-25伏的范围内。所述初级分支含有齐纳镇流电阻器102及两个阴极对阴极齐纳二极管104a、104b。所述二极管及电阻器为多晶硅。初级分支103与图1b中所示的对应栅极到漏极结构大致相同。如以上所提及，所述初级分支具有两个用途。第一用途是减少进入到所述分支中的电流，借此充当镇流电阻器。第二用途是增大跨越所述分支的电压，因为所述分支在击穿时传导更多的电流。
次级分支105具有比第一或初级分支103高的击穿电压。次级分支105具有四个齐纳二极管106a、106b、108a、108b。所述电压跨越次级分支105而出现，且当其接近此分支的击穿电压时，所述分支将开始传导电流。所述两个分支共享通向源极114的共用路径。通过移除可使栅极爆裂的电压并允许电压跨越所述分支而行进到接地来耗散电压，借此保护装置。
栅极镇流电阻器120连接于次级分支105与栅极电极之间。如以上所述提及，当电压在栅极上积累时，所述栅极镇流电阻器将所述电压施加到次级分支且因此针对齐纳镇流电阻器102所产生的瞬态高电压而保护所述栅极。
图1c的曲线B指导如何添加两对背对背二极管106a、106b、108a、108b的次级分支来保护mosfet 100。注意具有标记BV2的圆圈区域C。在15与20伏之间，第二分支应击穿并在栅极上的电压达到栅极爆裂电压(约40伏)之前迅速将电流从栅极传导出去。为实现此结果，包括两个背对背二极管对106a、106b、108a、108b的二极管堆栈形成次级分支105。将所述分支的击穿电压(BV2)构造为在15与20伏之间。因此，在(举例来说)17伏处，次级分支将击穿且电流将短接到接地。图2b中的曲线中标记为D的区段显示电路在所施加的电压超过BV2时的如何表现。总的来说，在高于约12伏(BV1)的电压处，初级分支击穿并开始传导。载送到接地的电流继续沿图2b的曲线B的斜率逐渐地升高。在次级分支的击穿电压(BV2)(约17伏)处，保护电路意识到所施加的电压并非小的瞬态而可能为较大ESD脉冲的开始。因此，在BV2处，次级分支击穿且较高电流分流到接地。然而，随着将更多的电流分流到接地，保护电路保护栅极免于经受爆裂电压。
参照图3，图中显示所述装置的另一实施例。输入端子250经由节点251及252而连接到第一及第二分支203、205。保护电路的输出端子260连接到功率mosfet的栅极。一个或一个以上的任选电阻器(例如270)可安置于节点251、252之间，节点251、252将分支203、205连接到从输入端子250延伸到输出端子260的栅极线。受保护装置是具有栅极区210、源极区212及漏极区214的MOSFET。在此实施例中，二极管网络201具有两个并联分支203、205，每一分支具有其自身的通向源极区212的路径。第一分支203具有串联镇流电阻器202及两个齐纳二极管204a、204b。第二分支205具有为串联镇流电阻器206及两个齐纳二极管208a、208b的相同配置。同样，第二分支205具有比第一分支203高的击穿电压。此电压跨越次级分支而出现且当其接近此分支的击穿电压时，所述次级分支将开始传导电流，且总电流现在将共享于两个分支之间。偏移击穿电压的意义是为泄漏作打算。当泄漏被测量为目标栅极额定值的80％(举例来说，8伏)时，此电压也跨越次级分支而出现。由于次级分支具有较高的击穿电压，因此次级分支所产生的泄漏可为低于初级分支中的泄漏电流的数量级。同样，ESD保护网络使用多晶硅二极管及电阻器。
栅极镇流电阻器220连接于次级分支205与栅极电极之间。如以上所提及，当电压在栅极上积累时，所述栅极电阻器将所述电压施加到次级分支且因此由于齐纳镇流电阻器202所产生的瞬态高电压而保护所述栅极。
参照图4，图中为体现本发明的装置300的部分截面图。栅极电极310通过钝化层322与源电极312分离。另外，栅极电极310与源电极312之间存在层间介电(ILD)层320。ILD层320下面是具有交替的N+区304a与P-区304b的二极管结构304的一部分。二极管结构304下方是场氧化物层318。此外，场氧化物318下方是衬底324。最后，依据此透视图所述装置的底部处存在热触点326。
这些不同实施例中所示的ESD保护网络可用于所有有源及无源装置中。例如，尽管所述装置已显示于MOSFET装置中，但其还可用于晶闸管、双极结晶体管及绝缘栅极双极晶体管。所属领域的技术人员应理解，其它装置可使用所揭示的ESD保护网络。
图8显示电路100的平面布局。具有二极管104a、104b及电阻器102的第一分支103形成于内环803/802中且由二极管106a、b及108a、b组成的第二分支105位于外环805中。齐纳串联镇流电阻器102约为4欧姆且由迹线802指示；栅极镇流电阻器120由迹线820来表示。内部源极金属形成接地连接。所属领域的技术人员理解，可将一个或一个以上的二极管环添加到电路200的结构以提供三个或三个以上的次级分支而进一步处理ESD事件。
图5为最大晶格温度的图形图解说明。其具有两条迹线。一条迹线显示具有单一分支的预期晶格温度且另一迹线显示具有以上所描述的并联分支的装置的预期晶格温度。如在所述图解说明中可看到，具有双分支二极管网络的装置与具有单一二极管分支的装置相比，晶格温度明显地降低。明确地说，带有单一分支的装置具有超过900开度的温度，其中以迅速升高的斜度达到所述温度。使用并联分支的装置具有稍微超过500开度的最大温度，其中随时间以较适度的升高达到所述温度。减少的晶格温度增加所述装置的可操作性，借此产生优于现有技术的优点。参照图6及7，曲线分别表示栅极输入及MOS接口处的电压。两个图显示，二极管网络的第二分支有助于将电压箝位到约20伏。具有单一二极管分支的装置具有在26-28伏之间的峰值。
尽管已参照特定实施例描述了本发明，但所属领域的技术人员应理解，可在不背离本发明范围的情况下对所述实施例做出各种改变且可用等效物来替代其要素。另外，为在不背离本发明范围的情况下使特定情形或材料适应本发明的教示可做出许多修改。举例来说，本发明的保护电路可具有两个以上的分支。然而，整个保护电路的击穿可由所有分支的最低击穿电压来设定。在优选实施例中，通常选择最接近输入节点的分支作为控制分支且其将具有最低的击穿电压。其它分支可具有等于或大于第一分支的击穿电压。
因此，本文并非打算将本发明局限于本文所揭示的用于实施本发明的特定实施例，而是本发明将包含归属于所附权利要求书的范围及精神内的所有实施例。
Claims (13)
1、一种输入保护电路，其用于离散功率半导体装置或集成到较大电路中的功率半导体装置，所述输入保护电路包括：
输入端子、参考端子及输出端子，其用于连接到受保护的功率半导体装置；
第一分支，其耦合于所述输入端子与所述参考端子之间，所述第一分支包括具有第一击穿电压的至少一对背对背齐纳二极管；及
一个或一个以上其它分支，其耦合于所述输出端子与所述参考端子之间，每一其它分支包括具有另一击穿电压的至少一对背对背齐纳二极管，其中所述其它击穿电压等于或大于所述第一击穿电压。
2、如权利要求1所述的输入保护电路，其中所述受保护的功率半导体装置具有：栅极；栅极信号线，其连接于所述输入端子与所述输出端子之间以用于将电压施加到所述栅极；源极；及漏极。
3、如权利要求1所述的输入保护电路，其中所述分支中的一者包括两对背对背齐纳二极管。
4、如权利要求1所述的输入保护电路，其中所述分支中的一者包括与所述至少一对背对背齐纳二极管串联的镇流电阻器。
5、如权利要求3所述的输入保护电路，其进一步包括与所述栅极及所述第二分支与所述栅极信号线的结串联的栅极镇流电阻器。
6、如权利要求1所述的输入保护电路，其中所述分支中的每一者包括与所述至少一对背对背齐纳二极管串联的镇流电阻器。
7、如权利要求5所述的输入保护电路，其进一步包括与所述栅极及所述第二分支与所述栅极信号线的所述结串联的栅极镇流电阻器。
8、如权利要求1所述的输入保护电路，其中所述分支包括多晶硅二极管。
9、如权利要求4或5所述的输入保护电路，其中所述镇流电阻器及齐纳二极管包括多晶硅。
10、如权利要求1所述的输入保护电路，其中任一分支包括两对或两对以上背对背齐纳二极管。
11、如权利要求1所述的输入保护电路，其进一步包括连接于所述第一与第二分支之间的电阻器。
12、如权利要求11所述的输入保护电路，其进一步包括三个或三个以上的分支及连接于一个或一个以上的邻近分支对之间的电阻器。
13、一种在具有栅极、栅极信号线、源极及漏极端子的功率半导体装置中的静电放电保护电路，其包括：
第一及第二分支，其被安置成彼此电并联且具有耦合到所述栅极的输入线的输入共用节点及耦合到所述源极的输出共用节点；
所述第一分支包括至少一对背对背齐纳二极管及串联电阻且具有第一击穿电压及第一泄漏电流；
所述第二分支包括具有大于所述第一击穿电压的第二击穿电压及小于所述第一泄漏电流的第二泄漏电流的至少两对或两对以上背对背齐纳二极管；及
所述栅极端子与所述两个分支的共用端子之间的电阻。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84825206P | 2006-09-29 | 2006-09-29 | |
| US60/848,252 | 2006-09-29 | ||
| PCT/US2007/080069 WO2008042843A2 (en) | 2006-09-29 | 2007-10-01 | Tapered voltage polysilicon diode electrostatic discharge circuit for power mosfets and ics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101517743A true CN101517743A (zh) | 2009-08-26 |
| CN101517743B CN101517743B (zh) | 2011-07-20 |
Family
ID=39269138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800349186A Expired - Fee Related CN101517743B (zh) | 2006-09-29 | 2007-10-01 | 用于功率金属氧化物半导体场效应晶体管及集成电路的递减电压多晶硅二极管静电放电电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7768034B2 (zh) |
| KR (1) | KR101221194B1 (zh) |
| CN (1) | CN101517743B (zh) |
| DE (1) | DE112007002258T5 (zh) |
| TW (1) | TWI496272B (zh) |
| WO (1) | WO2008042843A2 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958538A (zh) * | 2010-04-07 | 2011-01-26 | 苏州佳世达光电有限公司 | 电路保护*** |
| CN103022027A (zh) * | 2011-09-20 | 2013-04-03 | 株式会社东芝 | 半导体装置 |
| TWI594393B (zh) * | 2016-03-31 | 2017-08-01 | 旺宏電子股份有限公司 | 靜電放電保護元件 |
| US9786651B2 (en) | 2016-02-17 | 2017-10-10 | Macronix International Co., Ltd. | Electrostatic discharge device |
| CN110098184A (zh) * | 2018-01-29 | 2019-08-06 | Dialog半导体（英国）有限公司 | 晶体管器件的静电放电保护 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8207784B2 (en) | 2008-02-12 | 2012-06-26 | Semi Solutions, Llc | Method and apparatus for MOSFET drain-source leakage reduction |
| US7902604B2 (en) * | 2009-02-09 | 2011-03-08 | Alpha & Omega Semiconductor, Inc. | Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection |
| US8810004B2 (en) | 2009-11-26 | 2014-08-19 | Nxp, B.V. | Methods, systems and devices for electrostatic discharge protection |
| FR2975224B1 (fr) * | 2011-05-12 | 2013-07-26 | St Microelectronics Sa | Dispositif de protection haute performance contre des decharges electrostatiques |
| DE102012014860A1 (de) * | 2012-07-26 | 2014-05-15 | Infineon Technologies Ag | ESD-Schutz |
| US9966584B2 (en) | 2013-03-11 | 2018-05-08 | Atieva, Inc. | Bus bar for battery packs |
| US10084214B2 (en) | 2013-03-15 | 2018-09-25 | Atieva, Inc. | Automatic switchover from cell voltage to interconnect voltage monitoring |
| US9041454B2 (en) | 2013-03-15 | 2015-05-26 | Atieva, Inc. | Bias circuit for a switched capacitor level shifter |
| US10901019B2 (en) | 2013-03-15 | 2021-01-26 | Atieva, Inc. | Method of connecting cell voltage sensors |
| US10063071B2 (en) | 2013-03-15 | 2018-08-28 | Atieva, Inc. | Balance resistor and low pass filter |
| US9331642B2 (en) | 2014-06-27 | 2016-05-03 | Freescale Semiconductor, Inc. | Monolithic transistor circuits with tapered feedback resistors, RF amplifier devices, and methods of manufacture thereof |
| TWI652791B (zh) | 2015-03-27 | 2019-03-01 | 力智電子股份有限公司 | 半導體裝置 |
| JP6745660B2 (ja) * | 2016-07-08 | 2020-08-26 | ローム株式会社 | ゲート駆動回路 |
| DE102016120292A1 (de) * | 2016-10-25 | 2018-04-26 | Infineon Technologies Ag | Halbleitervorrichtung, die eine Transistorvorrichtung enthält |
| JP6643268B2 (ja) * | 2017-03-24 | 2020-02-12 | 株式会社東芝 | 半導体装置 |
| KR101986711B1 (ko) * | 2017-12-12 | 2019-09-30 | (주) 트리노테크놀로지 | 정전기 보호 기능을 구비한 전력 반도체 장치 |
| JP7278369B2 (ja) * | 2019-04-09 | 2023-05-19 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
| TWI713192B (zh) * | 2020-02-07 | 2020-12-11 | 世界先進積體電路股份有限公司 | 控制電路 |
| US11631663B2 (en) | 2020-04-23 | 2023-04-18 | Vanguard International Semiconductor Corporation | Control circuit and high electron mobility element |
| CN113764407B (zh) * | 2021-08-12 | 2024-03-12 | 深圳市芯电元科技有限公司 | 一种改善栅极特性的mosfet芯片制造工艺 |
| US11936383B2 (en) * | 2021-12-01 | 2024-03-19 | Tagore Technology, Inc. | Bias-less dynamic miller clamp |
| CN114883417B (zh) * | 2022-07-04 | 2022-10-18 | 深圳市威兆半导体股份有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386136A (en) | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
| US5767500A (en) * | 1996-02-06 | 1998-06-16 | Symbol Technologies, Inc. | Automatic identification of hardware |
| US5602046A (en) | 1996-04-12 | 1997-02-11 | National Semiconductor Corporation | Integrated zener diode protection structures and fabrication methods for DMOS power devices |
| US5798573A (en) * | 1997-04-01 | 1998-08-25 | Kb Electronics, Inc. | Split power supply |
| JP3191747B2 (ja) | 1997-11-13 | 2001-07-23 | 富士電機株式会社 | Ｍｏｓ型半導体素子 |
| US6172383B1 (en) | 1997-12-31 | 2001-01-09 | Siliconix Incorporated | Power MOSFET having voltage-clamped gate |
| JP3911566B2 (ja) * | 1998-01-27 | 2007-05-09 | 富士電機デバイステクノロジー株式会社 | Ｍｏｓ型半導体装置 |
| US6413822B2 (en) * | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
| US6906386B2 (en) * | 2002-12-20 | 2005-06-14 | Advanced Analogic Technologies, Inc. | Testable electrostatic discharge protection circuits |
| JP4170210B2 (ja) | 2003-12-19 | 2008-10-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
-
2007
- 2007-09-29 TW TW096136688A patent/TWI496272B/zh not_active IP Right Cessation
- 2007-10-01 KR KR1020097006731A patent/KR101221194B1/ko active IP Right Grant
- 2007-10-01 DE DE112007002258T patent/DE112007002258T5/de not_active Withdrawn
- 2007-10-01 WO PCT/US2007/080069 patent/WO2008042843A2/en active Application Filing
- 2007-10-01 US US11/865,191 patent/US7768034B2/en active Active
- 2007-10-01 CN CN2007800349186A patent/CN101517743B/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958538A (zh) * | 2010-04-07 | 2011-01-26 | 苏州佳世达光电有限公司 | 电路保护*** |
| CN101958538B (zh) * | 2010-04-07 | 2013-06-05 | 苏州佳世达光电有限公司 | 电路保护*** |
| CN103022027A (zh) * | 2011-09-20 | 2013-04-03 | 株式会社东芝 | 半导体装置 |
| US9786651B2 (en) | 2016-02-17 | 2017-10-10 | Macronix International Co., Ltd. | Electrostatic discharge device |
| TWI594393B (zh) * | 2016-03-31 | 2017-08-01 | 旺宏電子股份有限公司 | 靜電放電保護元件 |
| CN110098184A (zh) * | 2018-01-29 | 2019-08-06 | Dialog半导体（英国）有限公司 | 晶体管器件的静电放电保护 |
| CN110098184B (zh) * | 2018-01-29 | 2023-06-06 | Dialog半导体（英国）有限公司 | 晶体管器件的静电放电保护 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090074181A (ko) | 2009-07-06 |
| CN101517743B (zh) | 2011-07-20 |
| TWI496272B (zh) | 2015-08-11 |
| DE112007002258T5 (de) | 2009-07-30 |
| US7768034B2 (en) | 2010-08-03 |
| KR101221194B1 (ko) | 2013-01-18 |
| WO2008042843A3 (en) | 2008-06-19 |
| WO2008042843A2 (en) | 2008-04-10 |
| US20080087963A1 (en) | 2008-04-17 |
| TW200830533A (en) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517743B (zh) | 用于功率金属氧化物半导体场效应晶体管及集成电路的递减电压多晶硅二极管静电放电电路 | |
| US9013848B2 (en) | Active clamp protection circuit for power semiconductor device for high frequency switching | |
| CN111106107B (zh) | 低电容瞬态电压抑制器 | |
| US7916439B2 (en) | Semiconductor switch arrangement and an electronic device | |
| KR101006827B1 (ko) | 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프 | |
| US5043782A (en) | Low voltage triggered snap-back device | |
| US10026712B2 (en) | ESD protection circuit with stacked ESD cells having parallel active shunt | |
| US7186594B2 (en) | High voltage ESD-protection structure | |
| US10263419B2 (en) | Transient voltage protection circuits, devices, and methods | |
| JP5801609B2 (ja) | 保護回路素子 | |
| US5751525A (en) | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages | |
| US9224726B2 (en) | Electrostatic discharge protection circuit, equipment and method | |
| US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
| JPH05505062A (ja) | 低電圧でトリガされるスナップバック装置 | |
| EP1482554B1 (en) | Electrostatic discharge protection device | |
| Chen et al. | Power-rail ESD clamp circuit with polysilicon diodes against false trigger during fast power-on events | |
| EP3944316A1 (en) | An electrostatic discharge protection semiconductor structure and a method of manufacture | |
| KR102161796B1 (ko) | 전기적 스트레스 보호회로 및 이를 포함하는 전자 장치 | |
| Lei et al. | Use of High Voltage OBIRCH Fault Isolation Technique in Failure Analysis of High Voltage IC's | |
| US6870227B1 (en) | Device for protecting against electrostatic discharge | |
| US8987778B1 (en) | On-chip electrostatic discharge protection for a semiconductor device | |
| Šeliga et al. | TCAD development of ESD protection for IPD technology | |
| Williams et al. | A novel automotive 60 V load-dump protected ESD diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Arizona, USA Patentee after: FAIRCHILD SEMICONDUCTOR Corp. Address before: Maine Patentee before: FAIRCHILD SEMICONDUCTOR Corp. |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 Termination date: 20211001 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |