CN101512956A - 用于高速lvds通信的同步的方法和设备 - Google Patents
用于高速lvds通信的同步的方法和设备 Download PDFInfo
- Publication number
- CN101512956A CN101512956A CNA200780032487XA CN200780032487A CN101512956A CN 101512956 A CN101512956 A CN 101512956A CN A200780032487X A CNA200780032487X A CN A200780032487XA CN 200780032487 A CN200780032487 A CN 200780032487A CN 101512956 A CN101512956 A CN 101512956A
- Authority
- CN
- China
- Prior art keywords
- lvds
- clock
- receiver
- word
- receive clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一种通过多个低压差分信令(LVDS)信道(50)传送有用负荷数据的方法和***。第一设备(100)通过N个LVDS信道(50),将有用负荷数据和同步信息、连同被同步到有用负荷数据的字时钟一起发送到第二设备(150)。第二设备从字时钟生成M个LVDS接收时钟,每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且每个接收时钟具有不同的相位。第二设备(150)的N个LVDS接收机(160)中的每个接收机:通过使用M个LVDS接收时钟中的每个接收时钟来把同步数据与参考字相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值;选择产生最大相关值的所选的LVDS接收时钟;以及通过使用所选择的LVDS接收时钟来接收用于对应的LVDS信道(50)的有用负荷数据。
Description
本发明涉及高速数据通信,具体地涉及用于高速、低压差分信令(LVDS)通信的方法和设备,更具体地,涉及这样的用于把视频数据传送到显示设备的方法。
低压差分信令(LVDS)信道广泛地使用于具有低电磁干扰(EMI)的高带宽数据通信。LVDS标准需要接收机恢复发送时钟,并把它的频率乘以“串行化因子(serialization factor)”。芯片级噪声、抖动和固有的延迟限制了恢复的时钟分布网络(clock distribution network)的物理长度,所以限制了可以由相同时钟驱动的LVDS接收机的数目。
大量的各种各样的“时钟恢复”和“时钟偏差控制”方法被使用于高带宽/高时钟速率数据流播。例子包括本地锁相环(PLL)、具有可编程反馈的延迟锁定环(DLL)、从数据流的时钟恢复(例如,曼彻斯特译码)和可调谐的延迟线。
然而,对于某些应用,这些时钟恢复解决方案是不切实际的。
例如,考虑这样的情形:把视频数据传送到高分辨率UXGA-W-一种具有可编程的色深度、可编程的基色数目和低功率要求的硅基液晶(LCOS)设备。假设LVDS信道可以以1.0Gbps运行,对于高数据速率(25Gbps数据输入,对于每种颜色12比特,5种基色,和180Hz帧速率),需要总共25个LVDS数据输入。为每个LVDS接收机都包括PLL/DLL将汲取极大量的功率。同时,在这样的情形下,时钟频率可能超过500MHz(2ns周期)。数据建立和保持时间需要被控制在非常严格的容限内。所以,静态LVDS时钟线分布是不够的,因为由于沿时钟分布线到LVDS接收机的传播延迟而引起的时钟偏差将导致不正确的数据配准(data registering)。所以,在这样的应用中,固定的LVDS时钟恢复技术不是合适的解决方案。
而且,在某些应用中,要被传送的总的数据速率可能是高度可变的。更具体地,在某些条件下,可能需要LVDS数据接收机的全部定额装备(fullcomplement)来支持总的数据速率要求,而在其它条件下,总的数据速率可能被减小,使得少于LVDS数据接收机的全部定额装备便可以支持它。在那种情形下,在较低的数据速率条件下,比所需要的要多的LVDS数据接收机被使用。这进而又导致比所需的更大的功耗。
另外,有时可以预料到或许一个或多个LVDS接收机可变为不工作的或有故障的。在那种情形下,即使在剩余的LVDS信道上可能存在足够的数据容量来传送所有的有用负荷数据,整个有用负荷数据也不能成功地传递。
因此,希望提供一种用于在多个LVDS信道上传送数据的***和方法,其利用改进的时钟恢复和摆动(slew)控制技术。还希望提供带有多个LVDS接收机的设备,其在总的数据速率被减小到不需要利用所有的可用LVDS接收机的水平时减小或消除了功率浪费。又希望提供带有多个LVDS接收机的设备,其即使在一个或多个LVDS接收机变为不工作或有故障时,也可以在某些条件下连续成功地接收有用负荷数据。
在本发明的一方面,一种通过多个低压差分信令(LVDS)信道把有用负荷数据从第一设备传送到第二设备的方法,包括:通过N个LVDS信道把有用负荷数据和同步信息从第一设备发送到第二设备;把字时钟从第一设备发送到第二设备,其中字时钟与有用负荷数据同步;N个LVDS信道中的每个信道的有用负荷数据和同步信息在第二设备的N个LVDS接收机的相应接收机处接收;在第二设备处接收字时钟;从字时钟生成M个LVDS接收时钟,M个LVDS接收时钟中的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且M个LVDS接收时钟中的每个接收时钟具有互相不同的相位;以及在N个LVDS接收机中的每个接收机处:使用M个LVDS接收时钟中的每个接收时钟来使同步数据与参考字进行相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值,选择产生最大相关值的所选择的LVDS接收时钟,并且使用所选择的LVDS接收时钟接收用于相应的LVDS信道的有用负荷数据。
在本发明的另一方面,一种用于通过多个低压差分信令(LVDS)信道接收有用负荷数据的设备,包括:字时钟接收机,其适于接收字时钟并由此从字时钟生成M个LVDS接收时钟,所述M个LVDS接收时钟中的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,M个LVDS接收时钟中的每个接收时钟具有相互不同的相位;以及N个LVDS接收机,每个接收机适于从N个LVDS信道中的对应信道接收数据和同步信息。所述N个LVDS接收机中的每个接收机包括:差分线(differential line)接收机,其适于接收数据和同步信息;M个样本移位寄存器,每个寄存器适于接收M个LVDS接收时钟中的对应接收时钟并与之同步,以便在其中存储来自差分线接收机的同步信息;M个相关器,每个相关器适于把参考字与存储在M个样本移位寄存器的对应移位寄存器中的同步信息进行相关,以便为M个LVDS接收时钟的每个接收时钟产生相关值;时钟选择器,其适于接收来自所述M个相关器的每个相关器的相关值并选择产生最大相关值的、M个LVDS接收时钟中的一个接收时钟;以及数据寄存器,其适于接收所选的LVDS接收时钟并与之同步,以便在其中存储来自差分线接收机的有用负荷数据。
在本发明的又一方面,一种用于通过多个低压差分信令(LVDS)信道传送有用负荷数据的***,包括:数据发送设备,所述数据发送设备包括N个LVDS接收机,其适于通过N个LVDS信道发送有用负荷数据和同步信息;字时钟发射机,其适于发送字时钟,其中字时钟与有用负荷数据同步;以及数据接收设备,所述数据接收设备包括:字时钟接收机,其适于接收字时钟并且由此从字时钟生成M个LVDS接收时钟,所述M个LVDS接收时钟中的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且所述M个LVDS接收时钟中的每个接收时钟具有相互不同的相位;以及N个LVDS接收机,每个接收机适于从N个LVDS信道中的对应LVDS信道接收数据和同步信息。所述N个LVDS接收机中的每个接收机包括:差分线接收机,其适于接收数据和同步信息;M个样本移位寄存器,每个移位寄存器适于接收M个LVDS接收时钟中的对应接收时钟并与之同步,以便在其中存储来自差分线接收机的同步信息;M个相关器,每个相关器适于把参考字与被存储在M个移位寄存器的对应移位寄存器中的同步信息进行相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值;时钟选择器,其适于接收来自所述M个相关器的每个相关器的相关值并选择产生最大相关值的、M个LVDS接收时钟中的一个接收时钟;以及数据寄存器,其适于接收所选的LVDS时钟并与之同步,以便在其中存储来自差分线接收机的有用负荷数据。
图1是显示在利用多个LVDS通信信道的***的一个实施例中的各种部件的简化功能框图;
图2是显示在LVDS接收机的一个实施例中的各种部件的简化功能框图;
图3是显示在字时钟接收机的一个实施例中的各种部件的简化功能框图;以及
图4显示在利用多个LVDS接收机的设备中的数据处理结构。
现在将在下文中参照附图更全面地描述本发明,在图上示出本发明的优选实施例。然而,本发明可以以不同的形式体现,并且不应当被解释为限于这里所阐述的实施例。相反地,这些实施例作为本发明的教导的例子而被提供。
正如这里使用的,“有用负荷数据”是要通过一个或多个通信信道被传送的用户数据或应用数据,而不包括分开的控制、信令、格式化、或用于配置、控制或适当地操作通信信道的其它广义地定义的“数据”。例如,在数据被传送到显示设备的情形下,有用负荷数据可以是经由列线(columnline)被提供到显示设备的像素的视频数据。
图1是显示在利用多个低压数据信令(LVDS)通信信道50的***10的一个实施例中的各种部件的简化功能框图。正如本领域技术人员将会意识到的,图1所示的各种“部件”的一个或多个可以通过使用软件控制的微处理器、硬连线的逻辑电路、或它们的组合而被物理地实施。另外,虽然为了说明的目的在图1上所述部件在功能上被分离开,但它们可以被组合在任何物理的实现中。
***10包括第一设备100和第二设备150。第一设备100是数据发送设备,而第二设备150是数据接收设备。在一个实施例中,第一设备100包括视频数据处理设备,而第二设备150包括显示设备,所述显示设备包括多个显示像素。在一个实施例中,第二设备150可包括高分辨率UXGA-W-硅基液晶(LCOS)设备,其可能进而又具有可编程的色深度、可编程的基色数目、并且因此具有可以根据可编程的操作参数变化的数据速率。
进而,第一设备100又包括多个LVDS发射机110、时钟生成电路120和字时钟发射机130。有利地,第一设备100还包括多个并行到串行的转换器140,每个转换器与LVDS发射机110中的对应发射机相关联。同时,第二设备150包括多个LVDS接收机160和字时钟接收机170。有利地,第二设备150还包括多个串行到并行转换器190,每个转换器与LVDS接收机160中的对应接收机相关联。
在***10中,LVDS发射机110通过多个LVDS信道50与LVDS接收机160通信。每个LVDS信道50可包括背板传输线、同轴连接、或其它适当的物理层互连媒体。
在运行中,每个并行到串行转换器140接收P比特宽的并行数据,并且把数据串行化以便传输。同时,时钟生成电路130接收具有频率FLVDS_WORD的字时钟,并生成具有符合公式(1)的频率FLVDS_TX的LVDS发送时钟:
(1)FLVDS_TX/FLVDS_WORD=P
时钟FLVDS_TX和FLVDS_WORD都被提供给并行到串行转换器140。
每个LVDS发射机110通过对应的LVDS信道50以LVDS发送时钟频率FLVDS_TX发送包括有用负荷数据的串行LVDS数据流。因此,LVDS串行数据流既与字时钟又与LVDS发送时钟同步。
另外,字时钟发射机130发送具有频率FLVDS_WORD的字时钟。有利地,字时钟发射机130通过单独的LVDS信道50发送字时钟到第二设备150。
在第二设备150处,每个LVDS接收机160通过对应的LVDS信道50以符合公式(2)的LVDS接收时钟频率FLVDS_RX接收包括有用负荷数据的串行LVDS数据流。
(2)FLVDS_RX/FLVDS_WORD=P
另外,字时钟接收机170接收字时钟,并由此生成多个(M个)LVDS接收时钟。所述M个LVDS接收时钟的每个接收时钟具有相同的接收时钟频率FLVDS_RX。M个LVDS接收时钟全都具有相互不同的相位。有利地,所述M个LVDS接收时钟的相位都是相互等距的。在那种情形下,例如,如果M=8,则LVDS接收时钟在相位上互相间隔开360/8=45度。
每个串行到并行转换器190接收来自LVDS接收机160中的对应接收机的串行数据连同时钟FLVDS_RX和FLVDS_WORD,并且由此产生P比特宽的并行数据。
有利地,一个或多个LVDS发射机110可以在特定的时间被禁用,这取决于要发送的有用负荷数据速率。例如,在一个实施例中,第一设备100可包括L=24个LVDS发射机110。现在,考虑这样的情形:其中当前的有用负荷数据带宽(速率)要求是13.9Gbps,并且其中每个LVDS信道50和相关联的LVDS接收机160可以支持900Mbps的数据速率。在这种情形下,从公式(3)可以找出现用的LVDS发射机110的数目N:
(3)N=上限(ceiling)(有用负荷数据速率/最大信道速率)
N=上限(13.9/0.9)=16
所以,在本例中,16个LVDS发射机110是现用的,以及另外的10个LVDS发射机110是非现用的并且不发送任何有用负荷数据。有利地,这可以减小第一设备100的功耗。而且,假设第二设备150也具有L=24个可用的LVDS接收机160,然后在本例中这些LVDS接收机170中只有N=16个是现用的,而10个LVDS接收机160是非现用的,这也减小第二设备150中的功耗。
有利地,在设备100中的现用的LVDS发射机110的数目和在第二设备150中的现用的LVDS接收机160的数目各自都是可编程的。在这种情形下,第一设备100和第二设备150中可能各自都包括寄存器,其存储标识当前现用的LVDS信道的数目的值NLVDS。
图2是显示在LVDS接收机160的一个实施例中的各种部件的简化功能框图。LVDS接收机160包括差分线接收机210、M个样本移位寄存器220、M个相关器230、时钟选择器240、和数据寄存器250。在图2的实施例中,时钟选择器240包括最大值检测器242和相位选择器244。
如上所述,精确的时钟恢复/分布和时钟偏差补偿在包括工作在高数据速率的许多LVDS接收机的现有技术设备中存在很大的挑战。例如,LVDS接收时钟可以达到超过500MHz的频率(即,2ns周期时间)。在这种情形下,建立和保持时间应当被控制在甚至更严格的容限内。然而,不幸的是,对于被分布到彼此间隔开的很大数目的LVDS接收机的时钟信号而言,传播延迟可以很容易便达到2ns,这将导致错误的数据配准。
有利地,为了解决这些挑战,LVDS接收机160以具有互相不同的相位的M个LVDS接收时钟采样输入的串行数据信号,以便产生M个采样的信号。每个采样的信号包括LVDS接收机160先验已知的同步信息,使得LVDS接收机160可以把每个采样的信号与预期的同步信息(例如,已知的参考字)进行相关。然后,LVDS接收机160选择M个LVDS接收时钟之一,对于该接收时钟,采样的同步信息产生与已知的参考字的最高相关。
更详细地,LVDS接收机160在相关的部分中如下地操作。差分线接收机210通过对应的LVDS信道50例如从LVDS发射机110接收有用负荷数据和同步信息。
表1显示示例性数据结构的一个实施例,所述数据结构可以由现用的LVDS发射机110通过对应的LVDS信道50发送到对应的现用的LVDS接收机160。表1的数据结构实质上仅仅是示例性的,并且在某些实施例和应用中,如果恰当的话,一个或多个字段可被省略。当第二设备150是诸如高分辨率UXGA-W-硅基液晶(LCOS)设备的、包括多个显示像素的显示设备的场合下,可以利用表1。
表1
表1的数据结构包括12比特同步字、列块号、匹配检验、开始地址、增量值、终止地址、奇偶校验字和7个字的12比特字的有用负荷数据。当第二设备150是包括多个显示像素的显示设备时,列块号被用于标识施加了有用负荷数据的列块。开始、增量和终止地址施加到被寻址的列块。奇偶校验值被用于确定数据结构是否被LVDS接收机160正确地接收,并且因此可以用信号通知LVDS接收机160是否可能有故障或不工作,正如下面更详细地讨论的。
再次回到图2,所述M个样本移位寄存器220各自接收M个LVDS接收时钟中的对应接收时钟并与之同步,以便在其中存储从差分线接收机210接收的同步信息。所述M个相关器230各自把被存储在M个样本移位寄存器220的对应移位寄存器中的同步信息与已知的参考字进行相关,以便为M个LVDS接收时钟的每个接收时钟产生相关值。参考字可被存储在包括LVDS接收机160的第二设备150中的参考数据寄存器中。
时钟选择器240接收来自所述M个相关器230中的每个相关器的相关值并选择产生最大相关值的、M个LVDS接收时钟中的一个接收时钟。更具体地,相位选择器244接收全部M个LVDS接收时钟。同时,最大值检测器242检测M个相关器230中的哪一个相关器输出最大相关值。响应于此,最大值检测器242输出命令到相位选择器244,指令相位选择器244选择M个LVDS接收时钟中产生最高相关值的接收时钟作为所选择的LVDS接收时钟。
最后,数据寄存器250接收所选择的LVDS接收时钟并与之同步,以便在其中存储来自差分线接收机210的有用负荷数据。
图3是显示在用于生成M个LVDS接收时钟的字时钟接收机170的一个实施例中的各种部件的简化功能框图。
字时钟接收机170包括字时钟差分线接收机310、多相位输出压控振荡器320、复用器330、分频器340、鉴相器350和低通滤波器360。
在运行时,字时钟差分线接收机310接收具有频率FLVDS_WORD的差分字时钟并且输出字时钟到鉴相器350。同时,压控振荡器(VCO)320生成M个LVDS接收时钟,并把M个LVDS接收时钟提供给复用器330。复用器330选择并输出所述M个接收时钟之一作为反馈时钟。在一个实施例中,复用器接收相位号信号Nphase,选择M个LVDS接收时钟中对应于Nphase值的接收时钟,并输出选择的LVDS接收时钟作为反馈时钟。在这种情形下,Nphase可被存储在第二设备150中的锁相环(PLL)LVDS接收机相位号寄存器中。分频器340接收来自复用器330的反馈时钟,把反馈时钟的频率除以P,并输出被分频的反馈时钟到鉴相器350。有利地,分频器340是可编程分频器。在这种情形下,分频比P可以由第二设备150中的PLL LVDS接收机分频比寄存器提供到鉴相器350。鉴相器350接收来自字时钟差分线接收机310的字时钟、来自分频器340的被分频的反馈时钟,比较字时钟与被分频的反馈时钟,并输出根据在字时钟与被分频的反馈时钟之间的频率差而变化的控制电压。控制电压被低通滤波器360滤波以提供反馈信号,这将产生稳定的控制环。低通滤波的控制电压进而又被提供给VCO 320以调节它的输出频率(即,M个LVDS接收时钟的频率FLVDS_RX),从而使得它正好是字时钟的频率FLVDS_WORD的P倍。
因此,字时钟接收机170生成M个LVDS接收时钟,所有这些接收时钟都具有相同的、为字时钟的频率P倍的频率,并且所述M个LVDS接收时钟中的每个接收时钟具有相互不同的相位。这M个LVDS接收时钟被提供给每个LVDS接收机160,正如以上参照图2所说明的。
图4显示在利用多个LVDS接收机的第二(接收)设备150中的数据处理结构。如图4所示,每个LVDS接收机160的差分线接收机210以LVDS接收频率FLVDS_RX接收包括有用负荷数据和头标数据的串行数据流。如以上说明的,所述串行数据流根据所选择的LVDS接收时钟被输入到数据寄存器250。
数据响应于字时钟以P比特字从数据寄存器250被输出。在图4的例子中,P=12。通过使用字时钟将来自每个LVDS接收机160的数据以P比特字移位到对应的FIFO寄存器410。进而,来自用于所有的LVDS接收机160的FIFO寄存器440的数据又被提供给数据装配器450。数据装配器以S(例如,S=5)个字、每个字P(例如,P=3)比特宽的组输出有用负荷数据,用于进一步处理。
另外,在其中第二设备150是显示设备并且有用负荷数据是用于显示设备的像素列的视频数据的例子中,同步信息被发送到同步生成器420。
同时,数据也从数据寄存器250被提供给对应于LVDS接收机160的头标处理器430(例如,每个LVDS接收机160一个头标处理器)。头标处理器430包括奇偶校验器。奇偶校验器对照从第一设备100接收的奇偶校验值(例如,见上面的表1),为对应的LVDS接收机160检验所接收的数据分组的奇偶校验值,以确定数据是被正确地接收还是存在错误。如果奇偶校验值不匹配,则可以确定对应的LVDS接收机160是有故障的。
有利地,第二设备150包括LVDS接收机状态寄存器,其包括用于每个LVDS接收机160的一个或多个状态比特以指示对应的LVDS接收机160是可运行的还是有故障的。在这种情形下,当奇偶校验失败时,用于对应的LVDS接收机160i的一个(多个)状态比特在LVDS接收机状态寄存器中被改变,以指示对应的LVDS接收机160i是有故障的。这时,第二设备150可以禁用对应的LVDS接收机160i,并且把这一事实通知第一设备110(例如,经由单独的I2C或微处理器总线等等)。
在这种情形下,第二设备110可以激活在第二设备110中所有的L个LVDS接收机160中间、当前没有被使用来载送数据的替换的第(N+1)个LVDS接收机160j,并且可以同样地再次把这个信息传送到第一设备110。在这一事件中,被LVDS信道50i载送到有故障的LVDS接收机160i的有用负荷数据代之以由第一设备100通过LVDS信道50j、通过替换的LVDS发射机110j路由到替换的LVDS接收机160j。
可替代地,如果没有未用的LVDS接收机或信道,则LVDS发送和LVDS接收数据速率以及LVDS发送和接收时钟的频率FLVDS_TX和FLVDS_RX可以增加,以使得由对应于有故障的LVDS接收机的LVDS信道接收的数据现在在其余的LVDS信道间分担,以保持有用负荷数据速率不受影响。在这种情形下,字时钟的频率也可以在第二设备150中增加。
虽然这里公开了优选实施例,但在本发明的概念和范围内的许多变化是可能的。在研究这里的申请书、附图和权利要求后,对本领域技术人员来说,这样的变形将变得很明显。所以,除所附权利要求的精神和范围外,本发明并不被限制。
Claims (20)
1.一种把有用负荷数据通过多个低压差分信令(LVDS)信道(50)从第一设备(100)传送到第二设备(150)的方法,所述方法包括:
把有用负荷数据和同步信息通过N个LVDS信道(50)从第一设备(100)发送到第二设备(150);
把字时钟从第一设备(100)发送到第二设备(150),其中字时钟与有用负荷数据同步;
使N个LVDS信道(50)中的每个信道的有用负荷数据和同步信息在第二设备(150)的N个LVDS接收机(160)中的对应接收机处接收;
在第二设备(150)处接收字时钟;
从字时钟生成M个LVDS接收时钟,M个LVDS接收时钟中的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且M个LVDS接收时钟中的每个接收时钟具有相互不同的相位;以及
在M个LVDS接收机(160)中的每个接收机处:
使用M个LVDS接收时钟中的每个接收时钟来把同步数据与参考字进行相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值,
选择产生最大相关值的所选择的LVDS接收时钟,以及
使用所选择的LVDS接收时钟来接收用于对应的LVDS信道(160)的有用负荷数据。
2.权利要求1的方法,其中M个LVDS接收时钟的相位是相互等距的。
3.权利要求1的方法,其中N个LVDS接收机(160)中的每个接收机还接收用于由LVDS接收机(150)接收的有用负荷数据的块的奇偶校验字,并使用所述奇偶校验字对接收到的有用负荷数据的块执行奇偶校验。
4.权利要求1的方法,其中当对LVDS接收机(160)的奇偶校验失败时,作出该LVDS接收机(160)是有故障的指示。
5.权利要求4的方法,还包括把关于有故障的LVDS接收机(160)的指示存储在LVDS接收机状态寄存器中。
6.权利要求1的方法,还包括:
确定何时LVDS接收机(160)之一是有故障的;
停用有故障的LVDS接收机(160);
激活第(N+1)个LVDS接收机(160);以及
通过对应于第(N+1)个LVDS接收机(160)的第(N+1)个LVDS信道(50),发送与有故障的接收机(160)相关联的LVDS信道(50)的有用负荷数据和同步信息。
7.权利要求1的方法,还包括:
确定何时LVDS接收机(160)之一是有故障的;
停用有故障的LVDS接收机(160);以及
通过对应于没有故障的其余(N-1)个LVDS接收机(160)的所述(N-1)个LVDS信道(50)中的一个或多个,发送与有故障的LVDS接收机(160)相关联的LVDS信道(50)的有用负荷数据和同步信息。
8.权利要求7的方法,还包括提高所述M个LVDS接收时钟的频率。
9.权利要求8的方法,还包括提高所述字时钟的频率。
10.权利要求1的方法,其中第二设备(150)是显示设备,以及其中通过N个LVDS信道(50)把有用负荷数据和同步信息从第一设备(100)发送到第二设备(150)包括:通过所述N个LVDS信道(50)中的每个LVDS信道发送同步字、用于显示设备的列块号、用于有用负荷数据的开始地址、用于有用负荷数据的终止地址、奇偶校验字和数目为X的有用负荷数据字。
11.一种用于通过多个低压差分信令(LVDS)信道(50)接收有用负荷数据的设备(150),该设备包括:
字时钟接收机(170),其适于接收字时钟并由此从字时钟生成M个LVDS接收时钟,所述M个LVDS接收时钟中的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且所述M个LVDS接收时钟中的每个接收时钟具有相互不同的相位;以及
N个LVDS接收机(160),每个接收机适于从N个LVDS信道(50)中的对应LVDS信道接收数据和同步信息,其中所述N个LVDS接收机(160)中的每个接收机包括,
差分线接收机(210),其适于接收数据和同步信息;
M个样本移位寄存器(220),每个寄存器适于接收M个LVDS接收时钟中的对应接收时钟并与之同步,以便在其中存储来自差分线接收机(210)的同步信息;
M个相关器(230),每个相关器适于把参考字与被存储在M个样本移位寄存器(220)的对应移位寄存器中的同步信息进行相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值;
时钟选择器(240),其适于接收来自所述M个相关器(230)中的每个相关器的相关值,并选择产生最大相关值的、M个LVDS接收时钟中的一个接收时钟;以及
数据寄存器(250),其适于接收所选的LVDS接收时钟并与之同步,以便在其中存储来自差分线接收机(210)的有用负荷数据。
12.权利要求11的设备(150),其中字时钟接收机(170)包括锁相环。
13.权利要求11的设备(150),还包括LVDS接收机状态寄存器,其指示所述N个LVDS接收机中的每个接收机是工作的还是有故障的。
14.权利要求11的设备(150),其中M个LVDS接收时钟的相位是相互等距的。
15.权利要求11的设备(150),其中所述N个LVDS接收机(160)中的每个接收机还包括奇偶校验电路,其适于使用用于由LVDS接收机(160)接收的有用负荷数据的块的奇偶校验字以对接收的有用负荷数据的块执行奇偶校验。
16.权利要求11的设备(150),还包括用于显示有用负荷数据的多个像素。
17.权利要求11的设备(150),其中时钟选择器(240)包括:
最大值检测器(242),其适于接收来自所述M个相关器(230)中的每个相关器的相关值,和确定产生最大相关值的M个LVDS接收时钟之一;以及
相位选择器(244),其适于接收所述M个LVDS接收时钟中的每个接收时钟和来自最大值检测器(242)的信号,并且响应于来自最大检测器(242)的信号以便选择所选择的LVDS接收时钟并把所选择的LVDS接收时钟输出到数据寄存器(250)。
18.权利要求11的设备(150),其中字时钟接收机(170)包括:
字时钟差分线接收机(310),其适于接收字时钟;
压控振荡器(320),其适于生成M个LVDS接收时钟;
复用器(330),其适于选择并输出所述M个LVDS接收时钟之一作为反馈时钟;
分频器(340),其适于把反馈时钟的频率除以P,并输出被分频的反馈时钟;
鉴相器(350),其适于接收来自字时钟差分线接收机(310)的字时钟、接收被分频的反馈时钟、比较字时钟与被分频的反馈时钟并输出根据在字时钟与被分频的反馈时钟之间的频率差而变化的控制电压;以及
低通滤波器(360),其适于低通滤波控制电压并把经低通滤波的控制电压提供到压控振荡器(320)。
19.一种用于通过多个低压差分信令(LVDS)信道(50)传送有用负荷数据的***(10),该***(10)包括:
数据发送设备(100),它包括:
N个LVDS发射机(110),其适于通过N个LVDS信道(50)发送有用负荷数据和同步信息;
字时钟发射机(130),其适于发送字时钟,其中字时钟与有用负荷数据同步;以及
数据接收设备(150),其通过N个LVDS信道(50)连接到数据发送设备,该数据接收设备(150)包括:
字时钟接收机(170),其适于接收字时钟并由此从字时钟生成M个LVDS接收时钟,所述M个LVDS接收时钟的每个接收时钟具有相同的频率,该频率是字时钟的频率的P倍,并且所述M个LVDS接收时钟的每个接收时钟具有相互不同的相位;以及
N个LVDS接收机(160),每个接收机适于从N个LVDS信道中的对应LVDS信道接收数据和同步信息,其中所述N个LVDS接收机(160)中的每个接收机包括,
差分线接收机(210),其适于接收数据和同步信息;
M个样本移位寄存器(220),每个寄存器适于接收M个LVDS接收时钟中的对应接收时钟并与之同步,以便在其中存储来自差分线接收机(210)的同步信息;
M个相关器(230),每个相关器适于把参考字与被存储在M个样本移位寄存器(220)的对应移位寄存器中的同步信息进行相关,以便为M个LVDS接收时钟中的每个接收时钟产生相关值;
时钟选择器(240),其适于接收来自所述M个相关器中每个相关器的相关值,并选择产生最大相关值的、M个LVDS接收时钟中的一个接收时钟;以及
数据寄存器(250),其适于接收所选的LVDS时钟并与之同步,以便在其中存储来自差分线接收机(210)的有用负荷数据。
20.权利要求19的***(10),其中字时钟通过单独的LVDS信道(50)被发送。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US82377906P | 2006-08-29 | 2006-08-29 | |
US60/823,779 | 2006-08-29 | ||
PCT/IB2007/053457 WO2008026164A2 (en) | 2006-08-29 | 2007-08-28 | Method and apparatus for synchronization of a high speed lvds communication |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101512956A true CN101512956A (zh) | 2009-08-19 |
CN101512956B CN101512956B (zh) | 2012-05-30 |
Family
ID=38983329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780032487XA Expired - Fee Related CN101512956B (zh) | 2006-08-29 | 2007-08-28 | 用于高速lvds通信的同步的方法和设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8098692B2 (zh) |
EP (1) | EP2060044A2 (zh) |
JP (1) | JP2010503256A (zh) |
CN (1) | CN101512956B (zh) |
WO (1) | WO2008026164A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034416A (zh) * | 2009-10-06 | 2011-04-27 | 三星电子株式会社 | 电子设备,显示设备以及控制显示设备的方法 |
CN108510950A (zh) * | 2018-03-27 | 2018-09-07 | 武汉华星光电技术有限公司 | 一种简化时序控制器tcon信号处理方法及装置 |
CN108538266A (zh) * | 2018-04-16 | 2018-09-14 | 吉林大学 | Lvds信号转可选lcos接口格式信号的转换装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5034797B2 (ja) * | 2007-09-07 | 2012-09-26 | セイコーエプソン株式会社 | シリアルインターフェース回路及び電子機器 |
JP4438877B2 (ja) * | 2008-03-12 | 2010-03-24 | ソニー株式会社 | 通信システム、受信装置、および受信方法 |
US8036248B2 (en) * | 2008-10-29 | 2011-10-11 | Silicon Image, Inc. | Method, apparatus, and system for automatic data aligner for multiple serial receivers |
WO2010074666A1 (en) | 2008-12-22 | 2010-07-01 | Thomson Licensing | Phase locking for multiple serial interfaces |
US8390605B2 (en) * | 2009-11-16 | 2013-03-05 | Himax Technologies Limited | Interface circuit and method for transmitting data through the same |
FR2964233B1 (fr) * | 2010-08-24 | 2012-10-05 | Thales Sa | Systeme d'emission et de reception de signaux numeriques video pour liaisons de type "lvd" |
KR101782641B1 (ko) * | 2010-12-08 | 2017-10-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101771254B1 (ko) * | 2010-12-13 | 2017-09-05 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN103078667A (zh) * | 2013-01-23 | 2013-05-01 | 杭州电子科技大学 | 一种基于超五类线的lvds高速数据传输方法 |
US11126433B2 (en) * | 2015-09-19 | 2021-09-21 | Microsoft Technology Licensing, Llc | Block-based processor core composition register |
US10447493B2 (en) | 2016-07-26 | 2019-10-15 | Honeywell International Inc. | MAC and physical layer techniques for enabling communications on shared physical medium with multi-drop capability |
US10911410B1 (en) | 2018-05-17 | 2021-02-02 | Securly, Inc. | Managed network content monitoring and filtering system and method |
US11176906B2 (en) | 2018-05-24 | 2021-11-16 | Nxp B.V. | System and method to identify a serial display interface malfunction and provide remediation |
TWI775389B (zh) | 2021-04-15 | 2022-08-21 | 智原科技股份有限公司 | 時脈資料校正電路 |
CN113346978B (zh) * | 2021-05-24 | 2022-07-12 | 北京计算机技术及应用研究所 | 一种异步串行lvds高速稳定传输***及方法 |
CN115765957B (zh) * | 2022-09-28 | 2024-06-04 | 明峰医疗***股份有限公司 | 基于lvds源的时钟相位同步调整方法及*** |
CN115801503B (zh) * | 2022-11-18 | 2024-03-22 | 电子科技大学 | 面向跨芯片互连的lvds并行数据自动校准电路及方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS627241A (ja) * | 1985-07-03 | 1987-01-14 | Nec Corp | 特定パタン信号の検出回路 |
US5699389A (en) * | 1995-09-28 | 1997-12-16 | Motorola, Inc. | Oversampling correlator with virtual clock phase for a telecommunications device |
JPH09275364A (ja) * | 1996-04-08 | 1997-10-21 | Toyota Autom Loom Works Ltd | スペクトラム拡散通信用同期装置 |
US6374361B1 (en) * | 1998-04-23 | 2002-04-16 | Silicon Image, Inc. | Skew-insensitive low voltage differential receiver |
US6304619B1 (en) * | 1998-07-01 | 2001-10-16 | Zenith Electronics Corporation | Receiver synchronizer |
US6292116B1 (en) * | 1999-05-17 | 2001-09-18 | Altera Corporation | Techniques and circuitry for accurately sampling high frequency data signals input to an integrated circuit |
WO2001078337A1 (en) * | 2000-04-11 | 2001-10-18 | Parthus Technologies Plc | Method and apparatus for multi-lane communication channel with deskewing capability |
US20020118006A1 (en) * | 2000-06-02 | 2002-08-29 | Enam Syed K. | Phase frequency detector |
JP2002064478A (ja) * | 2000-08-15 | 2002-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 並列光伝送方法、並列光伝送装置における送信機および受信機 |
JP3973378B2 (ja) * | 2001-06-11 | 2007-09-12 | 株式会社日立製作所 | 表示装置 |
US6959050B2 (en) * | 2001-06-15 | 2005-10-25 | Motorola, Inc. | Method and apparatus for synchronizing an OFDM signal |
JP2003308133A (ja) * | 2002-02-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 多相クロック伝送回路及び多相クロック伝送方法 |
US7295601B1 (en) * | 2002-08-12 | 2007-11-13 | Edgewater Computer Systems, Inc. | Method and apparatus for performing digital timing recovery on oversampled 802.11b baseband signals |
WO2004079911A2 (en) * | 2003-03-04 | 2004-09-16 | Timelab Corporation | Clock and data recovery method and apparatus |
US6973142B2 (en) * | 2003-03-19 | 2005-12-06 | Freescale Semiconductor, Inc. | Timing synchronization for M-DPSK channels |
JP2005006123A (ja) * | 2003-06-12 | 2005-01-06 | Sharp Corp | Lvdsレシーバ |
JP4130165B2 (ja) * | 2003-10-03 | 2008-08-06 | 富士通株式会社 | 復調回路 |
US7218670B1 (en) * | 2003-11-18 | 2007-05-15 | Xilinx, Inc. | Method of measuring the performance of a transceiver in a programmable logic device |
CN2672995Y (zh) * | 2003-12-27 | 2005-01-19 | 海信集团有限公司 | 高分辨率数字显示电路 |
JP4430491B2 (ja) * | 2004-09-09 | 2010-03-10 | 株式会社リコー | 画像転送装置及び画像形成装置 |
JP2007142881A (ja) * | 2005-11-18 | 2007-06-07 | Fujitsu Ltd | 通信システム及び通信方法並びに送信機及び受信機 |
US7676011B2 (en) * | 2006-04-25 | 2010-03-09 | United Microelectronics Corp. | Data recovery apparatus and method for reproducing recovery data |
US7953162B2 (en) * | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
KR101266067B1 (ko) * | 2007-01-12 | 2013-05-22 | 삼성디스플레이 주식회사 | 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치 |
-
2007
- 2007-08-28 JP JP2009526243A patent/JP2010503256A/ja active Pending
- 2007-08-28 EP EP07826176A patent/EP2060044A2/en not_active Withdrawn
- 2007-08-28 WO PCT/IB2007/053457 patent/WO2008026164A2/en active Application Filing
- 2007-08-28 US US12/438,564 patent/US8098692B2/en not_active Expired - Fee Related
- 2007-08-28 CN CN200780032487XA patent/CN101512956B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034416A (zh) * | 2009-10-06 | 2011-04-27 | 三星电子株式会社 | 电子设备,显示设备以及控制显示设备的方法 |
CN108510950A (zh) * | 2018-03-27 | 2018-09-07 | 武汉华星光电技术有限公司 | 一种简化时序控制器tcon信号处理方法及装置 |
WO2019184154A1 (zh) * | 2018-03-27 | 2019-10-03 | 武汉华星光电技术有限公司 | 一种简化时序控制器tcon信号处理方法及装置 |
CN108538266A (zh) * | 2018-04-16 | 2018-09-14 | 吉林大学 | Lvds信号转可选lcos接口格式信号的转换装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008026164A3 (en) | 2008-06-19 |
JP2010503256A (ja) | 2010-01-28 |
WO2008026164A2 (en) | 2008-03-06 |
EP2060044A2 (en) | 2009-05-20 |
US8098692B2 (en) | 2012-01-17 |
CN101512956B (zh) | 2012-05-30 |
US20100014620A1 (en) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101512956B (zh) | 用于高速lvds通信的同步的方法和设备 | |
US6356550B1 (en) | Flexible time division multiplexed bus using sonet formatting | |
EP1900166B1 (en) | Method and apparatus for synchronizing data channels using deskew channel | |
US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
CN101291208B (zh) | 通信网络中数据内容的传送和接收方法和相应设备 | |
US20120008701A1 (en) | Phase interpolator based transmission clock control | |
US8726062B2 (en) | Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications | |
US7978802B1 (en) | Method and apparatus for a mesochronous transmission system | |
KR100976114B1 (ko) | 디지털 비디오 인터페이스 시스템, 데이터 통신 방법 및시스템 | |
US9520986B2 (en) | Method and appartus for exchanging data between devices operating at different clock rates | |
CN103001652B (zh) | 数据多路复用传送***、多路复用传送信号接收装置及多路复用传送信号发送装置 | |
CN1639669A (zh) | 多数据端口时钟同步 | |
EP4012948A1 (en) | Software-controlled clock synchronization of network devices | |
US8923347B2 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
JP2008508834A (ja) | データ伝送同期 | |
US7180343B2 (en) | Apparatus for synchronizing clock using source synchronous clock in optical transmission system | |
CN115097898A (zh) | 基于jesd204b协议的多板同步波形输出装置及通信设备 | |
CN101159535B (zh) | 时钟信号调节装置和方法 | |
WO2010074666A1 (en) | Phase locking for multiple serial interfaces | |
CN209861022U (zh) | 一种多路sdi视频收发装置 | |
US7929574B2 (en) | Advanced clock distribution mechanism for circuit emulation applications | |
US9686762B2 (en) | Method and system for multiplexing low frequency clocks to reduce interface count | |
CN112218002A (zh) | 一种视频拼接处理器、显示***及视频拼接处理方法 | |
JPS63146532A (ja) | 伝送路誤り監視装置 | |
JPH05136754A (ja) | デジタル多重無線装置のリタイミング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20130828 |