CN101501986A - 堆叠式缓冲器 - Google Patents

堆叠式缓冲器 Download PDF

Info

Publication number
CN101501986A
CN101501986A CNA2007800291433A CN200780029143A CN101501986A CN 101501986 A CN101501986 A CN 101501986A CN A2007800291433 A CNA2007800291433 A CN A2007800291433A CN 200780029143 A CN200780029143 A CN 200780029143A CN 101501986 A CN101501986 A CN 101501986A
Authority
CN
China
Prior art keywords
buffer
circuit
current
buffers
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800291433A
Other languages
English (en)
Other versions
CN101501986B (zh
Inventor
劳伦斯·A·辛格
罗纳德·A·卡普斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101501986A publication Critical patent/CN101501986A/zh
Application granted granted Critical
Publication of CN101501986B publication Critical patent/CN101501986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/24—Indexing scheme relating to amplifiers the supply or bias voltage or current at the source side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5027—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a current mirror output circuit in its source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5031—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower being a current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5036—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a resistor in its source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

两个或更多个缓冲器可以被配置和布置成使得流过并且偏置第一缓冲器的静态电流也流过并且偏置第二缓冲器。第一和第二缓冲器可以例如是作为驱动开关电容器电路的输入的参考缓冲器来使用的源极跟随器。

Description

堆叠式缓冲器
背景技术
源极跟随器和射极跟随器是众所周知的缓冲器拓扑。在图1A和图1B中分别示出了p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)源极跟随器的示例。在各种情况下，电流源102用于为耦合在输入节点108与输出节点110之间的晶体管104、106生成偏置电流。正如本领域中众所周知的，当适当地偏置晶体管104、106时，各晶体管将调节其漏极与源极之间的电流流动以便维持基本上恒定的栅极到源极电压。因此在图1A的示例中，无论连接到输出节点110的负载阻抗的某些变化如何，在输出节点110处的电压VOUT都维持于在输入节点108处的电压VIN以下的基本上恒定的栅极到源极电压降(VGS)。类似地，在图1B的示例中，无论连接到输出节点110的负载阻抗的某些变化如何，在输出节点110处的电压VOUT都维持于在输入节点108处的电压VIN以上的基本上恒定的栅极到源极电压降(VGS)。尽管确实有许多更复杂的缓冲器拓扑结构，但是这些跟随器往往是最简单的并且其中一些也最具功率和噪声效率。
发明内容
根据本发明的一个方面，一种电路包括：第一和第二缓冲器，被配置和布置成使得流过并且偏置第一缓冲器的静态电流也流过并且偏置第二缓冲器。
根据另一方面，一种方法涉及使流过并且偏置第一缓冲器的静态电流也流过并且偏置第二缓冲器。
根据另一方面，一种电路包括第一和第二缓冲器以及用于确定流过并且偏置第一缓冲器和第二缓冲器二者的静态电流的值的装置。
附图说明
图1A是现有技术NMOS源极跟随器电路的示意图；
图1B现有技术PMOS源极跟随器电路的示意图；
图2是实现本发明某些方面的堆叠式(stacked)缓冲器电路的示例的部分示意的部分框图；
图3是示出了图2中所示电路的一个示例性实施例的示意图；
图4是示出了图2中所示电路的另一示例性实施例的示意图；以及
图5是实现本发明某些方面的堆叠式缓冲器电路的另一示例的框图。
具体实施方式
存在要求多个缓冲器的许多应用。我们已经认识到可以通过在高电源与低电源之间堆叠两个或更多个缓冲器在功率方面获得优势。通过使用相同的静态电流来偏置堆叠中的所有缓冲器而不要求用于各个不同缓冲器的单独的偏置电流，可以显著地减少电路耗费的总功率。
虽然这里提供的示例是互补金属氧化物半导体(CMOS)拓扑结构中的堆叠式源极跟随器，但是应当认识到可以替换地采用使用各种其它拓扑结构的多个不同类型的缓冲器中任何类型的缓冲器并且本发明不限于所描述的特定类型的缓冲器。例如，以下电路或者其某些部分可以附加地或可替换地实施为双极拓扑结构中的射极跟随器。
图2是实现本发明某些方面的堆叠式缓冲器电路的示例的部分示意的部分框图。如图所示，该电路包括在高电源节点202(例如VDD)与低电源节点204(例如GND(接地))之间堆叠的NMOS晶体管M1和PMOS晶体管M2。在这一示例中，在NMOS和PMOS晶体管M1、M2的源极之间连接的是工作用以确定流过两个晶体管M1、M2的静态电流的电流偏置元件206。如下面更具体说明的那样，电流偏置元件206可以采用许多形式中的任何形式并且可以相对于缓冲器设置于许多位置中的任何位置，而本发明不限于将任何特定类型的器件或者电路用于这一目的。重要的在于电流偏置元件能够将流过和流在缓冲器晶体管M1、M2之间的静态电流确定至适合于当前应用的准确度水平。在一些实施例中，电路的负载之一(图2中未示出)甚至可以用作用于缓冲器的电流偏置元件。虽然下面讨论适合的电流偏置元件的几个示例，但是应当认识到本发明不限于使用所描述的特定电流偏置电路和技术。
图2的电路中的相应源极-跟随器缓冲器可以与现有技术很相似地操作上文结合图1A和1B描述的独立的源极跟随器缓冲器。具体而言，晶体管M1可以调节在它的漏极与源极之间的电流流动，从而无论连接到第一输出节点210的负载阻抗的某些变化如何，在第一输出节点210(连接到NMOS晶体管M1的源极)处的电压VOUT1维持于在第一输入节点208(连接到NMOS晶体管M1的栅极)处的电压VIN1以下的基本上恒定的栅极到源极电压降(VGS)。同样地，晶体管M2可以调节在它的漏极与源极之间的电流流动，从而无论连接到第二输出节点214的负载阻抗的某些变化如何，在第二输出节点214(连接到PMOS晶体管M2的源极)处的电压VOUT2维持于在第二输入节点212(连接到PMOS晶体管M2的栅极)处的电压VIN2以上的基本上恒定的栅极到源极电压降(VGS)。
图3是与图2中所示电路相似的堆叠式缓冲器电路的示例实施例的示意图，其中电流偏置元件206包括在NMOS与PMOS晶体管M1、M2的源极之间引入电阻RBIAS的电阻器302。如果在第一和第二输出节点201、214处的电压已知，则可以选择电阻RBIAS以确定在下面的方程(1)中所示的静态电流IBIAS：
I BIAS = ( V OUT 1 - V OUT 2 ) R BIAS - - - ( 1 )
虽然图3的实施例中所采用的基于电阻器的电流偏置技术对于一些应用可能是起作用的，但是它在预期在输出节点210、214处的电压VOUT1、VOUT2在操作过程中要经历显著变化的情况下可能不是最佳选择。这是因为静态电流IBIAS可能随着在输出节点210、214处的电压VOUT1、VOUT2的改变而显著地变化，并且电阻器302也可能引入在两个输出节点210、214之间的串扰路径。
图4是与图2中所示电路相似的堆叠式缓冲器电路的另一示例实施例的示意图，其中电流偏置元件206更复杂和更强壮。如图所示，在这一示例中，电流偏置元件206包括电流源402、一对NMOS晶体管M3、M4和PMOS晶体管M5。NMOS晶体管M3的漏极和源极分别连接到NMOS晶体管M1的源极和PMOS晶体管M2的源极。NMOS晶体管M4连接二极管并且它的栅极/漏极(阳极端子)连接到NMOS晶体管M3的栅极而它的源极(阴极端子)连接到PMOS晶体管M5的源极。正如PMOS晶体管204那样，PMOS晶体管M5的栅极和漏极分别连接到输入节点212和下电源节点204。生成电流IBIAS的电流源402连接于高电源节点202与连接二极管的NMOS晶体管M4的阳极端子之间。
在操作中，NMOS晶体管M3充当用于源极跟随器器件M1、M2的浮动电流源。NMOS晶体管M3、M4形成伪电流镜，从而使晶体管M1、M2、M3中的静态电流基本上等于按照NMOS晶体管M3和M4的大小之比按比例决定的来自电流源402的输入电流IBIAS。PMOS晶体管M5可以相对于PMOS晶体管M2适当地按比例来决定，从而在它们的源极的电压相同。
在一些实施例中，电流偏置元件206可以附加地或可替换地包括配置成具有电压或者电流控制的电阻的一个或多个器件、比如在它的三极管区域中操作的器件。在这样的实施例中，可以基于所期望的操作参数来有选择地调整由这样的元件引入的电阻RBIAS。附加地或可替换地，电流偏置元件206的一个或多个部件可以有选择地被激活即开关，并且可以例如由周期性的开关控制信号来控制。
这里所描述的各种电路的输入节点208、212可以耦合到许多类型的信号源中的任何信号源(未示出)，而本发明不限于与任何特定类型的信号源一起使用。例如在一些实施例中，当电路将被用作参考缓冲器时，输入节点208、212可以耦合到一个或多个直流(DC)信号源。在其它实施例中，输入节点208、212中的一个或多个输入节点可以耦合到产生作为时间的函数而改变的信号的信号源。在一些实施例中，控制电路(图2-4中未示出)可以耦合到一个或多个信号源并且可以被配置和布置成控制这样的信号源以便独立地调整在输入节点208、212上提供的信号。
这里讨论的各种电路的输出节点210、214可以耦合到并且用来驱动许多类型的负载中的任何负载，而本发明不限于与任何特定类型的负载一起使用。在一些实施例中，电路可以例如作为参考缓冲器来操作，而输出节点210、214连接到的负载可以是一个或多个开关电容器电路(未示出)的输入，这些开关电容器电路被配置和布置成使得开关的钟控式操作使电荷从输出节点210、214有选择地转移到相应的电容器或者反之亦然。例如，美国专利号5,323,158、5,479,130和6,040,793中描述了这类开关电容器电路的示例，其全部内容通过引用结合在本申请中。
如上所言，为了实施本发明的某些实施例，不是必须采用上述特定类型的缓冲器和电流偏置元件。尽管在互补缓冲器(例如NMOS和PMOS源极跟随器)之间设置电流偏置元件206是可以堆叠两个或更多个缓冲器以便共用同一偏置电流的一种方式，但是很多其它实施也是可能的。现在将参照图5描述几个可能的替代实施。
如图5中所示，在一些实施例中，电路可以包括两个或更多个缓冲器502、504(可以是任何合适的类型或者配置)，这些缓冲器以流过并且偏置缓冲器之一502的静态电流IBIAS也流过并且偏置另一缓冲器504这样的方式堆叠于高电源节点202(例如VDD)与低电源节点204(例如GND)之间。虽然在所示示例中仅示出了两个缓冲器，但是应当认识到与两个缓冲器502、504一起还可以在高电源节点202与低电源节点204之间堆叠任何数目的附加的缓冲器。
可以用许多方式中的任何方式建立由两个或更多个缓冲器502、504共享的电流IBIAS，而本发明不限于用于这样做的任何特定的电路或者技术。如结合以上示例所讨论的，实现这样的结果的一种方式是在缓冲器之间、例如在图5中的位置506处引入电流偏置元件206。以这样的方式生成偏置电流IBIAS例如在采用两个或更多个互补晶体管作为缓冲器502、504时、比如在以上讨论的图2-4的示例中可能有意义。在其它实施例中，适合的电流偏置元件206可以附加地或替换地设置于例如位置508、510中的任一个或两个位置处。例如，如果缓冲器502、504都为NMOS源极跟随器，则在位置510处设置电流偏置元件206而不在位置506、508处设置任何部件可能有意义。同样地，如果缓冲器502、504都为PMOS源极跟随器，则在位置508设置电流偏置元件206而不在位置506、510设置任何部件可能有意义。
此外，在一些实施例中，适合的电流偏置元件可以设置于位置506、508、510中的多个位置或者可能甚至所有位置。在其它实施例中，电路可以不采用任何电流偏置元件而可以代之以依赖于由缓冲器502、504驱动以建立偏置电流IBIAS的电平的负载516、518中的一个或多个负载。在图5中的位置506、508、510处的省略号因此旨在于图示一个或多个电流偏置元件206、附加的缓冲器、其它电路元件或者可能简单地是所示电路节点之间的直接连接的可能位置。可以根据所采用的缓冲器的特定类型和要使用这种缓冲器的特定环境来选择所采用的电流偏置元件或者其它部件的特定数目、类型和位置。
除了以上讨论的方面之外，图5图示了不同信号源512、514如何可以用来驱动缓冲器502、504中的相应缓冲器以及不同负载516、518如何可以由这些缓冲器502、504驱动。如上所言，例如在一些实施例中，当缓冲器502、504中的一个或多个缓冲器将被用作参考缓冲器时，信号源512、514中的一个或多个信号源可以包括直流(DC)信号源。在其它实施例中，信号源512、514中的一个或多个信号源可以被配置成产生作为时间的函数而改变的信号。也如以上所讨论的，控制电路520可以附加地耦合到信号源512、514中的一个或多个信号源并且可以被配置和布置成控制这样的信号源以便独立地调整向缓冲器502、504的输入提供的信号。
在一些实施例中，缓冲器502、504中的一个或多个缓冲器的输出可以反馈给控制电路520，由此允许控制电路520控制信号源512、514，从而缓冲器502、504中的一个或多个缓冲器更精确地跟踪参考信号。例如，信号源512中的一个或两个信号源可以包括具有差分输入和单端输出的运算放大器(未示出)的输出，而控制电路520可以包括运算放大器本身。通过将缓冲器502、504的输出反馈给这样的运算放大器的反相输入，并且在放大器的非反相输入上提供参考电压，放大器将控制向缓冲器的输入提供的信号，从而在缓冲器的输出处的电压与参考电压完全相同。在存在缓冲器502、502的输入与输出之间的固有电压差的实施例中，例如当缓冲器502、504包括具有特定栅极到源极电压降的源极跟随器时(例如像图2-4的实施例中那样)，这样的实施可以允许缓冲向运算放大器的非反相输入提供的参考电压而不向负载引入这样的电压差。
与以上所讨论的其它示例一样，图5中所示负载516、518可以包括许多器件或者电路中的任何器件或者电路，而本发明不限于与任何特定类型的负载一起使用。在一些实施例中，缓冲器502、504可以例如作为参考缓冲器来操作，而由缓冲器502、504驱动的负载516、518可以包括一个或多个开关电容器电路(未示出)，这些开关电容器电路被配置和布置成使得开关的钟控式操作使电荷从缓冲器502、504的输出有选择地传送到相应的电容器，或者反之亦然。例如，在美国专利号5,323,158、5,479,130和6,040,793中描述了这类开关电容器电路的示例，其全部内容通过引用结合在本申请中。
已经详细描述了本发明的几个实施例，本领域技术人员将容易想到各种修改和改进。这样的修改和改进旨在落入本发明的精神和范围内。因而，前面的描述仅作为示例而并非旨在于限制。本发明仅由下列权利要求及其等同物所限定的来限制。

Claims (20)

1.一种电路，包括：
第一和第二堆叠式缓冲器，被配置和布置成使得流过并且偏置所述第一缓冲器的静态电流也流过并且偏置所述第二缓冲器，所述第一缓冲器具有耦合到第一信号源的第一输入和耦合到第一负载的第一输出，而所述第二缓冲器具有耦合到第二信号源的第二输入和耦合到与所述第一负载不同的第二负载的第二输出。
2.根据权利要求1所述的电路，其中所述第一和第二堆叠式缓冲器中的至少一个缓冲器包括源极跟随器。
3.根据权利要求2所述的电路，其中所述第一和第二缓冲器的每一个包括源极跟随器。
4.根据权利要求1-3中任意权利要求所述的电路，还包括电流偏置元件，该电流偏置元件耦合到所述第一和第二缓冲器中至少一个缓冲器并且确定所述静态电流的值。
5.根据权利要求4所述的电路，其中所述电流偏置元件耦合于所述第一和第二缓冲器之间。
6.根据权利要求4或5所述的电路，其中所述电流偏置元件包括跨导元件，该跨导元件被配置和布置成使得所述静态电流流过该跨导元件。
7.根据权利要求6所述的电路，其中所述跨导元件包括电流调节晶体管，该电流调节晶体管被布置成使得所述静态电流在它的电流电极之间流动。
8.根据权利要求7所述的电路，其中所述电流偏置元件还包括二极管器件和耦合于所述二极管器件的阳极与所述电流调节晶体管的控制电极之间以向其提供电流的电流源。
9.根据权利要求8所述的电路，还包括：虚拟缓冲器，具有耦合到所述二极管器件的阴极的输出和耦合到所述第二缓冲器的输入的输入。
10.根据权利要求1-9中任意权利要求所述的电路，其中所述第一和第二负载包括向至少一个开关电容器电路的输入，所述开关电容器电路被配置和布置成使得开关的钟控式操作使相应的电容器有选择地连接到所述第一和第二缓冲器的所述第一和第二输出。
11.根据权利要求1-10中任意权利要求所述的电路，还包括配置和布置成独立地调整所述第一和第二信号源的输出的控制电路。
12.根据权利要求1-11中任意权利要求所述的电路，其中所述第一和第二信号源被配置成向所述第一和第二输入提供直流信号。
13.根据权利要求1-11中任意权利要求所述的电路，其中所述第一和第二信号源被配置成向所述第一和第二输入提供作为时间的函数而改变的信号。
14.一种方法，包括以下步骤：
(a)使流过并且偏置第一缓冲器的静态电流也流过并且偏置第二缓冲器；
(b)在所述第一和第二缓冲器的输入处接收相应的输入信号；以及
(c)向相应的负载提供来自所述第一和第二缓冲器的输出的缓冲的输出信号。
15.根据权利要求14所述的方法，其中所述第一和第二缓冲器中的至少一个缓冲器包括源极跟随器。
16.根据权利要求15所述的方法，其中所述第一和第二缓冲器的每一个包括源极跟随器。
17.根据权利要求14-16中任意权利要求所述的方法，其中所述步骤(a)包括利用耦合到所述第一和第二缓冲器中至少一个缓冲器的电流调节晶体管来调节所述静态电流，使得所述静态电流在它的电流电极之间流动。
18.根据权利要求17所述的方法，其中所述步骤(a)还包括以下步骤：使所述电流调节晶体管调节所述静态电流，从而所述静态电流基本上镜像由电流源生成的电流。
19、根据权利要求14-18中任意权利要求所述的方法，还包括以下步骤：向至少一个开关电容器电路的输入提供来自所述第一和第二缓冲器的所述输出的所述缓冲的输出信号，所述开关电容器电路被配置和布置成使得开关的钟控式操作使相应的电容器有选择地连接到所述第一和第二缓冲器的所述输出。
20.一种电路，包括：
第一缓冲器，具有耦合到第一信号源的第一输入和耦合到第一负载的第一输出；
第二缓冲器，具有耦合到第二信号源的第二输入和耦合到与所述第一负载不同的第二负载的第二输出；以及
用于确定流过并且偏置所述第一缓冲器和所述第二缓冲器二者的静态电流的值的装置。
CN2007800291433A 2006-08-04 2007-07-31 堆叠式缓冲器 Expired - Fee Related CN101501986B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/498,994 US7821296B2 (en) 2006-08-04 2006-08-04 Stacked buffers
US11/498,994 2006-08-04
PCT/US2007/017058 WO2008019009A1 (en) 2006-08-04 2007-07-31 Stacked buffers

Publications (2)

Publication Number Publication Date
CN101501986A true CN101501986A (zh) 2009-08-05
CN101501986B CN101501986B (zh) 2012-02-22

Family

ID=38895695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800291433A Expired - Fee Related CN101501986B (zh) 2006-08-04 2007-07-31 堆叠式缓冲器

Country Status (5)

Country Link
US (1) US7821296B2 (zh)
EP (1) EP2047593B1 (zh)
JP (1) JP5309027B2 (zh)
CN (1) CN101501986B (zh)
WO (1) WO2008019009A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579296A (zh) * 2014-12-30 2015-04-29 天津大学 基于悬浮电流源增益自举反相器的开关电容积分器
CN105183061A (zh) * 2015-07-30 2015-12-23 中国电子科技集团公司第五十八研究所 一种电压缓冲器电路
CN111431517A (zh) * 2020-05-07 2020-07-17 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1314110B1 (en) * 2000-08-23 2009-10-07 Gracenote, Inc. Method of enhancing rendering of a content item, client system and server system
US8598854B2 (en) * 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
EP2372140B1 (en) * 2010-03-25 2012-12-12 Continental Automotive GmbH Coupling device
US9397682B2 (en) 2014-04-25 2016-07-19 Analog Devices, Inc. Reference buffer with wide trim range
CN105867517B (zh) * 2016-04-18 2018-01-05 中国电子科技集团公司第五十八研究所 一种高精度、输出电压可调的参考电压产生电路
US11588474B2 (en) 2021-06-15 2023-02-21 International Business Machines Corporation Low powered clock driving

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58209211A (ja) * 1982-05-31 1983-12-06 Toshiba Corp 容量結合回路
US4728903A (en) * 1986-05-02 1988-03-01 Reiffin Martin G Class A high-fidelity amplifier
JPH03289802A (ja) * 1990-04-06 1991-12-19 Nippon Telegr & Teleph Corp <Ntt> 電子回路
JPH0537245A (ja) * 1991-08-02 1993-02-12 Nippon Telegr & Teleph Corp <Ntt> 電子回路
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5479130A (en) * 1994-02-15 1995-12-26 Analog Devices, Inc. Auto-zero switched-capacitor integrator
JPH0897641A (ja) * 1994-09-27 1996-04-12 Fujitsu Ltd 高周波モジュール
JP3152867B2 (ja) * 1995-08-25 2001-04-03 株式会社東芝 レベルシフト半導体装置
US5838191A (en) * 1997-02-21 1998-11-17 National Semiconductor Corporation Bias circuit for switched capacitor applications
US5926049A (en) * 1997-04-11 1999-07-20 Level One Communications, Inc. Low power CMOS line driver with dynamic biasing
US6040793A (en) * 1998-03-18 2000-03-21 Analog Devices, Inc. Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
JP2001284991A (ja) * 2000-03-31 2001-10-12 Sumitomo Electric Ind Ltd ソースフォロア回路、レーザ駆動装置、半導体レーザ装置、電流電圧変換回路および受光回路
JP4078514B2 (ja) * 2000-06-05 2008-04-23 ティアック株式会社 増幅回路
JP3638121B2 (ja) * 2000-10-19 2005-04-13 シャープ株式会社 データ信号線駆動回路およびそれを備える画像表示装置
US6388499B1 (en) * 2001-01-19 2002-05-14 Integrated Device Technology, Inc. Level-shifting signal buffers that support higher voltage power supplies using lower voltage MOS technology
JP4168668B2 (ja) * 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads
WO2004102628A2 (en) * 2003-05-08 2004-11-25 The Trustees Of Columbia University In The City Of New York Examiner
US6768369B1 (en) * 2003-05-30 2004-07-27 Intel Corporation Threshold voltage compensation
US7026802B2 (en) * 2003-12-23 2006-04-11 Cypress Semiconductor Corporation Replica biased voltage regulator
JP2006066984A (ja) * 2004-08-24 2006-03-09 Mitsumi Electric Co Ltd 出力回路及び半導体装置
US7327166B2 (en) * 2005-08-18 2008-02-05 Texas Intruments Incorporated Reference buffer with improved drift

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579296A (zh) * 2014-12-30 2015-04-29 天津大学 基于悬浮电流源增益自举反相器的开关电容积分器
CN104579296B (zh) * 2014-12-30 2018-06-05 天津大学 基于悬浮电流源增益自举反相器的开关电容积分器
CN105183061A (zh) * 2015-07-30 2015-12-23 中国电子科技集团公司第五十八研究所 一种电压缓冲器电路
CN111431517A (zh) * 2020-05-07 2020-07-17 西安交通大学 内嵌输入缓冲器的超高速自举开关电路
CN111431517B (zh) * 2020-05-07 2022-04-22 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Also Published As

Publication number Publication date
EP2047593B1 (en) 2014-07-02
JP2009545915A (ja) 2009-12-24
WO2008019009A1 (en) 2008-02-14
US7821296B2 (en) 2010-10-26
US20080030233A1 (en) 2008-02-07
CN101501986B (zh) 2012-02-22
JP5309027B2 (ja) 2013-10-09
EP2047593A1 (en) 2009-04-15

Similar Documents

Publication Publication Date Title
CN101501986B (zh) 堆叠式缓冲器
US6798293B2 (en) Digitally controlled variable offset amplifier
US7391825B2 (en) Comparator circuit having reduced pulse width distortion
CN100578924C (zh) 输出级电路、功率放大电路及电信号的处理方法
US7449873B2 (en) Voltage controlled current source device
JPH08335860A (ja) 差動ラッチ回路
US7321326B2 (en) Current source cell and D/A converter using the same
JP6962851B2 (ja) 電源供給回路
US20080042747A1 (en) Current source circuit and differential amplifier
US9136806B2 (en) Amplifier circuit
JP2007129512A (ja) パワーアンプおよびそのアイドリング電流設定回路
US7629834B2 (en) Limiter circuit
CN101527569B (zh) 数字模拟转换器
JP2006203762A (ja) フリップフロップ回路および半導体装置
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
US6646486B2 (en) Semiconductor integrated circuit
KR20100079543A (ko) 트랜스미터
US7183809B2 (en) Current mode transmitter capable of canceling channel charge error
US7265621B1 (en) Fully differential operational amplifier with fast settling time
US11777463B2 (en) Multipath programmable gain instrumentation amplifier frontend
JPH08293745A (ja) Ｃｍｉｓ差動増幅回路
US11899485B2 (en) Line driver having adjustable current mirror array
US11489503B1 (en) Cross-coupling of switched-capacitor output common-mode feedback capacitors in dynamic residue amplifiers
JP5510252B2 (ja) オペアンプ
JP4031373B2 (ja) 小振幅出力バッファ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222