CN101471178B - 贯通型层叠电容器阵列 - Google Patents

贯通型层叠电容器阵列 Download PDF

Info

Publication number
CN101471178B
CN101471178B CN2008101894400A CN200810189440A CN101471178B CN 101471178 B CN101471178 B CN 101471178B CN 2008101894400 A CN2008101894400 A CN 2008101894400A CN 200810189440 A CN200810189440 A CN 200810189440A CN 101471178 B CN101471178 B CN 101471178B
Authority
CN
China
Prior art keywords
electrode
signal
capacitor
grounding inner
plain body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101894400A
Other languages
English (en)
Other versions
CN101471178A (zh
Inventor
富樫正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101471178A publication Critical patent/CN101471178A/zh
Application granted granted Critical
Publication of CN101471178B publication Critical patent/CN101471178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及层叠电容器阵列,其具有电容器素体、至少2个第1及第2信号用端子电极、至少2个接地用端子电极、至少1个第1及第2外部连接导体。电容器素体具有多层绝缘体层、第1及第2信号用内部电极、第1~第3接地用内部电极。第1信号用内部电极夹着至少一层绝缘体层与第1或第3接地用内部电极相对,第2信号用内部电极夹着至少一层绝缘体层与第2或第3接地用内部电极相对。第1信号用内部电极与第1信号用端子电极连接,第2信号用内部电极与第2信号用端子电极连接,第1接地用内部电极与第1外部连接导体连接,第2接地用内部电极与第2外部连接导体连接,第3接地用内部电极与接地用端子电极和第1及第2外部连接导体连接。

Description

贯通型层叠电容器阵列
技术领域
本发明涉及贯通型层叠电容器阵列。
背景技术
作为这种贯通型层叠电容器阵列已知一种贯通型层叠电容器阵列,其具有:绝缘层与信号用内部电极和接地用内部电极交错层叠的电容器素体;以及形成于该电容器素体的信号用端子电极和接地用端子电极。(参考例如日本特开平01-206615号公报)。
而在用于向搭载于数字电子器械的中央处理装置(CPU)供给电力的电源中,取得低电压化的进展的同时,却增大了负荷电流。因此,对应于负荷电流的急剧变化而将电源电压的变动控制在允许值内是极其困难的,为此,将被称为去耦电容器的层叠电容器连接于电源。这样,在负荷电流的变动过大时,由该层叠电容器向CPU提供电流,以抑制电源电压的变动。
近年来,伴随着CPU工作频率的进一步高频化,负荷电流高速地变为高值,对于使用去耦电容器的层叠电容器,要求同时具有大容量以及大的等效串联电阻(ESR)。
发明内容
然而,在日本特开平01-206615号公报所记载的贯通型层叠电容器中,没有进行用于增大等效串联电阻的研究。此外,日本特开平01-206615号公报所记载的贯通型层叠电容器中,所有的内部电极均与端子电极直接连接。为此,在该贯通型层叠电容器中,若为了应对大容量化而增加层叠数来使静电容量增加,则会使等效串联电阻减小。
本发明的目的在于提供能够增加等效串联电阻的贯通型层叠电容器阵列。
然而,在一般的贯通型层叠电容器阵列中,所有的内部电极均通过引出部分与对应的端子电极连接。为此,连接于端子电极的引出部分的数量与内部电极的数量相同,使得等效串联电阻变小。如果为了实现贯通型层叠电容器阵列的各个电容器的大容量化而使绝缘体层以及内部电极的层叠数增加,则引出部分的数量也会增加。由于连接于端子电极的引出部分的电阻成分相对于端子电极是并联的,因此,随着连接于端子电极的引出部分的数量的增加,贯通型层叠电容器阵列的等效串联电阻会进一步减小。如此,贯通型层叠电容器阵列的大容量化与等效串联电阻的增加为互相相反的要求。
在此,本发明者们对能够满足大容量化和增加等效串联电阻的要求的贯通型层叠电容器阵列进行了深入研究。其结果,本发明者首次发现:即使使绝缘体层和内部电极的层叠数相同,若能以形成于电容器素体表面的外部连接导体连接内部电极,并改变引出部分的数量,就可以将等效串联电阻调节为希望值。此外,本发明者首次发现:若能以形成于电容器素体表面的外部连接导体连接内部电极,并改变引出部分在电容器素体的层叠方向上的位置,就可以将等效串联电阻调节为希望值。特别地,若使引出部分的数量少于内部电极的数量,则可以将等效串联电阻向其值增大的方向进行调节。
根据所述研究成果,本发明所涉及的贯通型层叠电容器阵列具有电容器素体、配置于电容器素体的外表面上的至少2个第1信号用端子电极、配置于电容器素体的外表面上的至少2个第2信号用端子电极、配置于电容器素体的外表面上的至少2个接地用端子电极、配置于电容器素体的外表面上的至少1个第1外部连接导体、配置于电容器素体的外表面上的至少1个第2外部连接导体。电容器素体具有层叠的多层绝缘体层、第1信号用内部电极、第2信号用内部电极、第1接地用内部电极、第2接地用内部电极、第3接地用内部电极。第1信号用内部电极被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第1或第3接地用内部电极相对;第2信号用内部电极被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第2或第3接地用内部电极相对;第1信号用内部电极与至少2个第1信号用端子电极连接,第2信号用内部电极与至少2个第2信号用端子电极连接,第1接地用内部电极与至少1个第1外部连接导体连接,第2接地用内部电极与至少1个第2外部连接导体连接,第3接地用内部电极与至少2个接地用端子电极和至少1个第1外部连接导体连接以及至少1个第2外部连接导体连接。
根据上述的贯通型层叠电容器阵列,接地用内部电极具有:连接于接地用端子电极的第3接地用内部电极、通过第1外部连接导体而间接地连接于接地用端子电极的第1接地用内部电极、以及通过第2外部连接导体而间接地连接于接地用端子电极的第2接地用内部电极。为此,与所有的接地用内部电极连接于接地用端子电极的情况相比,在该贯通型层叠电容器阵列中可以使等效串联电阻变大。
在这种情况下,也可以将至少2个第1信号用端子电极至少一个一个地分别配置于电容器素体的相对的一对侧面上,至少2个第2信号用端子电极至少一个一个地分别配置于电容器素体的相对的一对侧面上,至少2个接地用端子电极至少一个一个地分别配置于电容器素体的相对的一对侧面上。
优选:第1以及第2信号用内部电极在电容器素体内被配置在绝缘体层的层叠方向上的相同位置上,第1以及第2接地用内部电极在电容器素体内被配置在绝缘体层的层叠方向上的相同位置。在这种情况下,可以实现贯通型层叠电容器阵列的薄型化。
根据本发明可以提供能够增大等效串联电阻的贯通型层叠电容器。
由以下的详细说明及附图可以更为全面地理解本发明,但这些描述和附图仅以示例方式给出,不能被认为是对本发明的限制。
本发明进一步的应用范围从以下的详细说明中可以显而易见。但应理解的是,这些详细的说明和具体的实施例仅仅表示本发明的优选方式,是仅以示例方式给出的,因为在本发明的精神和范围内根据这些详细的说明而做出各种变化和修改对本领域专业技术人员而言是显而易见的。
附图说明
图1为第1实施方式所涉及的贯通型层叠电容器阵列的立体图。
图2为第1实施方式所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
图3为第1实施方式所涉及的贯通型层叠电容器阵列的等效电路图。
图4为第2实施方式所涉及的贯通型层叠电容器阵列的立体图。
图5为第2实施方式所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
图6为第1实施方式的变形例所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
图7为第2实施方式的变形例所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
具体实施方式
以下,参照附图详细说明本发明的优选的实施方式。在说明时,对同一要素或具有同一功能的要素赋予同一符号,省略重复的说明。
(第1实施方式)
参照图1以及图2说明第1实施方式所涉及的贯通型层叠电容器阵列CA1的结构。图1为第1实施方式所涉及的贯通型层叠电容器阵列的立体图。图2为第1实施方式所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
如图1所示,第1实施方式所涉及的贯通型层叠电容器阵列CA1具有:电容器素体B1;配置在电容器素体B1的外表面上的第1信号用端子电极1、2;第2信号用端子电极3、4;接地用端子电极5、6;第1外部连接导体7;第2外部连接导体8。贯通型层叠电容器阵列CA1可以作为例如噪声滤波器而使用,其用于防止通过配线而发生的信号等的噪声的泄漏或入侵。
第1以及第2信号用端子电极1~4、接地用端子电极5、6以及第1及第2外部连接导体7、8可以通过以下方法形成,即,将包含例如导电性金属粉以及玻璃粉的导电性浆料,涂敷在电容体素体的外表面,然后进行烧接。根据需要,也可以在烧接的端子电极以及外部连接导体上形成电镀层。这些第1及第2信号用端子电极1~4、接地用端子电极5、6以及第1及第2外部连接导体7、8在电容器素体B1的表面上被形成为彼此电绝缘。
如图1所示,电容器素体B1为长方体状,具有:彼此相对的长方形的第1及第2主面B1e、B1f;以连接第1及第2主面B1e、B1f之间的方式在第1及第2主面的短边方向上延伸且彼此相对的第1及第2端面B1a、B1b;以及,以连接第1及第2主面B1e、B1f之间的方式在第1及第2主面B1e、B1f的长边方向上延伸且彼此相对的第1及第2侧面B1c、B1d。
第1信号用端子电极1、2被一个一个地分别配置在电容器素体B1的相对的第1及第2侧面B1c、B1d上。即,第1信号用端子电极1被配置在电容器素体B1的第1侧面B1c上,而第1信号用端子电极2被配置在与第1侧面B1c相对的电容器素体B1的第2侧面B1d上。第1信号用端子电极1、2在第1及第2侧面B1c、B1d的相对方向上相对。
第2信号用端子电极3、4被一个一个地分别配置在电容器素体B1的相对的第1及第2侧面B1c、B1d上。即,第2信号用端子电极3被配置在电容器素体B1的第1侧面B1c上,而第2信号用端子电极4被配置在与第1侧面B1c相对的电容器素体B1的第2侧面B1d上。第2信号用端子电极3、4在第1及第2侧面B1c、B1d的相对方向上相对。
接地用端子电极5、6被一个一个地分别配置在电容器素体B1的相对的第1及第2侧面B1c、B1d上。即,接地用端子电极5被配置在电容器素体B1的第1侧面B1c上,而接地用端子电极6被配置在与第1侧面B1c相对的电容器素体B1的第2侧面B1d上。接地用端子电极5、6在第1及第2侧面B1c、B1d的相对方向上相对。
被配置在第1侧面B1c上的第1及第2信号用端子电极1、3以及接地用端子电极5,在电容器素体B1的第1侧面B1c上,以第1信号用端子电极1、接地用端子电极5、第2信号用端子电极3的顺序被配置在从第1端面B1a至第2端面B1b的方向上。被配置在第2侧面B1d上的第1及第2信号用端子电极2、4以及接地用端子电极6,在电容器素体B1的第2侧面B1d上,以第1信号用端子电极2、接地用端子电极6、第2信号用端子电极4的顺序被配置在从第1端面B1a至第2端面B1b的方向上。
第1外部连接导体7被配置在电容器素体B1的第1端面B1a上,第2外部连接导体8被配置在电容器素体B1的第2端面B1b上。
如图2所示,电容器素体B1通过层叠多层(在本实施方式中为10层)绝缘体层11~20而形成。各绝缘体层11~20由例如包含电介质陶瓷的陶瓷坯片的烧结体构成。在此,以下将电容器素体B1中的绝缘体层11~20的层叠方向简称为“层叠方向”。另外,在实际的层叠电容器阵列CA1中,绝缘体层11~20之间的边界被一体化为不能目视分辨的程度。
电容器素体B1在其内部具有第1信号用内部电极21~24、第2信号用内部电极31~34、第1接地用内部电极41~43、第2接地用内部电极51~53、以及第3接地用内部电极61、62。
第1及第2信号用内部电极21~24、31~34分别包含矩形的主电极部分21a~24a、31a~34a。各主电极部分21a~24a、31a~34a被配置为,其各边与电容器素体B1的第1及第2主面B1e、B1f的长边或短边相平行。
第1信号用内部电极21~24还包含从主电极部分21a~24a向第1侧面B1c延伸的引出部分21b~24b,和从主电极部分21a~24a向第2侧面B1d延伸的引出部分21c~24c。各引出部分21b~24b与第1信号用端子电极1相连接,各引出部分21c~24c与第1信号用端子电极2相连接。即,各第1信号用内部电极21~24与2个第1信号用端子电极1、2相连接。
第2信号用内部电极31~34还包含从主电极部分31a~34a向第1侧面B1c延伸的引出部分31b~34b,和从主电极部分31a~34a向第2侧面B1d延伸的引出部分31c~34c。各引出部分31b~34b与第2信号用端子电极3相连接,各引出部分31c~34c与第2信号用端子电极4相连接。即,各第2信号用内部电极31~34与2个第2信号用端子电极3、4相连接。
第1~第3接地用内部电极41~43、51~53、61、62分别包含矩形的主电极部分41a~43a、51a~53a、61a、62a。各主电极部分41a~43a、51a~53a、61a、62a被配置为,其各边与电容器素体B1的第1及第2主面B1e、B1f的长边或短边相平行。
第1接地用内部电极41~43还包含从主电极部分41a~43a向第1端面B1a延伸的引出部分41b~43b。各引出部分41b~43b与第1外部连接导体7相连接。即,第1接地用内部电极41~43与第1外部连接导体7相连接。
第2接地用内部电极51~53还包含从主电极部分51a~53a向第2端面B1b延伸的引出部分51b~53b。各引出部分51b~53b与第2外部连接导体8相连接。即,第2接地用内部电极51~53与第2外部连接导体8相连接。
第3接地用内部电极61、62还包含:从主电极部分61a、62a向第1侧面B1c延伸的引出部分61b、62b;从主电极部分61a、62a向第2侧面B1d延伸的引出部分61c、62c;从主电极部分61a、62a向第1端面B1a延伸的引出部分61d、62d;从主电极部分61a、62a向第2端面B1b延伸的引出部分61e、62e。各引出部分61b、62b与接地用端子电极5相连接,各引出部分61c、62c与接地用端子电极6相连接,各引出部分61d、62d与第1外部连接导体7相连接,各引出部分61e、62e与第2外部连接导体8相连接。即,第3接地用内部电极61、62与接地用端子电极5、6以及第1及第2外部连接导体7、8相连接。
第1及第2信号用内部电极21、31在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极22、32在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极23、33在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极24、34在电容器素体B1内被配置在层叠方向上的相同位置上。
第1及第2接地用内部电极41、51在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2接地用内部电极42、52在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2接地用内部电极43、53在电容器素体B1内被配置在层叠方向上的相同位置上。
第1信号用内部电极21~24被配置为,夹着多层绝缘体层12~19中的至少一层绝缘体层而与第1接地用内部电极41~43或第3接地用内部电极61、62相对。
即,第1信号用内部电极21的主电极部分21a夹着绝缘体层12与第3接地用内部电极61的主电极部分61a相对。第1信号用内部电极21的主电极部分21a还夹着绝缘体层13而与第1接地用内部电极41的主电极部分41a相对。
第1信号用内部电极22的主电极部分22a夹着绝缘体层14而与第1接地用内部电极41的主电极部分41a相对。第1信号用内部电极22的主电极部分22a还夹着绝缘体层15而与第1接地用内部电极42的主电极部分42a相对。
第1信号用内部电极23的主电极部分23a夹着绝缘体层16而与第1接地用内部电极42的主电极部分42a相对。第1信号用内部电极23的主电极部分23a还夹着绝缘体层17而与第1接地用内部电极43的主电极部分43a相对。
第1信号用内部电极24的主电极部分24a夹着绝缘体层18而与第1接地用内部电极43的主电极部分43a相对。第1信号用内部电极24的主电极部分24a还夹着绝缘体层19而与第3接地用内部电极62的主电极部分62a相对。
第2信号用内部电极31~34被配置为,夹着多层绝缘体层12~19中的至少一层绝缘体层而与第2接地用内部电极51~53或第3接地用内部电极61、62相对。
即,第2信号用内部电极31的主电极部分31a夹着绝缘体层12而与第3接地用内部电极61的主电极部分61a相对。第2信号用内部电极31的主电极部分31a还夹着绝缘体层13而与第2接地用内部电极51的主电极部分51a相对。
第2信号用内部电极32的主电极部分32a夹着绝缘体层14而与第2接地用内部电极51的主电极部分51a相对。第2信号用内部电极32的主电极部分32a还夹着绝缘体层15而与第2接地用内部电极52的主电极部分52a相对。
第2信号用内部电极33的主电极部分33a夹着绝缘体层16而与第2接地用内部电极52的主电极部分52a相对。第2信号用内部电极33的主电极部分33a还夹着绝缘体层17而与第2接地用内部电极53的主电极部分53a相对。
第2信号用内部电极34的主电极部分34a夹着绝缘体层18而与第2接地用内部电极53的主电极部分53a相对。第2信号用内部电极34的主电极部分34a还夹着绝缘体层19而与第3接地用内部电极62的主电极部分62a相对。
第1信号用内部电极21~24均被配置于电容器素体B1的第1端面B1a侧。第2信号用内部电极31~34均被配置于电容器素体B1的第2端面B1b侧。第1信号用内部电极21~24与第2信号用内部电极31~34在沿第1及第2端面B1a、B1b的相对方向上设置,并且在层叠方向上没有重叠的部分。
如图3所示,在如上所述构成的贯通型层叠电容器阵列CA1中,形成有电容成分CC1~CC4以及电阻成分RC。在这种情况下,第1及第2信号用端子电极1~4被连接于信号导线,且接地用端子电极5、6被连接于接地连接导线,外部连接导体7、8不直接连接于信号导线以及接地连接导线。图3为第1实施方式所涉及的贯通型层叠电容器阵列的等效电路图。
第1信号用内部电极21~24的主电极部分21a~24a与第1接地用内部电极41~43的主电极部分41a~43a中对应的主电极部分彼此夹着绝缘体层13~18而相对。由此,可以形成具有规定的静电容量的电容成分CC1。
第1信号用内部电极21、24的主电极部分21a、24a与第3接地用内部电极61、62的主电极部分61a、62a中对应的主电极部分彼此夹着绝缘体层12、19而相对。由此,可以形成具有规定的静电容量的电容成分CC2。
第2信号用内部电极31~34的主电极部分31a~34a与第2接地用内部电极51~53的主电极部分51a~53a中对应的主电极部分彼此夹着绝缘体层13~18而相对。由此,可以形成具有规定的静电容量的电容成分CC3。
第2信号用内部电极31、34的主电极部分31a、34a与第3接地用内部电极61、62的主电极部分61a、62a中对应的主电极部分彼此夹着绝缘体层12、19而相对。由此,可以形成具有规定的静电容量的电容成分CC4。
在贯通型层叠电容器阵列CA1中,只有第3接地用内部电极61、62直接连接于接地用端子电极5、6,第1接地用内部电极41~43通过第3接地用内部电极61、62以及第1外部连接导体7而与接地用端子电极5、6相连接,第2接地用内部电极51~53通过第3接地用内部电极61、62以及第2外部连接导体8而与接地用端子电极5、6相连接。因此,在这种情况下,通过经由第1外部连接导体7连接第1接地用内部电极41~43以及经由第2外部连接导体8连接第2接地用内部电极51~53而得到的电阻成分RC,在接地用端子电极5、6侧与贯通型层叠电容器阵列CA1所具有的电容成分CC1~CC4串联。
作为接地用内部电极,贯通型层叠电容器阵列CA1具有不直接与接地用端子电极5、6连接的第1及第2接地用内部电极41~43、51~53和直接与接地用端子电极5、6连接的第3接地用内部电极61、62。此外,当着眼于接地用端子电极5时,则第1及第2外部连接导体7、8的电阻成分与接地用端子电极5是串联的。进一步,当着眼于接地用端子电极6时,则第1及第2外部连接导体7、8的电阻成分与接地用端子电极6也是串联的。由此,与所有的接地用内部电极通过引出部分而直接连接于接地用端子电极的现有的贯通型层叠电容器阵列相比,贯通型层叠电容器阵列CA1的等效串联电阻较大。此外,由于等效串联电阻较大,因此可以防止共振频率下的急剧的阻抗降低,从而使宽带化成为可能。
如上所述,根据本实施方式,通过调整经由引出部分而直接连接于接地用端子电极5、6的第3接地用端子电极61、62的数量以及位置的其一或两者,可以将贯通型层叠电容器阵列CA1的等效串联电阻设定为希望值,因此可以容易且高精度地控制等效串联电阻。
此外,在贯通型层叠电容器阵列CA1中,即使为了应对大容量化而增加内部电极的层叠数使得静电容量变大,也可以抑制等效串联电阻变小。
在本实施方式中,第1信号用端子电极1、2分别在电容器素体B1的相对的第1及第2侧面B1c、B1d上被一个一个地配置为,在第1及第2侧面B1c、B1d的相对方向上相对。第2信号用端子电极3、4分别在电容器素体B1的相对的第1及第2侧面B1c、B1d上被一个一个地配置为,在第1及第2侧面B1c、B1d的相对方向上相对。另外,接地用端子电极5、6分别在电容器素体B1的相对的第1及第2侧面B1c、B1d上被一个一个地配置为,在第1及第2侧面B1c、B1d的相对方向上相对。
为此,可以容易地实现例如:相对于直线状的信号线的第1信号用端子电极1、2的连接;相对于直线状的信号线的第2信号用端子电极3、4的连接;以及,相对于直线状的接地连接导线的接地用端子电极5、6的连接,从而容易实现贯通型层叠电容器阵列CA1的安装。
此外,在贯通型层叠电容器阵列CA1中,第1及第2信号用内部电极21、31,第1及第2信号用内部电极22、32,第1及第2信号用内部电极23、33,第1及第2信号用内部电极24、34,第1及第2接地用内部电极41、51,第1及第2接地用内部电极42、52,第1及第2接地用内部电极43、53,分别在电容器素体B1内被配置在层叠方向上的相同位置上。
为此,例如在将第1信号用端子电极1及第2信号用端子电极4连接于输入侧、将第1信号用端子电极2及第2信号用端子电极3连接于输出侧的情况下,通过使电流同时在被连接于第1信号用端子电极1、2的信号线以及被连接于第2信号用端子电极3、4的信号线两者中流动,可以使在层叠方向上被配置在相同位置的内部电极中通过的电流的方向相反。
即,可以使在第1信号用内部电极21中流动的电流的方向与在第2信号用内部电极31中流动的电流的方向相反。可以使在第1信号用内部电极22中流动的电流的方向与在第2信号用内部电极32中流动的电流的方向相反。可以使在第1信号用内部电极23中流动的电流的方向与在第2信号用内部电极33中流动的电流的方向相反。可以使在第1信号用内部电极24中流动的电流的方向与在第2信号用内部电极34中流动的电流的方向相反。
其结果,在本实施方式所涉及的贯通型层叠电容器阵列CA1中,由在这些信号用内部电极中流动的电流所产生的磁场相互抵消,从而能够降低等效串联电感。
此外,第1及第2信号用内部电极21、31,第1及第2信号用内部电极22、32,第1及第2信号用内部电极23、33,第1及第2信号用内部电极24、34,第1及第2接地用内部电极41、51,第1及第2接地用内部电极42、52以及第1及第2接地用内部电极43、53,在电容器素体B1内分别被配置于层叠方向上的相同位置上,因此在贯通型层叠电容器阵列CA1中,可以实现元件的薄型化。
(第2实施方式)
参照图4及图5说明第2实施方式所涉及的贯通型层叠电容器阵列CA2的结构。第2实施方式所涉及的贯通型层叠电容器阵列CA2与第1实施方式所涉及的贯通型层叠电容器阵列CA1的不同之处在于,形成于电容器素体上的接地用端子电极以及第1及第2外部连接导体的配置。图4为第2实施方式所涉及的贯通型层叠电容器阵列的立体图。图5为第2实施方式所涉及的贯通型层叠电容器阵列所包含的电容器素体的分解立体图。
如图4所示,第2实施方式所涉及的贯通型层叠电容器阵列CA2具有电容器素体B1以及配置在电容器素体B1的外表面上的第1信号用端子电极1、2、第2信号用端子电极3、4、接地用端子电极5、6、第1外部连接导体7以及第2外部连接导体8。
第1信号用端子电极1、2被一个一个地分别配置在电容器素体B1的相对的第1及第2侧面B1c、B1d上。即,第1信号用端子电极1被配置在电容器素体B1的第1侧面B1c上,而第1信号用端子电极2被配置在与第1侧面B1c相对的电容器素体B1的第2侧面B1d上。第1信号用端子电极1、2在第1及第2侧面B1c、B1d的相对方向上相对。
第2信号用端子电极3、4被一个一个地分别配置在电容器素体B1的相对的第1及第2侧面B1c、B1d上。即,第2信号用端子电极3被配置在电容器素体B1的第1侧面B1c上,而第2信号用端子电极4被配置在与第1侧面B1c相对的电容器素体B1的第2侧面B1d上。第2信号用端子电极3、4在第1及第2侧面B1c、B1d的相对方向上相对。
接地用端子电极5、6被一个一个地分别配置在电容器素体B1的相对的第1及第2端面B1a、B1b上。即,接地用端子电极5被配置在电容器素体B1的第1端面B1a上,而接地用端子电极6被配置在与第1端面B1a相对的电容器素体B 1的第2端面B1b上。接地用端子电极5、6在第1及第2端面B1a、B1b的相对方向上相对。
第1及第2外部连接导体7、8被一个一个地分别配置在电容器素体B 1的相对的第1及第2侧面B1c、B1d上。即,第1外部连接导体7被配置在电容器素体B1的第2侧面B1d上,而第2外部连接导体8被配置在与第2侧面B1d相对的电容器素体B1的第1侧面B1c上。第1及第2外部连接导体7、8在第1及第2侧面B1c、B1d的相对方向上相对。
在电容器素体B1的第1侧面B1c上,配置于第1侧面B1c上的第1及第2信号用端子电极1、3以及第2外部连接导体8,在从第1端面B1a至第2端面B1b的方向上,以第1信号用端子电极1、第2外部连接导体8、第2信号用端子电极3的顺序配置。在电容器素体B2的第2侧面B1d上,配置于第2侧面B1d上的第1及第2信号用端子电极2、4以及第1外部连接导体7,在从第1端面B1a至第2端面B1b的方向上,以第1信号用端子电极2、第1外部连接导体7、第2信号用端子电极4的顺序配置。
如图5所示,电容器素体B1通过层叠多层(在本实施方式中为10层)绝缘体层11~20而形成。
第1及第2信号用内部电极21~24、31~34分别包含呈大小不同的两个矩形相互组合而成的形状的主电极部分21a~24a、31a~34a。各主电极部分21a~24a呈如下的形状,即,被配置为,较大的矩形的长边与第1及第2端面B1a、B1b平行,而较小的矩形以从较大的矩形的第2端面B1b侧的长边向第2端面B1b突出的方式组合。各主电极部分31a~34a呈如下的形状,即,被配置为,较大的矩形的长边与第1及第2端面B1a、B1b平行,而较小的矩形以从较大的矩形的第1端面B1a侧的长边向第1端面B1a突出的方式组合。
第1信号用内部电极21~24包含从主电极部分21a~24a向第1侧面B1c延伸的引出部分21b~24b,和从主电极部分21a~24a向第2侧面B1d延伸的引出部分21c~24c。各引出部分21b~24b与第1信号用端子电极1相连接,各引出部分21c~24c与第1信号用端子电极2相连接。
第2信号用内部电极31~34包含从主电极部分31a~34a向第1侧面B1c延伸的引出部分31b~34b,和从主电极部分31a~34a向第2侧面B 1d延伸的引出部分31c~34c。各引出部分31b~34b与第2信号用端子电极3相连接,各引出部分31c~34c与第2信号用端子电极4相连接。
第1接地用内部电极41~43包含从主电极部分41a~43a向第2侧面B1d延伸的引出部分41b~43b。各引出部分41b~43b与第1外部连接导体7相连接。
第2接地用内部电极51~53包含从主电极部分51a~53a向第1侧面B1c延伸的引出部分51b~53b。各引出部分51b~53b与第2外部连接导体8相连接。
第3接地用内部电极61、62包含:从主电极部分61a、62a向第1侧面B 1c延伸的引出部分61b、62b;从主电极部分61a、62a向第2侧面B 1d延伸的引出部分61c、62c;从主电极部分61a、62a向第1端面B1a延伸的引出部分61d、62d;从主电极部分61a、62a向第2端面B1b延伸的引出部分61e、62e。各引出部分61b、62b与第2外部连接导体8相连接,各引出部分61c、62c与第1外部连接导体7相连接。各引出部分61d、62d与接地用端子电极5相连接,各引出部分61e、62e与接地用端子电极6相连接。
第1及第2信号用内部电极21、31在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极22、32在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极23、33在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2信号用内部电极24、34在电容器素体B1内被配置在层叠方向上的相同位置上。
第1及第2接地用内部电极41、51在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2接地用内部电极42、52在电容器素体B1内被配置在层叠方向上的相同位置上。第1及第2接地用内部电极43、53在电容器素体B1内被配置在层叠方向上的相同位置上。
第1信号用内部电极21的主电极部分21a夹着绝缘体层12而与第3接地用内部电极61的主电极部分61a相对。第1信号用内部电极21的主电极部分21a还夹着绝缘体层13而与第1接地用内部电极41的主电极部分41a相对。
第1信号用内部电极22的主电极部分22a夹着绝缘体层14而与第1接地用内部电极41的主电极部分41a相对。第1信号用内部电极22的主电极部分22a还夹着绝缘体层15而与第1接地用内部电极42的主电极部分42a相对。
第1信号用内部电极23的主电极部分23a夹着绝缘体层16而与第1接地用内部电极42的主电极部分42a相对。第1信号用内部电极23的主电极部分23a还夹着绝缘体层17而与第1接地用内部电极43的主电极部分43a相对。
第1信号用内部电极24的主电极部分24a夹着绝缘体层18而与第1接地用内部电极43的主电极部分43a相对。第1信号用内部电极24的主电极部分24a还夹着绝缘体层19而与第3接地用内部电极62的主电极部分62a相对。
第2信号用内部电极31的主电极部分31a夹着绝缘体层12而与第3接地用内部电极61的主电极部分61a相对。第2信号用内部电极31的主电极部分31a还夹着绝缘体层13而与第2接地用内部电极51的主电极部分51a相对。
第2信号用内部电极32的主电极部分32a夹着绝缘体层14而与第2接地用内部电极51的主电极部分51a相对。第2信号用内部电极32的主电极部分32a还夹着绝缘体层15而与第2接地用内部电极52的主电极部分52a相对。
第2信号用内部电极33的主电极部分33a夹着绝缘体层16而与第2接地用内部电极52的主电极部分52a相对。第2信号用内部电极33的主电极部分33a还夹着绝缘体层17而与第2接地用内部电极53的主电极部分53a相对。
第2信号用内部电极34的主电极部分34a夹着绝缘体层18而与第2接地用内部电极53的主电极部分53a相对。第2信号用内部电极34的主电极部分34a还夹着绝缘体层19而与第3接地用内部电极62的主电极部分62a相对。
第1信号用内部电极21~24均被配置于电容器素体B1的第1端面B1a侧。第2信号用内部电极31~34均被配置于电容器素体B1的第2端面B1b侧。第1信号用内部电极21~24与第2信号用内部电极31~34在沿第1及第2端面B1a、B1b的相对方向上设置且在层叠方向上没有重叠的部分。
第1接地用内部电极41~43均被配置于电容器素体B1的第1端面B1a侧。第2接地用内部电极51~53均被配置于电容器素体B1的第2端面B1b侧。第1接地用内部电极41~43与第2接地用内部电极51~53在沿第1及第2端面B1a、B1b的相对方向上设置且在层叠方向上没有重叠的部分。
作为接地用内部电极,贯通型层叠电容器阵列CA2具有不直接与接地用端子电极5、6连接的第1及第2接地用内部电极41~43、51~53,和直接与接地用端子电极5、6连接的第3接地用内部电极61、62。由此,与所有的接地用内部电极经由引出部分而直接连接于接地用端子电极的现有的贯通型层叠电容器阵列相比,贯通型层叠电容器阵列CA2的等效串联电阻较大。此外,由于等效串联电阻较大,因此可以防止共振频率下的急剧的阻抗降低,从而使宽带化成为可能。
如上所述,根据本实施方式,通过调整经由引出部分而直接连接于接地用端子电极5、6的第3接地用端子电极61、62的数量以及位置的其一或两者,可以将贯通型层叠电容器阵列CA2的等效串联电阻设定为希望值,因此可以容易且高精度地控制等效串联电阻。
此外,在贯通型层叠电容器阵列CA2中,即使为了应对大容量化而增加内部电极的层叠数使得静电容量变大,也可以抑制等效串联电阻变小。
在本实施方式中,第1信号用端子电极1、2分别在电容器素体B1的相对的第1及第2侧面B1c、B1d上被一个一个地配置为在第1及第2侧面B1c、B1d相对的方向上相对。另外,第2信号用端子电极3、4分别在电容器素体B1的相对的第1及第2侧面B1c、B1d上被一个一个地配置为在第1及第2侧面B1c、B1d相对的方向上相对。另外,接地用端子电极5、6分别在电容器素体B1的相对的第1及第2端面B1a、B1b上被一个一个地配置为在第1及第2端面B1a、B1b的相对方向上相对。
为此,可以容易地实现例如:相对于直线状的信号线的第1信号用端子电极1、2的连接;相对于直线状的信号线的第2信号用端子电极3、4的连接;以及,相对于直线状的接地连接导线的接地用端子电极5、6的连接,从而容易实现贯通型层叠电容器阵列CA2的安装。
此外,在贯通型层叠电容器阵列CA2中,第1及第2信号用内部电极21、31,第1及第2信号用内部电极22、32,第1及第2信号用内部电极23、33,第1及第2信号用内部电极24、34,第1及第2接地用内部电极41、51,第1及第2接地用内部电极42、52,第1及第2接地用内部电极43、53,分别在电容器素体B1内被配置在层叠方向上的相同位置上。
为此,例如在将第1信号用端子电极1及第2信号用端子电极4连接于输入侧、将第1信号用端子电极2及第2信号用端子电极3连接于输出侧的情况下,通过使电流同时在被连接于第1信号用端子电极1、2的信号线以及被连接于第2信号用端子电极3、4的信号线两者中流动,可以使在层叠方向上被配置在相同位置的内部电极中通过的电流的方向相反。
其结果,在本实施方式所涉及的贯通型层叠电容器阵列CA2中,由在这些信号用内部电极中流动的电流所产生的磁场相互抵消,从而能够降低等效串联电感。
此外,第1及第2信号用内部电极21、31,第1及第2信号用内部电极22、32,第1及第2信号用内部电极23、33,第1及第2信号用内部电极24、34,第1及第2接地用内部电极41、51,第1及第2接地用内部电极42、52以及第1及第2接地用内部电极43、53,在电容器素体B1内分别被配置于层叠方向上的相同位置上,因此在贯通型层叠电容器阵列CA2中,可以实现元件的薄型化。
以上详细说明了本发明的优选的实施方式,但本发明不局限于上述实施方式。例如,绝缘体层11~20的层叠数和第1及第2信号用内部电极21~24、31~34以及第1~第3接地用内部电极41~43、51~53、61、62的层叠数不局限于上述实施方式所记载的数量。此外,例如层叠信号用内部电极和接地用内部电极的顺序不局限于上述实施方式所记载的顺序。
在此,作为第1实施方式所涉及的贯通型层叠电容器阵列CA1的一个变形例,在图6中示意了信号用内部电极以及接地用内部电极的配置顺序以及数量与贯通型层叠电容器阵列CA1不同的变形例。在图6所示的贯通型层叠电容器阵列CA1的变形例中,第1及第2信号用内部电极21、22、31、32的数量各为2层。在图6所示的贯通型层叠电容器阵列CA1的变形例中,将第3接地用内部电极61、62和绝缘体层12、17夹于其间而相对的内部电极为第1及第2接地用内部电极41、43、51、53。
此外,作为第2实施方式所涉及的贯通型层叠电容器阵列CA2的一个变形例,在图7中示意了信号用内部电极以及接地用内部电极的配置顺序以及数量与贯通型层叠电容器阵列CA2不同的变形例。在图7所示的贯通型层叠电容器阵列CA2的变形例中,第1及第2信号用内部电极21、22、31、32的数量各为2层。在图7所示的贯通型层叠电容器阵列CA2的变形例中,将第3接地用内部电极61、62和绝缘体层12、17夹于其间而相对的内部电极为第1及第2接地用内部电极41、43、51、53。
此外,例如与第1信号用内部电极21~24连接的第1信号用端子电极的数量,不局限于上述实施方式以及变形例中所记载的数量,也可以为例如3个以上。与第2信号用内部电极31~34连接的第2信号用端子电极的数量,不局限于上述实施方式以及变形例中所记载的数量,也可以为例如3个以上。与第3接地用内部电极61、62连接的接地用端子电极的数量,不局限于上述实施方式以及变形例中所记载的数量,也可以为例如3个以上。第1外部连接导体的数量不局限于上述实施方式以及变形例中所记载的数量,也可以为例如2个以上。第2外部连接导体的数量不局限于上述实施方式以及变形例中所记载的数量,也可以为例如2个以上。
此外,第1及第2信号用端子电极1~4、接地用端子电极5、6以及第1及第2外部连接导体7、8的配置,不局限于上述实施方式以及变形例中所记载的配置,只要配置于电容器素体的外表面即可。因此,例如在电容器素体的第1及第2侧面的相对方向上,第1信号用端子电极也可以互不相对。此外,例如在电容器素体的第1及第2侧面的相对方向上,第2信号用端子电极也可以互不相对。此外,例如在电容器素体的第1及第2侧面的相对方向上,或第1及第2端面的相对方向上,接地用端子电极也可以互不相对。此外,例如在电容器素体的第1及第2侧面的相对方向上,或第1及第2端面的相对方向上,第1及第2外部连接导体也可以互不相对。
第1及第2信号用内部电极21~24、31~34以及第1~第3接地用内部电极41~43、51~53、61、62的形状,不局限于上述实施方式以及变形例中所记载的形状。
此外,第1信号用内部电极21~24在层叠方向上的位置,不局限于上述实施方式以及变形例中所记载的位置。第2信号用内部电极31~34在层叠方向上的位置,不局限于上述实施方式以及变形例中所记载的位置。
此外,也可以为:例如多个第1信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第1接地用内部电极相对;多个第2信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第2接地用内部电极相对。在这种情况下,位于第1信号用内部电极和第1接地用内部电极之间的绝缘体层,可以与位于第2信号用内部电极和第2接地用内部电极之间的绝缘体层相同,也可以与其不同。
此外,也可以为:例如多个第1信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第1接地用内部电极相对;多个第2信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第3接地用内部电极相对。在这种情况下,位于第1信号用内部电极和第1接地用内部电极之间的绝缘体层,可以与位于第2信号用内部电极和第3接地用内部电极之间的绝缘体层相同,也可以与其不同。
此外,也可以为:例如多个第1信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第3接地用内部电极相对;多个第2信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第2接地用内部电极相对。在这种情况下,位于第1信号用内部电极和第3接地用内部电极之间的绝缘体层,可以与位于第2信号用内部电极和第2接地用内部电极之间的绝缘体层相同,也可以与其不同。
此外,也可以为:例如多个第1信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第3接地用内部电极相对;多个第2信号用内部电极中的任一个被配置为,夹着多层绝缘体层中的至少一层绝缘体层而与第3接地用内部电极相对。在这种情况下,位于第1信号用内部电极和第3接地用内部电极之间的绝缘体层,可以与位于第2信号用内部电极和第3接地用内部电极之间的绝缘体层相同,也可以与其不同。
此外,夹在相对的第1~第3接地用内部电极41~43、51~53、61、62与第1或第2信号用内部电极21~24、31~34之间的绝缘体层的数量,只要至少有1层就不局限于上述实施方式以及变形例中所记载的数量,例如也可以为2层以上。
此外,在电容器素体B1内,各个第1及第2信号用内部电极21、31、第1及第2信号用内部电极22、32、第1及第2信号用内部电极23、33、以及第1及第2信号用内部电极24、34,也可以不是被配置在层叠方向上的相同位置上,而是被配置在不同位置上。在电容器素体B1内,各个第1及第2接地用内部电极41、51、第1及第2接地用内部电极42、52、第1及第2接地用内部电极43、53,也可以不是被配置在层叠方向上的相同位置上,而是被配置在不同位置上。
此外,对于本发明所涉及的层叠电容器阵列的电容器素体可以进一步层叠绝缘体层,或者,绝缘体层与内部电极可以交错层叠。
根据上述的发明,很明显其有许多变化的可能,这些发明不能被认为是超出了本发明的要旨和范围,并且,对于本领域的技术人员来说显而易见的这些变化都应被认为包含于本发明的权利要求范围之内。

Claims (3)

1.贯通型层叠电容器阵列,其特征在于,
具有:
电容器素体;
配置于所述电容器素体的外表面上的至少2个第1信号用端子电极;
配置于所述电容器素体的所述外表面上的至少2个第2信号用端子电极;
配置于所述电容器素体的所述外表面上的至少2个接地用端子电极;
配置于所述电容器素体的所述外表面上的至少1个第1外部连接导体;以及
配置于所述电容器素体的所述外表面上的至少1个第2外部连接导体,
所述电容器素体具有层叠的多层绝缘体层、第1信号用内部电极、第2信号用内部电极、第1接地用内部电极、第2接地用内部电极、以及第3接地用内部电极,
所述第1信号用内部电极被配置为,夹着所述多层绝缘体层中的至少一层绝缘体层而与所述第1或第3接地用内部电极相对,
所述第2信号用内部电极被配置为,夹着所述多层绝缘体层中的至少一层绝缘体层而与所述第2或第3接地用内部电极相对,
所述第1信号用内部电极与所述至少2个所述第1信号用端子电极连接,
所述第2信号用内部电极与所述至少2个所述第2信号用端子电极连接,
所述第1接地用内部电极与所述至少1个所述第1外部连接导体连接,
所述第2接地用内部电极与所述至少1个所述第2外部连接导体连接,
所述第3接地用内部电极与所述至少2个所述接地用端子电极、所述至少1个第1外部连接导体以及所述至少1个第2外部连接导体连接,
所述第3接地用内部电极直接连接于所述至少2个所述接地用端子电极,而且,所述第1接地用内部电极不是直接连接于所述至少2个所述接地用端子电极,而是通过所述至少1个第1外部连接导体而仅与所述第3接地用内部电极连接,且所述第2接地用内部电极不是直接连接于所述至少2个所述接地用端子电极,而是通过所述至少1个第2外部连接导体而仅与所述第3接地用内部电极连接,从而在所述接地用端子电极侧增加等效串联电阻。
2.如权利要求1所述的贯通型层叠电容器阵列,其特征在于,
将所述至少2个第1信号用端子电极至少一个一个地分别配置于所述电容器素体的相对的一对侧面上,
将所述至少2个第2信号用端子电极至少一个一个地分别配置于所述电容器素体的相对的所述一对侧面上,
将所述至少2个接地用端子电极至少一个一个地分别配置于所述电容器素体的相对的一对侧面上。
3.如权利要求1所述的贯通型层叠电容器阵列,其特征在于,
所述第1以及第2信号用内部电极在所述电容器素体内被配置在所述绝缘体层的层叠方向上的相同位置上,
所述第1以及第2接地用内部电极在所述电容器素体内被配置在所述绝缘体层的层叠方向上的相同位置上。
CN2008101894400A 2007-12-28 2008-12-24 贯通型层叠电容器阵列 Active CN101471178B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-340447 2007-12-28
JP2007340447 2007-12-28
JP2007340447A JP4502007B2 (ja) 2007-12-28 2007-12-28 貫通型積層コンデンサアレイ

Publications (2)

Publication Number Publication Date
CN101471178A CN101471178A (zh) 2009-07-01
CN101471178B true CN101471178B (zh) 2012-04-25

Family

ID=40798019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101894400A Active CN101471178B (zh) 2007-12-28 2008-12-24 贯通型层叠电容器阵列

Country Status (4)

Country Link
US (1) US7952852B2 (zh)
JP (1) JP4502007B2 (zh)
KR (1) KR101026646B1 (zh)
CN (1) CN101471178B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6273672B2 (ja) * 2013-01-30 2018-02-07 Tdk株式会社 積層貫通コンデンサ
JP6137047B2 (ja) * 2014-05-09 2017-05-31 株式会社村田製作所 積層コンデンサ及びその使用方法
CN111886663B (zh) * 2018-03-06 2022-11-04 京瓷Avx元器件公司 具有超宽带性能的多层陶瓷电容器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469402A (zh) * 2002-06-11 2004-01-21 Tdk株式会社 多层穿心电容器
CN1832072A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 叠层电容器和叠层电容器的等价串联电阻调整方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01206615A (ja) 1988-02-15 1989-08-18 Murata Mfg Co Ltd 積層型貫通コンデンサ
JPH0993069A (ja) * 1995-09-28 1997-04-04 Kyocera Corp 多連ノイズフィルタ
JP3942565B2 (ja) * 2003-08-29 2007-07-11 Tdk株式会社 ノイズフィルタ
US7433172B2 (en) * 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP2007043093A (ja) * 2005-07-05 2007-02-15 Taiyo Yuden Co Ltd 積層コンデンサ
JP4213744B2 (ja) * 2005-12-22 2009-01-21 Tdk株式会社 積層コンデンサ及びその実装構造
US7145429B1 (en) * 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469402A (zh) * 2002-06-11 2004-01-21 Tdk株式会社 多层穿心电容器
CN1832072A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 叠层电容器和叠层电容器的等价串联电阻调整方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平1-206615A 1989.08.18
JP平9-93069A 1997.04.04

Also Published As

Publication number Publication date
CN101471178A (zh) 2009-07-01
JP4502007B2 (ja) 2010-07-14
KR101026646B1 (ko) 2011-04-04
US7952852B2 (en) 2011-05-31
JP2009164258A (ja) 2009-07-23
KR20090073014A (ko) 2009-07-02
US20090168296A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7411776B2 (en) Multilayer capacitor array
CN101471179B (zh) 贯通型层叠电容器阵列
CN101110295B (zh) 贯通型叠层电容器
CN101345133B (zh) 层叠电容器
CN101106017B (zh) 贯通型叠层电容器
CN101465204B (zh) 叠层电容器阵列
US7646584B2 (en) Multilayer feedthrough capacitor
CN104112592B (zh) 多层陶瓷电容器及其安装板
CN101447335A (zh) 层叠电容器
CN101471178B (zh) 贯通型层叠电容器阵列
US7535694B2 (en) Feedthrough multilayer capacitor
US8310806B2 (en) Multilayer capacitor having high ESR
US7388738B1 (en) Multilayer capacitor
KR20190116142A (ko) 적층형 커패시터 및 그 실장 기판
CN101123420B (zh) 层叠型滤波器
CN101458993B (zh) 层叠电容器阵列
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
KR20170028700A (ko) 적층형 전자 부품 및 그 실장 기판
CN101345132B (zh) 贯通型层叠电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant