CN101106017B - 贯通型叠层电容器 - Google Patents
贯通型叠层电容器 Download PDFInfo
- Publication number
- CN101106017B CN101106017B CN2007101360644A CN200710136064A CN101106017B CN 101106017 B CN101106017 B CN 101106017B CN 2007101360644 A CN2007101360644 A CN 2007101360644A CN 200710136064 A CN200710136064 A CN 200710136064A CN 101106017 B CN101106017 B CN 101106017B
- Authority
- CN
- China
- Prior art keywords
- electrode
- capacitor
- terminal electrode
- plain body
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 165
- 239000004020 conductor Substances 0.000 claims abstract description 78
- 239000012212 insulator Substances 0.000 claims abstract description 39
- 239000000203 mixture Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明涉及一种贯通型叠层电容器,其具备:电容器素体;至少2个信号用端子电极;至少1个接地用端子电极;至少1个连接导体。电容器素体具有:层叠的多个绝缘体层;以夹着至少1个绝缘体层相对的方式配置的信号用内部电极和第1接地用内部电极;以夹着至少1个绝缘体层而与信号用内部电极或第1接地用内部电极相对的方式配置的第2接地用内部电极。信号用内部电极连接于信号用端子电极,第1接地用内部电极连接于连接导体,第2接地用内部电极连接于接地用端子电极和连接导体。
Description
技术领域
本发明涉及贯通型叠层电容器。
背景技术
作为这种贯通型叠层电容器,已知一种贯通型叠层电容器,其具备:绝缘体层和信号用内部电极以及接地用内部电极交替层叠而成的电容器素体;和在该电容器素体上形成的信号用端子电极和接地用端子电极(例如,参照日本特开平01-206615号公报)。
另外,在向数字电器中搭载的中央处理器(CPU)供给电力的电源,在趋向低压化的另一方面其负荷电流逐渐增大。因此,由于对应负荷电流的急剧变化而将电源电压的变动抑制在允许值内是非常困难的,因此在电源上连接称作去耦电容器的叠层电容器。由此,在负荷电流发生过渡性的变动时,从该叠层电容器向CPU供给电流,从而可以抑制电源电压的变动。
近年来,伴随着CPU的动作频率的进一步高频率化,负荷电流迅速变得更大,因此,对去耦电容器中使用的叠层电容器提出了大电容和增大等效串联电阻(ESR)的要求。
但是,在日本专利申请特开平01-206615号公报所记载的贯通型叠层电容器中,没有对增大等效串联电阻的方面进行研究。而且,在特开平01-206615号公报中所记载的贯通型叠层电容器中,全部的内部电极直接连接于端子电极。因此,在该贯通型叠层电容器中,为了应对大电容而增加层叠数以提高静电电容的话,则会使等效串联电阻变小。
发明内容
本发明正是为了解决上述问题而完成的,本发明的目的在于提供一种可以增大等效串联电阻的贯通型叠层电容器。
在一般的贯通型叠层电容器中,全部内部电极经由引出部分连接于对应的端子电极。因此,连接于端子电极的引出部分的数量仅仅是多个内部电极的数量,等效串联电阻变小。如果为了达到贯通型叠层电容器大电容化的目的而增加绝缘体层和内部电极的层叠数,则引出部分的数量也增多。由于连接于端子电极的引出部分的电阻成分相对于端子电极是并联连接的,因此随着连接于端子电极的引出部分的数量变多,贯通型叠层电容器的等效串联电阻将会进一步变小。由此,贯通型叠层电容器的大电容化和增大等效串联电阻,是相反的要求。
因此,本发明者们对可以满足大电容化和增大等效串联电阻的要求的贯通型叠层电容器进行了潜心的研究。其结果,本发明者们发现了如下的新的事实:即使绝缘体层和内部电极的层叠数相同,如果通过在电容器素体的表面上形成的连接导体来连接内部电极,并且能够改变引出部分的数量,则可以将等效串联电阻调节至所希望的值。并且,本发明者们还发现了以下新的事实:如果通过在电容器素体的表面上形成的连接导体来连接内部电极,并且能够改变在电容器素体的层叠方向上的引出部分的位置,则可以将等效串联电阻调节至所希望的值。特别是,如果使引出部分的数量少于内部电极的数量,则可以在增大等效串联电阻的方向上进行调整。
基于这样的研究结果,本发明的贯通型叠层电容器具备:电容器素体;配置在电容器素体外表面上的至少2个信号用端子电极;配置在电容器素体外表面上的至少1个接地用端子电极;和,配置在电容器素体外表面上的至少1个连接导体,并且,电容器素体具有:层叠的多个绝缘体层;以夹着多个绝缘体层中的至少1个绝缘体层相对的方式配置的信号用内部电极和第1接地用内部电极;以及,以夹着多个绝缘体层中的至少1个绝缘体层而与信号用内部电极或第1接地用内部电极相对的方式配置的第2接地用内部电极,并且,信号用内部电极连接于至少2个信号用端子电极,第1接地用内部电极连接于至少1个连接导体;第2接地用内部电极连接于至少1个接地用端子电极和至少1个连接导体。
根据上述贯通型叠层电容器,接地用内部电极具有,连接于接地用端子电极的第1接地用内部电极,和不直接连接于接地用端子电极的第2接地用内部电极。因此,在该贯通型叠层电容器中,与全部的接地用内部电极连接于接地用端子电极连接的情况相比,可以增大等效串联电阻。
在该情况下,优选为,电容器素体为长方体形状,具有:互相相对的长方形形状的第1和第2主面;以连接第1和第2主面之间的方式在第1和第2主面的短边方向上延伸并且互相相对的第1和第2侧面;以及,以连接第1和第2主面之间的方式在第1和第2主面的长边方向上延伸并且互相相对的第3和第4侧面,此外,至少2个信号用端子电极分别配置在第1和第2侧面上,至少1个接地用端子电极配置在第3和第4侧面,至少1个连接导体配置在第3和第4侧面上,并且,信号用内部电极包括:以第1和第2主面的长边方向作为长边方向的主电极部分;和以该主电极部分开始向第1和第2侧面分别延伸并且分别连接于信号用端子电极的引出部分,另外,第1接地用内部电极包括:以第1和第2主面的长边方向作为长边方向的主电极部分;和从该主电极部分开始向第3和第4侧面延伸并且连接于连接导体的引出部分,并且,第2接地用内部电极包括:以第1和第2主面的长边方向作为长边方向的主电极部分;和从该主电极部分开始向第3和第4侧面延伸并且连接于连接导体的引出部分;以及,从该主电极部分开始向第3和第4侧面延伸并且连接于接地用端子电极的引出部分。
根据本发明可以提供一种能够增大等效串联电阻的贯通型叠层电容器。
从以下给出的详细说明和仅以示例方式给出而不能认为是限定本发明的附图,可以更加清楚地理解本发明。
根据以下给出的详细说明,本发明的应用范围将会变得更加清楚。然而,应当理解的是,这些详细说明和具体实例,虽然表示本发明的优选实施方式,但只是以示例的方式给出的,根据这些详细说明,在本发明的精神和范围内的各种变化和修改对本领域的技术人员来说都是显而易见的。
附图说明
图1是第1实施方式的贯通型叠层电容器的立体图。
图2是第1实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。
图3是第1实施方式的贯通型叠层电容器的等效电路图。
图4是第1实施方式的贯通型叠层电容器的变形例的立体图。
图5是第1实施方式的贯通型叠层电容器的变形例所包括的电容器素体的分解立体图。
图6是第2实施方式的贯通型叠层电容器的立体图。
图7是第2实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。
具体实施方式
以下,参照附图对本发明的最佳实施方式进行详细说明。并且,在说明中,对同一要素或具有相同功能的要素使用相同符号,省略重复说明。
(第1实施方式)
参照图1和图2对第1实施方式的贯通型叠层电容器C1的构成进行说明。图1是第1实施方式的贯通型叠层电容器的立体图。图2是第1实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。
如图1所示,第1实施方式的贯通型叠层电容器C1具备:电容器素体L1;配置在电容器素体L1的外表面的信号用端子电极1、2;配置在电容器素体L1的外表面的接地用端子电极3、4;以及,配置在电容器素体L1的外表面的连接导体7~10。信号用端子电极1、2和接地用端子电极3、4以及连接导体7~10,是通过例如将含有导电性金属粉末和玻璃粉的导电膏附着在电容器素体的外表面上,并将其烧结来形成的。有时根据需要在烧结的端子电极和连接导体上形成电镀层。该信号用端子电极1、2,接地用端子电极3、4以及连接导体7~10被形成为在电容器素体L1的表面上相互电绝缘。
如图1所示,电容器素体L1为长方体形状,具有:互相相对的长方形状的第1和第2主面L1e、L1f;以连接第1和第2主面L1e、L1f之间的方式在第1和第2主面的短边方向上延伸,并且互相相对的第1和第2侧面L1a、L1b;以及,以连接第1和第2主面L1e、L1f之间的方式在第1和第2主面L1e、L1f的长边方向上延伸,并且互相相对的第3和第4侧面L1c、L1d。
信号用端子电极1配置在电容器素体L1的第1侧面L1a上。信号用端子电极导体2配置在与电容器素体L1的第1侧面1a相对的第2侧面L1b上。配置在第1侧面L1a上的信号用端子电极1和配置在第2侧面L1b上的信号用端子电极2,在第1侧面L1a和第2侧面L1b相对的方向上相对。
接地用端子电极3配置在电容器素体L1的第3侧面L1c上。接地用端子电极4配置在电容器素体L1的第4侧面L1d上。连接导体7、8配置在电容器素体L1的第3侧面L1c上。连接导体9、10配置在电容器素体L1的第4侧面L1d上。
接地用端子电极3和连接导体7、8在电容器素体L1的第3侧面L1c上,在从第1侧面L1a开始向着第2侧面L1b的方向上,按照连接导体7、接地用端子电极3、连接导体8的顺序配置。连接用端子电极4和连接导体9、10在电容器素体L1的第4侧面L1d上,在从第1侧面L1a开始向着第2侧面L1b的方向上,按照连接导体9、接地用端子电极4、连接导体10的顺序配置。
配置在第3侧面L1c上的接地用端子电极3和配置在第4侧面L1d上的接地用端子电极4,在第3侧面L1c和第4侧面L1d相对的方向上相对。配置在第3侧面L1c上的连接导体7和配置在第4侧面L1d上的连接导体9,在第3侧面L1c和第4侧面L1d相对的方向上相对。配置在第3侧面L1c上的连接导体8和配置在第4侧面L1d上的连接导体10,在第3侧面L1c和第4侧面L1d相对的方向上相对。
如图2所示,电容器素体L1具有多个(在本实施方式中为9层)的绝缘体层11~19,和多个(在本实施方式中为8层)的内部电极21~24、41~44。各绝缘体层11~19是由例如含有绝缘体陶瓷的陶瓷生片的烧结体构成的。而且,在实际的贯通型叠层电容器C1中,绝缘体层11~19之间的边界被一体化为无法辨认的程度。
多个内部电极21~24、41~44包括多个(在本实施方式中为4层)的信号用内部电极21~24和多个(在本实施方式中为4层)接地用内部电极41~44。接地用内部电极41~44含有第1接地用内部电极42~44和第2接地用内部电极41。各内部电极21~24、41~44是由例如导电膏的烧结体构成的。
信号用内部电极22~24和第1接地用内部电极42~44配置成为,彼此之间夹着一个绝缘体层14~18互相相对。即,信号用内部电极22和第1接地用内部电极42夹着绝缘体层14相对。信号用内部电极23和第1接地用内部电极42夹着绝缘体层15相对。信号用内部电极23和第1接地用内部电极43夹着绝缘体层16相对。信号用内部电极24和第1接地用内部电极43夹着绝缘体层17相对。信号用内部电极24和第1接地用内部电极44夹着绝缘体层18相对。
第2接地用内部电极41被配置成为:夹着一个绝缘体层12与信号用内部电极21相对,并且夹着一个绝缘体层13与信号用内部电极22相对。
各信号用内部电极21~24包括:以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向的矩形形状的主电极部分21a~24a;从主电极部分21a~24a开始向第1侧面L1a延伸的引出部分21b~24b;以及从主电极部分21a~24a开始向第2侧面L1b延伸的引出部分21c~24c。
以面向电容器素体L1的第1侧面L1a的方式延伸的各引出部分21b~24b连接于信号用端子电极1。以面向电容器素体L1的第2侧面L1b的方式延伸的各引出部分21c~24c连接于信号用端子电极2。
第1接地用内部电极42~44包括:以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向的矩形形状的主电极部分42a~44a;从主电极部分42a~44a开始向第3侧面L1c延伸的引出部分42b~44b、42c~44c;以及从主电极部分42a~44a开始向第4侧面L1d延伸的引出部分42d~44d、42e~44e。
从主电极部分42a~44a开始向第3侧面L1c延伸的引出部分42b~44b、42c~44c,在从第1侧面L1a开始向着第2侧面L1b的方向上,以引出部分42b~44b、42c~44c的顺序配置。从主电极部分42a~44a开始向第4侧面L1d延伸的引出部分42d~44d、42e~44e,在从第1侧面L1a开始向着第2侧面L1b的方向上,以引出部分42d~44d、42e~44e的顺序配置。
以面向电容器素体L1的第3侧面L1c的方式延伸的各引出部分42b~44b连接于连接导体7。以面向电容器素体L1的第3侧面L1c的方式延伸的各引出部分42c~44c连接于连接导体8。以面向电容器素体L1的第4侧面L1d的方式延伸的各引出部分42d~44d连接于连接导体9。以面向电容器素体L1的第4侧面L1d的方式延伸的各引出部分42e~44e连接于连接导体10。
第2接地用内部电极41包括:以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向的矩形形状的主电极部分41a;从主电极部分41a开始向第3侧面L1c延伸的引出部分41b、41c、41f;以及从主电极部分41a开始向第4侧面L1d延伸的引出部分41d、41e、41g。
从主电极部分41a开始向第3侧面L1c延伸的引出部分41b、41c、41f,在从第1侧面L1a开始向着第2侧面L1b的方向上,以引出部分41b、41f、41c的顺序配置。从主电极部分41a开始向第4侧面L1d延伸的引出部分41d、41e、41g,在从第1侧面L1a开始向着第2侧面L1b的方向上,以引出部分41d、41g、41e的顺序配置。
以面向电容器素体L1的第3侧面L1c的方式延伸的引出部分41b连接于连接导体7。以面向电容器素体L1的第3侧面L1c的方式延伸的引出部分41c连接于连接导体8。以面向电容器素体L1的第3侧面L1c的方式延伸的引出部分41f连接于接地用端子电极3。以面向电容器素体L1的第4侧面L1d的方式延伸的引出部分41d连接于连接导体9。以面向电容器素体L1的第4侧面L1d的方式延伸的引出部分41e连接于连接导体10。以面向电容器素体L1的第4侧面L1d的方式延伸的引出部分41g连接于接地用端子电极4。
图3表示贯通型叠层电容器C1的等效电路图。图3的等效电路图表示的情况如下,信号用端子电极1、2连接于信号导线,接地用端子电极3、4接地,导体7~10部直接连接于导线。
在贯通型电容器C1中,接地用内部电极41~44不是全部都与端子电极直接连接,其仅仅一部分(第2接地用内部电极41)直接连接于接地用端子电极3、4,其余部分(第1接地用内部电极42~44)经由第2接地用内部电极41和连接导体7~10连接于接地用端子电极3、4。因此,在这种情况下,通过接地用内部电极41~44经由连接导体7~10进行连接而得到的电阻R,串联连接于在接地用端子电极3、4侧贯通型叠层电容器C1所具有的静电容量C。
贯通型叠层电容器C1具有,作为接地用内部电极的不与接地用端子电极3、4连接的第1接地用内部电极42~44,和连接于接地用端子电极的第2接地用内部电极41。此外,对于接地用端子电极3而言,连接导体7~10的各个电阻成均串联连接于接地用端子电极3。此外,对于接地用端子电极4而言,连接导体7~10的电阻成份串联连接于接地用端子电极4。因此,相比于全部的接地用内部电极41~44都经由引出部分连接于接地用端子电极3、4的现有的贯通型叠层电容器而言,贯通型叠层电容器C1的等效串联电阻增大。并且,由于等效串联电阻增大,能防止在共振频率下的阻抗的急速降低,可以实现宽带化。
如上所述,根据本实施方式,通过调整经由引出部41f、41g而连接于接地用端子电极3、4的第2接地用内部电极41的数量和位置中的一种或两种,可以将贯通型叠层电容器C1的等效串联电阻设定为所希望的值,因此可以容易并且精度良好地进行等效串联电阻的控制。
此外,在贯通型叠层电容器C1中,即使为了应对大电容而增加信号用内部电极和第1接地用内部电极的层叠数量以增大静电电容,也可以抑制等效串联电阻变小。
此外,以其等效电路成为如图3所示的电路的方式,将贯通型叠层电容器C1与电路基板连接的情况下,静电容量C与接地用内部电极41~44经由连接导体7~10进行连接而得到的电阻R成为串联连接。因此,该贯通型电容器C1适合用作电源用电容器。
此外,在贯通型叠层电容器C1中,信号用端子电极1、2在电容器素体L1的第1和第2侧面L1a、L1b的相对方向上相对。此外,分别地,接地用端子电极3、4在电容器素体L1的第1和第2侧面L1a、L1b的相对方向上相对;连接导体7、9在电容器素体L1的第1和第2侧面L1a、L1b的相对方向上相对;连接导体8、10在电容器素体L1的第1和第2侧面L1a、L1b的相对方向上相对。因此,在贯通型电容器C1上,例如容易相对于直线状的信号导线连接信号用端子电极1、2,进一步,容易相对于直线状的接地连接导线而连接接地用端子电极3、4,并且其实施容易。
随后,基于图4和图5对第1实施方式的贯通型层叠电容器C1的变形例进行说明。本变形例与实施方式的贯通型叠层电容器C1的不同点在于,信号用端子电极1、2的形状。图4是变形例的贯通型叠层电容器的立体图。图5是表示变形例的贯通型叠层电容器所包括的电容器素体的分解立体图。
如图4所示,在变形例的贯通型叠层电容器中,信号用端子电极1覆盖电容器素体L1的第1侧面L1a全面和与该第1侧面L1a相邻的其它面(第1和第2主面L1e、L1f,以及第3和第4侧面L1c、L1d)的一部分。并且,信号用端子电极2覆盖电容器素体L1的第2侧面L1b全面和与该第2侧面L1b相邻的其它面(第1和第2主面L1e、L1f,以及第3和第4侧面L1c、L1d)的一部分。
在该情况下,如图5所示,任意的连接于信号用端子电极1、2的引出部分21b~24b、21c~24c均被形成为,在主电极部分21a~24a和第3和第4侧面L1c、L1d的相对方向上的宽度相同。
(第2实施方式)
参照图6和图7对第2实施方式的贯通型叠层电容器C2的构成进行说明。第2实施方式的贯通型叠层电容器C2与第1实施方式的贯通型叠层电容器C1的不同点在于,在电容器素体上形成的接地用端子电极和连接导体的构成。图6是第2实施方式的贯通型叠层电容器的立体图。图7是第2实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。
如图6所示,第2实施方式的贯通型叠层电容器C2具备:电容器素体L2;配置在电容器素体L2的外表面上的信号用端子电极1、2;配置在电容器素体L2的外表面上的接地用端子电极3~6;以及,配置在电容器素体L2的外表面上的连接导体7、8。
如图6所示,电容器素体L2为长方体形状,具有:互相相对的长方形形状的第1和第2主面L2e、L2f;以连接第1和第2主面L2e、L2f之间的方式在第1和第2主面的短边方向上延伸,并且互相相对的第1和第2侧面L2a、L2b;以及,以连接第1和第2主面L2e、L2f之间的方式在第1和第2主面L2e、L2f的长边方向上延伸,并且互相相对的第3和第4侧面L2c、L2d。
信号用端子电极1配置在第1侧面L2a上。信号用端子电极导体2配置在电容器素体L2的第2侧面L2b上。信号用端子电极1、2在第1侧面L2a和第2侧面L2b相对的方向上相对。
接地用端子电极3、4和连接导体7配置在第3侧面L2c上。接地用端子电极5、6和连接导体8配置在第4侧面L2d上。
接地用端子电极3、4和连接导体7在电容器素体L2的第3侧面L2c上,在从第1侧面L2a开始向第2侧面L2b方向上,按照接地用端子电极3、连接导体7、接地用端子电极4的顺序配置。接地用端子电极5、6和连接导体8在电容器素体L2的第4侧面L2d上,在从第1侧面L2a开始向第2侧面L2b方向上,按照接地用端子电极5、连接导体8、接地用端子电极6的顺序配置。
接地用端子电极3、5在第3侧面L2c和第4侧面L2d相对的方向上相对。接地用端子电极4、6在第3侧面L2c和第4侧面L2d相对的方向上相对。连接导体7、8在第3侧面L2c和第4侧面L2d相对的方向上相对。
如图7所示,电容器素体L2具有多个(在本实施方式中为9层)绝缘体层11~19和多个(在本实施方式中为8层)内部电极21~24、41~44。
多个内部电极21~24、41~44包括多个(在本实施方式中为4层)信号用内部电极21~24和多个(在本实施方式中为3层)第1接地用内部电极42~44,以及第2接地用内部电极41。
信号用内部电极22~24和第1接地用内部电极42~44配置成为,彼此之间夹着一个绝缘体层14~18相对。第2接地用内部电极41配置成为,夹着一个绝缘体层12与信号用内部电极21相对,并且夹着一个绝缘体层13与信号用内部电极22相对。
各信号用内部电极21~24包括:主电极部分21a~24a;从主电极部分21a~24a开始向第1侧面L2a延伸的引出部分21b~24b;以及从主电极部分21a~24a开始向第2侧面L2b延伸的引出部分21c~24c。各引出部分21b~24b连接于信号用端子电极1。各引出部分21c~24c连接于信号用端子电极2。
第1接地用内部电极42~44包括:以电容器素体L2的第1和第2主面L2e、L2f的长边方向作为长边方向的矩形形状的主电极部分42a~44a;从主电极部分42a~44a开始向第3侧面L2c延伸的引出部分42b~44b;以及,从主电极部分42a~44a开始向第4侧面L2d延伸的引出部分42c~44c。
以面向电容器素体L2的第3侧面L2c的方式延伸的各引出部分42b~44b连接于连接导体7。以面向电容器素体L2的第4侧面L1d的方式延伸的各引出部分42c~44c连接于连接导体8。
第2接地用内部电极41包括:以电容器素体L2的第1和第2主面L2e、L2f的长边方向作为长边方向的矩形形状的主电极部分41a;从主电极部分41a开始向第3侧面L2c延伸的引出部分41b、41d、41e;以及,从主电极部分41a开始向第4侧面L2d延伸的引出部分41c、41f、41g。
从主电极部分41a开始向第3侧面L2c延伸的引出部分41b、41d、41e,在从第1侧面L2a开始向着第2侧面L2b的方向上,以引出部分41d、41b、41e的顺序配置。从主电极部分41a开始向第4侧面L2d延伸的引出部分41c、41f、41g,在从第1侧面L2a开始向着第2侧面L2b的方向上,以引出部分41f、41c、41g的顺序配置。
以面向电容器素体L2的第3侧面L2c的方式延伸的引出部分41b连接于连接导体7。以面向电容器素体L2的第3侧面L2c的方式延伸的引出部分41d连接于接地用端子电极3。以面向电容器素体L2的第3侧面L2c的方式延伸的引出部分41e连接于接地用端子电极4。以面向电容器素体L2的第4侧面L2d的方式延伸的引出部分41c连接于连接导体8。以面向电容器素体L2的第4侧面L2d的方式延伸的引出部分41f连接于接地用端子电极5。以面向电容器素体L2的第4侧面L2d的方式延伸的引出部分41g连接于接地用端子电极6。
贯通型叠层电容器C2具有,作为接地用内部电极的不连接于接地用端子电极3~6的第1接地用内部电极42~44,和连接于接地用端子电极3~6的第2接地用内部电极41。此外,对于接地用端子电极3而言,连接导体7、8的各个电阻成份串联连接于接地用端子电极3。此外,对于接地用端子电极4而言,连接导体7、8的电阻成份串连连接于接地用端子电极4。此外,对于接地用端子电极5而言,连接导体7、8的电阻成份串联连接于接地用端子电极5。此外,对于接地用端子电极6而言,连接导体7、8的电阻成份串联连接于接地用端子电极6。因此,相比于全部的接地用内部电极41~44都经由引出部分连接于接地用端子电极3~6的现有的贯通型叠层电容器而言,贯通型叠层电容器C2的等效串联电阻增大。并且,由于等效串联电阻增大,能够防止在共振频率下的阻抗的急速降低,可以实现宽带化。
如上所述,根据本实施方式,通过调整经由引出部分41c~41g而连接于接地用端子电极3~6的第2接地用内部电极41的数量和位置中的一种或两种,可以将贯通型叠层电容器C2的等效串联电阻设定为所希望的值,因此可以容易并且精度良好地进行等效串联电阻的控制。
此外,在贯通型叠层电容器C2中,即使为了应对大电容而增加信号用内部电极和第1接地用内部电极的层叠数量以增大静电电容,也可以抑制等效串联电阻变小。
此外,以其等效电路成为如图3所示的电路的方式,将贯通型叠层电容器C2与电路基板连接的情况下,静电容量与接地用内部电极41~44经由连接导体7、8进行连接而得到的电阻成为串联连接。因此,该贯通型电容器C2适合用作电源用电容器。
此外,在贯通型叠层电容器C2中,信号用端子电极1、2在电容器素体L2的第1和第2侧面L2a、L2b的相对方向上相对。此外,分别地,接地用端子电极3、5在电容器素体L2的第1和第2侧面L2a、L2b的相对方向上相对;接地用端子电极4、6在电容器素体L2的第1和第2侧面L2a、L2b的相对方向上相对;连接导体7、8在电容器素体L2的第1和第2侧面L2a、L2b的相对方向上相对。因此,在贯通型电容器C2上,例如容易相对于直线状的信号导线连接信号用端子电极1、2,进一步,容易相对于直线状的接地连接导线连接接地用端子电极3、5,并且,容易相对于直线状的接地连接导线连接接地用端子电极4、6,并且其实施容易。
以上对本发明的优选的实施方式进行了详细说明,但本发明不限于上述实施方式和变形例。例如,与信号用内部电极21~24连接的信号用端子电极的数量,不限于上述实施方式和变形例中所记载的数量,例如可以为3个以上。与第2接地用内部电极41连接的接地用端子电极的数量,不限于上述实施方式和变形例中所记载的数量,例如可以为1个,或3个,或5个以上。连接导体的数量不限于上述实施方式和变形例中所记载的数量,例如可以为1个,或3个,或5个以上。
此外,信号用端子电极1、2,接地用端子电极3~6,以及连接导体7~10的配置,不限于上述实施方式和变形例中所记载的配置,只要配置在电容器素体的外表面上即可。因此,例如,信号用端子电极在电容器素体的第1和第2侧面的相对方向上可以不是相对的。此外,例如,接地用端子电极在电容器素体的第3和第4侧面的相对方向上可以不是相对的。此外,例如,连接导体在电容器素体的第3和第4侧面的相对方向上可以不是相对的。
绝缘体层的层叠数11~19以及内部电极21~24、41~44的层叠数,不限于上述实施方式和变形例中所记载的数量。内部电极21~24、41~42的形状,不限于上述实施方式和变形例中所记载的数量。
此外,经由引出部分连接于接地用端子电极的第2接地用内部电极41的数量和在层叠方向上的位置,不限于上述实施方式和变形例中所记载的数量和位置。此外,第2接地用内部电极可以不是夹着绝缘体层与信号用内部电极相对,而可以被配置为,夹着绝缘体层与第1接地用内部电极相对。
此外,信号用内部电极和第1接地用内部电极之间所夹着的绝缘体层的数量,只要至少为1个就不限于上述实施方式和变形例中所记载的数量,例如可以为2个以上。此外,第2接地用内部电极和信号用内部电极之间所夹着的绝缘体层的数量,只要至少为1个就不限于上述实施方式和变形例中所记载的数量,例如可以为2个以上。
此外,也可以相对于本发明的叠层电容器的电容器素体进一步层叠有绝缘体层,或者也可以交替层叠有绝缘体层和内部电极。
从本发明的详细说明可以显而易见地看出,本发明可以作多种方式的变化。这些变化不能被认为超出了本发明的要意和范围,并且所有这些对于本领域的技术人员是显而易见的修改都被包括在本发明权利要求的范围内。
Claims (2)
1.一种贯通型叠层电容器,其特征在于,
具备:
电容器素体;
配置在所述电容器素体的外表面上的至少2个信号用端子电极;
配置在所述电容器素体的所述外表面上的至少1个接地用端子电极;
配置在所述电容器素体的所述外表面上的至少1个连接导体,
所述电容器素体具有:层叠的多个绝缘体层;以夹着所述多个绝缘体层中的至少1个绝缘体层相对的方式配置的信号用内部电极和第1接地用内部电极;以及,以夹着所述多个绝缘体层中的至少1个绝缘体层而与所述信号用内部电极或所述第1接地用内部电极相对的方式配置的第2接地用内部电极,
所述信号用内部电极连接于所述至少2个信号用端子电极,
所述第1接地用内部电极连接于所述至少1个连接导体,
所述第2接地用内部电极连接于所述至少1个接地用端子电极和所述至少1个连接导体,
仅所述第2接地用内部电极直接连接于所述接地用端子电极,所述第1接地用内部电极经由所述第2接地用内部电极以及连接导体连接于所述接地用端子电极,
所述接地用端子电极和所述连接导体互相邻接地配置于所述电容器素体的外表面中的同一面上。
2.根据权利要求1所述的贯通型叠层电容器,其特征在于,
所述电容器素体为长方体形状,具有:互相相对的长方形形状的第1和第2主面;以连接所述第1和第2主面之间的方式在所述第1和第2主面的短边方向上延伸并且互相相对的第1和第2侧面;以及,以连接所述第1和第2主面之间的方式在所述第1和第2主面的长边方向上延伸并且互相相对的第3和第4侧面,
所述至少2个信号用端子电极分别配置在所述第1和第2侧面上,
所述至少1个接地用端子电极配置在所述第3和第4侧面上,
所述至少1个连接导体配置在所述第3和第4侧面上,
所述信号用内部电极包括:以所述第1和第2主面的长边方向作为长边方向的主电极部分;从该主电极部分开始向所述第1和第2侧面分别延伸并且分别连接于所述信号用端子电极的引出部分,
所述第1接地用内部电极包括:以所述第1和第2主面的长边方向作为长边方向的主电极部分;从该主电极部分开始向所述第3和第4侧面延伸并且连接于所述连接导体的引出部分,
第2接地用内部电极包括:以所述第1和第2主面的长边方向作为长边方向的主电极部分;从该主电极部分开始向所述第3和第4侧面延伸并且连接于所述连接导体的引出部分;以及,从该主电极部分开始向所述第3和第4侧面延伸并且连接于所述接地用端子电极的引出部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193003A JP4293625B2 (ja) | 2006-07-13 | 2006-07-13 | 貫通型積層コンデンサ |
JP2006-193003 | 2006-07-13 | ||
JP2006193003 | 2006-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101106017A CN101106017A (zh) | 2008-01-16 |
CN101106017B true CN101106017B (zh) | 2011-10-26 |
Family
ID=38949022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101360644A Active CN101106017B (zh) | 2006-07-13 | 2007-07-13 | 贯通型叠层电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7619873B2 (zh) |
JP (1) | JP4293625B2 (zh) |
KR (1) | KR101339693B1 (zh) |
CN (1) | CN101106017B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4433010B2 (ja) * | 2007-08-02 | 2010-03-17 | Tdk株式会社 | 貫通コンデンサ及び貫通コンデンサの製造方法 |
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
JP4924490B2 (ja) * | 2008-03-10 | 2012-04-25 | Tdk株式会社 | 貫通型積層コンデンサ |
JP5042892B2 (ja) * | 2008-03-14 | 2012-10-03 | Tdk株式会社 | 貫通コンデンサ |
JP2010124010A (ja) * | 2010-03-12 | 2010-06-03 | Tdk Corp | 貫通コンデンサ |
KR101761937B1 (ko) * | 2012-03-23 | 2017-07-26 | 삼성전기주식회사 | 전자 부품 및 그 제조 방법 |
US20180190431A1 (en) * | 2015-08-26 | 2018-07-05 | Tdk Corporation | Electronic device |
KR20220072410A (ko) * | 2020-11-25 | 2022-06-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4590537A (en) * | 1983-09-11 | 1986-05-20 | Murata Manufacturing Co., Ltd. | Laminated capacitor of feed-through type |
CN1585056A (zh) * | 2003-08-21 | 2005-02-23 | Tdk株式会社 | 叠层电容器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206615A (ja) | 1988-02-15 | 1989-08-18 | Murata Mfg Co Ltd | 積層型貫通コンデンサ |
JP4296866B2 (ja) | 2003-07-10 | 2009-07-15 | 株式会社村田製作所 | 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ |
JP4011080B2 (ja) | 2005-09-02 | 2007-11-21 | Tdk株式会社 | 積層コンデンサ |
-
2006
- 2006-07-13 JP JP2006193003A patent/JP4293625B2/ja active Active
-
2007
- 2007-06-27 US US11/819,431 patent/US7619873B2/en active Active
- 2007-07-12 KR KR1020070070129A patent/KR101339693B1/ko active IP Right Grant
- 2007-07-13 CN CN2007101360644A patent/CN101106017B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4590537A (en) * | 1983-09-11 | 1986-05-20 | Murata Manufacturing Co., Ltd. | Laminated capacitor of feed-through type |
CN1585056A (zh) * | 2003-08-21 | 2005-02-23 | Tdk株式会社 | 叠层电容器 |
Also Published As
Publication number | Publication date |
---|---|
KR20080007133A (ko) | 2008-01-17 |
KR101339693B1 (ko) | 2013-12-11 |
CN101106017A (zh) | 2008-01-16 |
JP4293625B2 (ja) | 2009-07-08 |
US7619873B2 (en) | 2009-11-17 |
US20080013248A1 (en) | 2008-01-17 |
JP2008021861A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101106017B (zh) | 贯通型叠层电容器 | |
CN101106019B (zh) | 叠层电容器阵列 | |
CN101110295B (zh) | 贯通型叠层电容器 | |
US8159813B2 (en) | Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network | |
CN101345134B (zh) | 层叠电容器 | |
CN101079347B (zh) | 层叠电容器 | |
CN101276685B (zh) | 贯通型层叠电容器 | |
CN101465204B (zh) | 叠层电容器阵列 | |
CN101345133B (zh) | 层叠电容器 | |
CN101425374B (zh) | 层叠电容器 | |
CN101004972B (zh) | 叠层型穿心电容器阵列 | |
CN101471179B (zh) | 贯通型层叠电容器阵列 | |
CN101136617B (zh) | 叠层型滤波器 | |
CN101471177B (zh) | 层叠电容器 | |
CN101276688B (zh) | 多层电容器 | |
CN101123420B (zh) | 层叠型滤波器 | |
CN101458993B (zh) | 层叠电容器阵列 | |
US20060091443A1 (en) | Composite capacitor | |
CN101471178B (zh) | 贯通型层叠电容器阵列 | |
JP3511569B2 (ja) | 積層コンデンサ | |
CN101345132B (zh) | 贯通型层叠电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |