CN101470519B - 用于控制功率管理的装置和方法 - Google Patents

用于控制功率管理的装置和方法 Download PDF

Info

Publication number
CN101470519B
CN101470519B CN2008101902286A CN200810190228A CN101470519B CN 101470519 B CN101470519 B CN 101470519B CN 2008101902286 A CN2008101902286 A CN 2008101902286A CN 200810190228 A CN200810190228 A CN 200810190228A CN 101470519 B CN101470519 B CN 101470519B
Authority
CN
China
Prior art keywords
time
power management
management state
timing unit
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101902286A
Other languages
English (en)
Other versions
CN101470519A (zh
Inventor
李政桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN101470519A publication Critical patent/CN101470519A/zh
Application granted granted Critical
Publication of CN101470519B publication Critical patent/CN101470519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

用于控制功率管理的装置和方法。本发明涉及一种基于用于执行程序任务的计时单元的信息和每个功率管理状态的信息来控制功率管理的装置和方法，其可应用于能够进入省电状态的每个装置和组件。通过基于将在计时单元期间处理器的空闲时间与每个功率管理状态的恢复时间进行比较的结果进入相对应的功率管理，能够降低功率消耗。

Description

用于控制功率管理的装置和方法
相关申请的交叉引用
本申请涉及于2007年12月26日向韩国提交的韩国专利申请No.10-2007-0137336，并且要求享有基于该申请的优先权，通过引用将该申请的全部内容合并于此。
技术领域
本发明涉及一种用于控制功率管理的装置和方法，可应用于能够进入省电状态的每个装置和组件。
背景技术
本发明涉及一种装置和方法，其中通过操作***(在下文中简称为‘OS’)调度器来分配计时单元(tick)，所述计时单元是程序的每个任务的执行周期(或调度周期)，使得处理器在所分配的计时单元期间执行每个任务，其中如果提供给处理器的工作负载小于预定级别，则该装置和方法允许处理器转变为省电状态，并且在将计时单元期间处理器的工作时间与每个功率管理状态的恢复时间信息进行比较时转变到相对应的功率管理状态。
在下文中，将描述本发明的现有技术。
一般而言，如果提供给***、处理器或设备的工作负载小于预定级别，则***、处理器或设备转变到预定的功率管理状态。
例如，如果没有工作负载提供给处理器，则OS允许处理器(CPU)进入省电状态，并且如果提供给处理器的工作负载增加，则从省电状态恢复。通常，处于冬眠状态的处理器擦除时钟和高速缓存数据，使得从冬眠状态的恢复占用很长的时间，并且将用于从冬眠状态恢复的更多的工作负载提供给处理器。因此，增加了功率消耗。
发明内容
本发明的目的是提供一种用于通过控制功率管理来降低功率消耗的装置和方法。为了获得该优点和其它优点并且依据如在此具体和广泛描述的本发明的目的，本发明在一个方面提供了一种控制功率管理的方法，包括：设置多个功率管理状态；设置每个所述功率管理状态的恢复时间，所述恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间；基于预定程序的确定来设置待执行的每个程序任务的执行周期；确定待执行的程序任务是否是在先前计时单元期间生成的；如果所述待执行的程序任务是在所述先前计时单元期间生成的，则检查已过去的至少一个计时单元的平均空闲时间，其中计时单元的空闲时间对应于该计时单元的时间减去利用处理器的时间之后的剩余时间，并且多个计时单元的平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目；将所述平均空闲时间与每个所述功率管理状态的恢复时间做比较，并且如果所述平均空闲时间长于一个功率管理状态的恢复时间，则进入相对应的功率管理状态。
同时，本发明在另一个方面提供了一种控制功率管理的方法，包括：设置多个功率管理状态；设置每个所述功率管理状态的恢复时间，所述恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间；基于预定程序的确定来设置待执行的每个程序任务的执行周期；确定待执行的程序任务是否是在先前计时单元期间生成的；如果所述待执行的程序任务是在所述先前计时单元期间生成的，则确定该待执行的程序任务是否是周期性生成的并且检查已过去的至少一个计时单元的平均空闲时间，其中计时单元的空闲时间对应于该计时单元的时间减去利用处理器的时间之后的剩余时间，并且多个计时单元的平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目；将所述空闲时间与每个所述功率管理状态的恢复时间进行比较，并且如果所述平均空闲时间长于一个功率管理状态的恢复时间，则选择该功率管理状态，以及如果所述待执行的程序任务是周期性生成的，则进入较之所选择的功率管理状态低一个级别的功率管理状态。
从下面给出的描述，本发明的应用的其它范围将变得明显。然而，应理解，详细描述和特定示例虽然表示本发明的优选实施例，但是仅为了说明而给出，从该详细描述，在本发明的精神和范围内的各种改变和修改对于本领域技术人员是明显的。
附图说明
本发明的更完整理解和许多附带优点将在结合附图考虑时，通过参考下面的详细描述，将很容易地获得并且更好地了解，其中：
图1是示出了具有存储操作***(OS)的硬盘驱动(HDD)和包括至少一个处理器内核的中央处理单元(CPU)的***的构造的框图；
图2是示出了根据本发明的实施例的处理器内核和缓冲存储器的构造的框图；
图3是示出了根据本发明的另一实施例的处理器内核和缓冲存储器的构造的框图；
图4是示出了根据本发明的另一实施例的处理器内核和缓冲存储器的构造的框图；
图5a是示出了存储在HDD中的OS调度器向要执行的程序的每个任务分配作为调度周期的计时单元以及处理器在所分配的计时单元期间处理每个任务的图解；
图5b是示出了包括要执行的程序(程序A(55)、程序B(56))的信息的OS队列的图解；
图6是示出了使用计时单元的空闲时间控制功率管理状态的过程的流程图；
图7是示出了使用多个计时单元的空闲时间控制功率管理状态的过程的流程图；
图8是示出了通过确定正执行的程序是否周期性地生成任务来使用计时单元的空闲时间控制功率管理状态的过程的流程图。
具体实施方式
现在将详细参考本发明的优先实施例，在附图中示出了其示例。
因为本发明在不背离其精神或本质特征的情况下可以具体化为若干种形式，所以应理解上述实施例不受前面描述的任何细节限制，除非另外指定，否则应广泛地解释为在所附权利要求中定义的其精神和范围内，因而旨在所附权利要求包含因而落入在权利要求的边界和限度内的所有改变和修改、或这样的边界和限度的等价物。
下文中，将参考附图详细描述根据本发明的实施例的控制功率管理的装置。
首先，如下作为示例定义每个功率管理状态和处理器的每个恢复时间。恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间。
[表1]
Figure GSB00000332805700051
这里，将描述在处理器中存在至少一个内核的情况。
1.内核C3：停止到处理器的内核的每个时钟。将存储在L1高速缓存中的数据刷新到L2高速缓存。也就是说，将存储在L1高速缓存中的数据存储在L2高速缓存。在该情况中，L1高速缓存是无效并且失效的。而且，阻止提供给L1高速缓存的功率。
2.内核C4：如果处理器的所有内核进入C4状态，则每个内核进入更深睡眠打包低功率状态。将存储在L1高速缓存中的数据刷新到L2高速缓存。将存储在L2高速缓存中的数据刷新到L3高速缓存。在该情况中，L1/L2高速缓存是无效并且失效的。而且，阻止提供给L1/L2高速缓存的功率。因此，降低了施加到处理器的电压。
3.内核C5/C6：将处理器的情况存储到(S)RAM。在该情况中，将存储在L1/L2/L3高速缓存中的数据刷新到RAM。L1/L2/L3高速缓存是无效并且失效的。而且，阻止提供给L1/L2/L3高速缓存的功率。
这里，每个功率管理状态的恢复时间是其中计时单元(tick)是500ms的情况的示例。
作为另一个示例，可以根据处理器的工作频率和工作电压将功率管理状态分为最大功率模式、打盹(nap)功率模式和深度打盹功率模式之一。
同时，虽然将围绕用于处理器(CPU)的功率管理来描述本发明的实施例，但是本发明的本质特征可以应用于需要功率管理的其它***或设备的功率管理。
本发明的实施例建议向要执行的程序的每个任务分配对应于执行周期的计时单元，并且处理器在所分配的计时单元期间执行每个任务。
本发明的另一实施例建议如果在所分配的计时单元期间没有工作负载提供给处理器，则进入功率管理状态，并且基于在先前计时单元期间的处理器执行的信息与每个功率管理状态的恢复时间进行比较的结果，进入到相对应的功率管理状态。
本发明的另一实施例建议将空闲时间信息用作在先前计时单元期间的处理器执行的信息，其中空闲时间对应于计时单元去除利用处理器的时间的剩余时间。
本发明的另一实施例建议将利用处理器的时间的信息用作在先前计时单元期间的处理器执行的信息。
本发明的另一实施例建议如果在没有工作负载提供给处理器的情况下要执行的程序生成周期性的任务，则进入功率管理状态，该功率管理状态具有比通过将空闲时间与每个功率管理状态的每个恢复时间进行比较而选择的相对应的功率管理状态低的级别。
本发明的另一实施例建议功率管理状态级别越高(C0→C6)，工作的高速缓存的数目越少并且仅保留具有较高容量的存储器单元。
图1是示出具有存储操作***(OS)的硬盘驱动(HDD)和包括至少一个处理器内核的中央处理单元(CPU)的***的构造的框图。
如图1中所示，根据本发明的实施例的装置包括：处理器10，其对应于中央处理单元(CPU)；北桥11，用于控制连接到CPU并且处理视频信号的视频控制器13以及***存储器12(例如RAM)；南桥14，用于控制诸如HDD(硬盘驱动)15、音频编解码器16、BIOS ROM17和以太网/迷你卡18的***设备；USB(通用串行总线)19；以及嵌入式控制器20，用于控制诸如键盘或鼠标的输入单元。
在上述中，北桥11和南桥14可以被组成为一个单元，并且包括在该装置中的组件通过PCI或PCI-E彼此连接。
HDD 15存储用于向要执行的程序的任务分配执行周期的OS调度器或/和用于生成计时器中断的应用程序。而且，用于处理器的每个功率管理状态的恢复时间信息可以存储在HDD 15上或其它存储单元中的一个上。
图2是示出了根据本发明的实施例的处理器内核和缓冲存储器的构造的框图。
如图2中所示，处理器10包括单个内核21和至少一个缓冲存储器L122、L223、……、Ln 25。此外，在处理器10中提供(S)RAM 26。图2示出了其中L1 22提供在内核21中的实施例。
图3是示出根据本发明的另一实施例的处理器内核和缓冲存储器的构造的框图。
如图3中所示，，处理器10包括单个内核31和至少一个缓冲存储器L1 32、L2 33、……、Ln 35。此外，在处理器10中提供(S)RAM 36。也就是说，图3示出了其中L1 32提供在内核31外的实施例。
图4是示出了根据本发明的另一实施例的处理器内核和缓冲存储器的构造的框图。
如图4中所示，处理器10包括多个内核31，例如第一内核41和第二内核47，和至少一个缓冲存储器L1 42和48、L2 43和49、L344、……、Ln 45。此外，在处理器10中提供(S)RAM 46。在上文中，L1 42和48被示为提供在内核31和47中，然而L1 42和48可以提供在内核42和48的内部或外部。
图5a是示出存储在HDD中的OS调度器向要执行的程序的每个任务分配作为调度周期的计时单元以及处理器在所分配的计时单元期间处理每个任务的图解。
图5b是包括要执行的程序(程序A(55)、程序B(56))的信息的OS队列的图解。
如图中所示，基于关于程序A 55的调度57向程序A 55的每个任务分配计时单元51和52，并且通过预定的执行周期(例如500ms)执行任务。
同时，如果在执行程序A 55的同时通过预定的应用程序生成计时器中断58，则可以执行另一程序B 56。
然后，在分配给程序A 55的任务的计时单元52期间执行程序A 55的任务，并且在计时单元52的空闲时间59期间执行省电功能。在此之后，处理器10在下一个计时单元期间通过将至少一个先前计时单元的空闲时间60与每个功率管理状态的恢复时间进行比较来进入相对应的功率管理状态。
在下文中，将参考附图详细描述根据本发明的实施例的控制功率管理的过程。
首先，将简要回顾本发明的精神或本质特征。
在向要执行的程序的每个任务分配对应于执行周期的计时单元并且处理器在所分配的计时单元期间执行每个任务的情况下，根据本发明的实施例的装置和方法在没有负载提供给处理器时允许进入功率管理状态。基本地，将描述下面三种情况作为示例，但是应理解，本发明不限于下面的情况。
OS调度器是调整调度和次序的程序，以允许每个处理器或每个内核共享***资源。作为在OS中管理全部OS服务的中心部分的内核向每个任务分配计时单元。内核的该角色被称为调度。
可以通过程序执行或通过诸如计时器中断的预定命令来生成计时单元。
1)在本发明的第一实施例中，处理器进入通过将在执行当前正在执行的程序A之前的先前计时单元的空闲时间与每个功率管理状态的每个恢复时间进行比较而选择的相应功率管理状态。在这种情况下，如果空闲时间比功率管理状态的恢复时间长预定的差，则处理器可以进入该管理状态。这里，所述差可以是考虑***工作的效率和功率管理来确定的。
仅有当要执行的程序生成周期性的任务时，通过将空闲时间与每个功率管理状态的每个恢复时间进行比较，处理器可以进入在省电方面充分地提供更加效果的功率管理状态。
在上述中，生成周期性的任务的程序是诸如电影播放器、音频播放器和游戏程序。
以前提及的功率管理方法(进入通过将空闲时间与每个恢复时间进行比较而确定的功率管理状态的方法)可应用于本发明的其它功率管理实施例。
空闲时间对应于调度周期(下文中称为“计时单元”，例如计时单元可以是1000ms)去掉利用处理器的时间的剩余时间。可以通过以下公式来计算空闲时间。
[公式1]
空闲时间＝调度周期×(1-利用处理器的时间比率)
在上文中，可以通过处理器来检查利用处理器的时间比率。
处理器进入通过以下公式确定的相对应的功率管理状态。
[公式2]
空闲时间＞每个功率管理状态的恢复时间
在上文中，通过诸如以下的因素来确定每个功率管理状态(例如C0至C6)的恢复时间：用于将L1高速缓存中的数据刷新到L2高速缓存的时间和当进入功率管理状态时用于使L1高速缓存无效/失效并且阻止到L1高速缓存的功率的时间以及当从所进入的功率管理状态恢复时用于使能L1高速缓存的时间，或用于将L1高速缓存中的数据刷新到L2高速缓存的时间、用于将L2高速缓存中的数据刷新到L3高速缓存的时间和当进入功率管理状态时用于使L1/L2高速缓存无效/失效并且阻止到L1/L2高速缓存的功率的时间以及当从所进入的功率管理状态恢复时用于使能L1/L2高速缓存的时间等等)。诸如上述的因素可应用于本发明的其它实施例来确定恢复时间。
2)其次，在本发明的另一实施例中，处理器进入通过将在执行当前正在执行的程序A之前的多个先前计时单元(例如用于至少一个程序的多个调度周期)的平均空闲时间与每个功率管理状态的每个恢复时间进行比较而选择的相应功率管理状态。
[公式3]
平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目
在上文中，在计算多个先前计时单元的平均空闲时间中，处理器可以选择预定数目的计时单元，而与任务是否在每个先前计时单元中被执行无关或仅选择其中至少执行任务的计时单元。
可以通过程序或通过至少两个不同的程序生成在计时单元中执行的任务。
[公式4]
平均空闲时间＞每个功率管理状态的恢复时间
3)第三，如果要执行的程序任务是周期性地生成的，则在没有工作负载提供给处理器的空闲时间期间，处理器进入比作为OS所确定的可进入的最高级别的状态的功率管理状态低至少一个级别的功率管理状态。也就是说，处理器使所确定的可进入的最高级别的功率管理状态无效，以进入比所确定的可进入的功率管理状态低至少一个级别的功率管理状态。
最高级别的功率管理状态是由用户在OS提供的用户界面上预先确定的，或是通过将空闲时间与每个功率管理状态的恢复时间进行比较确定的。
在确定要执行的程序是否生成周期性的任务中，将存储在存储器中的每个程序的属性的信息或在先前计时单元期间已执行的任务的信息考虑为确定中的因素，此外，也可以考虑其它因素。
在这种情况下，功率管理状态的级别越高(C0→C6)，***作的高速缓存的数目越少。因此内核消耗的功率变少。同时，功率管理状态级别越高(C0→C6)，保持越高容量的存储器单元(存储器单元以从最小到最大容量的次序被排列为L1＜L2＜L3＜RAM)。
图6是示出了使用计时单元的空闲时间控制功率管理状态的过程的流程图。
作为实施例，如在表1中所示，设置多个功率管理状态(C0至C6)中的每个的恢复时间(S601)。
如图5a中所示，通过OS调度器向程序的每个任务分配计时单元并且处理器在为每个任务所分配的计时单元期间执行每个任务(S603)。
处理器检查在诸如图5a中的计时单元52的先前计时单元期间是否生成与生成要执行的任务的程序相同的程序的任务(S605)。
如果在先前计时单元期间生成相同程序的至少一个任务，则通过公式1计算先前计时单元的空闲时间，在该空闲时间中生成与要执行的程序相同的程序的至少一个任务(S607)。
根据公式2将所计算的空闲时间与表1中所示的预先确定的恢复时间进行比较(S609)。
因此，处理器进入基于比较结果所确定的相对应的功率管理状态(S611)。
图7是示出使用多个计时单元的空闲时间控制功率管理状态的过程的流程图。
参考图7描述的实施例与图6描述的实施例的区别在于处理器通过公式3来计算计时单元52的先前计时单元的平均空闲时间(S707)。
然后，通过公式4将该平均空闲时间与表1中预先确定的每个功率管理状态的恢复时间进行比较(S709)。
处理器进入基于比较结果所选择的相对应的功率管理状态(S711)。
图8是示出通过确定正执行的程序是否周期性地生成任务来使用计时单元的空闲时间控制功率管理状态的流程图。
处理器检查由OS预先确定的可进入的最高级别的功率管理状态(S805)，然后进入比可进入的最高级别的功率管理状态低至少一个级别的功率管理状态(S809)。
本发明的范围不限于上述实施例，而是由所附权利要求限定。对于本领域技术人员明显地，在权利要求限定的本发明的范围内可以对其做出各种修改和变化。

Claims (17)

1.一种控制功率管理的方法，该方法包括：
设置多个功率管理状态；
设置每个所述功率管理状态的恢复时间，所述恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间；
基于预定程序的确定来设置待执行的每个程序任务的执行周期；
确定待执行的程序任务是否是在先前计时单元期间生成的；
如果所述待执行的程序任务是在所述先前计时单元期间生成的，则检查已过去的至少一个计时单元的平均空闲时间，其中计时单元的空闲时间对应于该计时单元的时间减去利用处理器的时间之后的剩余时间，并且多个计时单元的平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目；
将所述平均空闲时间与每个所述功率管理状态的恢复时间做比较，并且如果所述平均空闲时间长于一个功率管理状态的恢复时间，则进入相对应的功率管理状态。
2.根据权利要求1所述的方法，其中，所述多个功率管理状态包括处理器状态C0-C6中的至少两个状态。
3.根据权利要求1所述的方法，其中，每个所述功率管理状态的所述恢复时间包括当进入到所述每个功率管理状态时用于将数据从处理器内核中的L1高速缓存刷新到L2高速缓存、用于使L1高速缓存无效/失效和用于阻止提供给L1高速缓存的功率的时间，以及当从所述每个功率管理状态恢复时用于使能L1高速缓存的时间。
4.根据权利要求1所述的方法，其中，所述每个功率管理状态的所述恢复时间包括当进入所述每个功率管理状态时用于将数据从L1高速缓存刷新到L2高速缓存、用于将数据从L2高速缓存刷新到L3高速缓存、用于使L1和L2高速缓存无效/失效和用于阻止提供给L1和L2高速缓存的功率的时间，以及当从所述每个功率管理状态恢复时用于使能L1和L2高速缓存的时间。
5.根据权利要求1所述的方法，其中，所述每个功率管理状态的所述恢复时间包括当进入所述每个功率管理状态时用于将数据从L1高速缓存刷新到L2高速缓存的时间、用于将数据从L2高速缓存刷新到L3高速缓存的时间、用于将数据从L3高速缓存刷新到RAM的时间、用于无效/禁用L1、L2和L3高速缓存和用于阻止提供给L1、L2和L3高速缓存的功率的时间，以及当从每个所述功率管理状态恢复时用于启用L1、L2和L3高速缓存的时间。
6.根据权利要求5所述的方法，其中，所述功率管理状态的级别(C0→C6)越高，***作的高速缓存数目越少。
7.根据权利要求5所述的方法，其中，所述功率管理状态级别(C0→C6)越高，仅保留具有更高容量的存储器单元。
8.根据权利要求7所述的方法，其中，所述存储器单元按从最小到最大容量的次序如下排列：
L1＜L2＜L3＜RAM。
9.根据权利要求1所述的方法，其中，作为每个程序任务的执行周期的所述计时单元通常由操作***调度器生成，或由基于预定命令所生成的计时器中断生成。
10.根据权利要求1所述的方法，其中，在计时单元期间所述利用处理器的时间对应于在该计时单元期间执行程序任务的时间。
11.根据权利要求1所述的方法，其中，所述利用处理器的平均时间比率通过一个程序或多于一个的不同程序来计算。
12.根据权利要求1所述的方法，其中，当计算所述平均空闲时间时，不考虑处理器在每个计时单元期间是否执行程序任务。
13.根据权利要求1所述的方法，其中，仅使用那些在其间处理器执行了程序任务的计时单元，来计算所述平均空闲时间。
14.一种控制功率管理的方法，该方法包括：
设置多个功率管理状态；
设置每个所述功率管理状态的恢复时间，所述恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间；
基于预定程序的确定来设置待执行的每个程序任务的执行周期；
确定待执行的程序任务是否是在先前计时单元期间生成的；
如果所述待执行的程序任务是在所述先前计时单元期间生成的，则确定该待执行的程序任务是否是周期性生成的并且检查已过去的至少一个计时单元的平均空闲时间，其中计时单元的空闲时间对应于该计时单元的时间减去利用处理器的时间之后的剩余时间，并且多个计时单元的平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目；
将所述空闲时间与每个所述功率管理状态的恢复时间进行比较，并且如果所述平均空闲时间长于一个功率管理状态的恢复时间，则选择该功率管理状态，以及如果所述待执行的程序任务是周期性生成的，则进入较之所选择的功率管理状态低一个级别的功率管理状态。
15.一种控制功率管理的设备，包括：
设置多个功率管理状态的装置；
设置每个所述功率管理状态的恢复时间的装置，所述恢复时间对应于从进入功率管理状态的时刻到从该功率管理状态恢复的时刻所花费的时间；
基于预定程序的确定来设置待执行的每个程序任务的执行周期的装置；
确定待执行的程序任务是否是在先前计时单元期间生成的的装置；
在所述待执行的程序任务是在所述先前计时单元期间生成的情况下检查已过去的至少一个计时单元的平均空闲时间的装置，其中计时单元的空闲时间对应于该计时单元的时间减去利用处理器的时间之后的剩余时间，并且多个计时单元的平均空闲时间＝多个计时单元的总时间×(1-利用处理器的平均时间比率)/计时单元的数目；
将所述平均空闲时间与每个所述功率管理状态的恢复时间做比较的装置，和当所述平均空闲时间长于一个功率管理状态的恢复时间时使处理器进入相对应的功率管理状态的装置。
16.根据权利要求15所述的设备，还包括存储器单元，用于存储用来分配对应于待执行的程序任务的执行周期的计时单元的操作***调度器或至少另一个应用程序。
17.根据权利要求15所述的设备，其中，所述空闲时间通过至少一个程序来计算。
CN2008101902286A 2007-12-26 2008-12-26 用于控制功率管理的装置和方法 Active CN101470519B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070137336 2007-12-26
KR10-2007-0137336 2007-12-26
KR1020070137336A KR101459140B1 (ko) 2007-12-26 2007-12-26 전원관리 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
CN101470519A CN101470519A (zh) 2009-07-01
CN101470519B true CN101470519B (zh) 2011-05-04

Family

ID=40800111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101902286A Active CN101470519B (zh) 2007-12-26 2008-12-26 用于控制功率管理的装置和方法

Country Status (3)

Country Link
US (1) US8181047B2 (zh)
KR (1) KR101459140B1 (zh)
CN (1) CN101470519B (zh)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799687B2 (en) 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US8024590B2 (en) * 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US8607075B2 (en) * 2008-12-31 2013-12-10 Intel Corporation Idle duration reporting for power management
JP4868012B2 (ja) * 2009-03-09 2012-02-01 日本電気株式会社 コンピュータシステム、コンピュータシステムの制御方法、及びプログラム
US8726043B2 (en) * 2009-04-29 2014-05-13 Empire Technology Development Llc Securing backing storage data passed through a network
US8924743B2 (en) * 2009-05-06 2014-12-30 Empire Technology Development Llc Securing data caches through encryption
US8799671B2 (en) * 2009-05-06 2014-08-05 Empire Technology Development Llc Techniques for detecting encrypted data
US20110252356A1 (en) * 2010-04-13 2011-10-13 Robert Paul Morris Methods, systems, and computer program products for identifying an idle user interface element
US9128718B1 (en) * 2010-03-29 2015-09-08 Amazon Technologies, Inc. Suspend using internal rewriteable memory
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9069555B2 (en) 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
JP5439424B2 (ja) * 2011-03-25 2014-03-12 株式会社東芝 制御装置
CN102740511B (zh) * 2011-04-12 2016-01-20 深圳市中兴微电子技术有限公司 一种基于软件无线电的基带射频接口及其应用方法
US8793515B2 (en) 2011-06-27 2014-07-29 Intel Corporation Increasing power efficiency of turbo mode operation in a processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8688883B2 (en) 2011-09-08 2014-04-01 Intel Corporation Increasing turbo mode residency of a processor
US8914650B2 (en) 2011-09-28 2014-12-16 Intel Corporation Dynamically adjusting power of non-core processor circuitry including buffer circuitry
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US9239611B2 (en) 2011-12-05 2016-01-19 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme
US8972763B2 (en) 2011-12-05 2015-03-03 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
US9052901B2 (en) 2011-12-14 2015-06-09 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including configurable maximum processor current
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
WO2013137859A1 (en) 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
CN104204825B (zh) 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
JP5632415B2 (ja) * 2012-03-30 2014-11-26 株式会社東芝 制御機器、及び制御方法
WO2013162589A1 (en) 2012-04-27 2013-10-31 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9063727B2 (en) 2012-08-31 2015-06-23 Intel Corporation Performing cross-domain thermal control in a processor
US9342122B2 (en) 2012-09-17 2016-05-17 Intel Corporation Distributing power to heterogeneous compute elements of a processor
US9423858B2 (en) 2012-09-27 2016-08-23 Intel Corporation Sharing power between domains in a processor package using encoded power consumption information from a second domain to calculate an available power budget for a first domain
US9575543B2 (en) 2012-11-27 2017-02-21 Intel Corporation Providing an inter-arrival access timer in a processor
US9183144B2 (en) 2012-12-14 2015-11-10 Intel Corporation Power gating a portion of a cache memory
US9405351B2 (en) 2012-12-17 2016-08-02 Intel Corporation Performing frequency coordination in a multiprocessor system
US9292468B2 (en) 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9081577B2 (en) 2012-12-28 2015-07-14 Intel Corporation Independent control of processor core retention states
US9164565B2 (en) 2012-12-28 2015-10-20 Intel Corporation Apparatus and method to manage energy usage of a processor
US9335803B2 (en) 2013-02-15 2016-05-10 Intel Corporation Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US9367114B2 (en) 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9377841B2 (en) 2013-05-08 2016-06-28 Intel Corporation Adaptively limiting a maximum operating frequency in a multicore processor
US9823719B2 (en) 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9348401B2 (en) 2013-06-25 2016-05-24 Intel Corporation Mapping a performance request to an operating frequency in a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9495001B2 (en) 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US10386900B2 (en) 2013-09-24 2019-08-20 Intel Corporation Thread aware power management
US9405345B2 (en) 2013-09-27 2016-08-02 Intel Corporation Constraining processor operation based on power envelope information
US9594560B2 (en) 2013-09-27 2017-03-14 Intel Corporation Estimating scalability value for a specific domain of a multicore processor based on active state residency of the domain, stall duration of the domain, memory bandwidth of the domain, and a plurality of coefficients based on a workload to execute on the domain
US9921635B2 (en) * 2013-10-31 2018-03-20 Advanced Micro Devices, Inc. Dynamic and adaptive sleep state management
US9494998B2 (en) 2013-12-17 2016-11-15 Intel Corporation Rescheduling workloads to enforce and maintain a duty cycle
US9459689B2 (en) 2013-12-23 2016-10-04 Intel Corporation Dyanamically adapting a voltage of a clock generation circuit
US9323525B2 (en) 2014-02-26 2016-04-26 Intel Corporation Monitoring vector lane duty cycle for dynamic optimization
US9665153B2 (en) 2014-03-21 2017-05-30 Intel Corporation Selecting a low power state based on cache flush latency determination
US10108454B2 (en) 2014-03-21 2018-10-23 Intel Corporation Managing dynamic capacitance using code scheduling
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
US10417149B2 (en) 2014-06-06 2019-09-17 Intel Corporation Self-aligning a processor duty cycle with interrupts
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9606602B2 (en) 2014-06-30 2017-03-28 Intel Corporation Method and apparatus to prevent voltage droop in a computer
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9760136B2 (en) 2014-08-15 2017-09-12 Intel Corporation Controlling temperature of a system memory
US9671853B2 (en) 2014-09-12 2017-06-06 Intel Corporation Processor operating by selecting smaller of requested frequency and an energy performance gain (EPG) frequency
US10339023B2 (en) 2014-09-25 2019-07-02 Intel Corporation Cache-aware adaptive thread scheduling and migration
US9977477B2 (en) 2014-09-26 2018-05-22 Intel Corporation Adapting operating parameters of an input/output (IO) interface circuit of a processor
US9684360B2 (en) 2014-10-30 2017-06-20 Intel Corporation Dynamically controlling power management of an on-die memory of a processor
US9703358B2 (en) 2014-11-24 2017-07-11 Intel Corporation Controlling turbo mode frequency operation in a processor
US10048744B2 (en) 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
US20160147280A1 (en) 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US9710043B2 (en) 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US10877530B2 (en) 2014-12-23 2020-12-29 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
US20160224098A1 (en) 2015-01-30 2016-08-04 Alexander Gendler Communicating via a mailbox interface of a processor
US9639134B2 (en) 2015-02-05 2017-05-02 Intel Corporation Method and apparatus to provide telemetry data to a power controller of a processor
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US9910481B2 (en) 2015-02-13 2018-03-06 Intel Corporation Performing power management in a multicore processor
US9874922B2 (en) 2015-02-17 2018-01-23 Intel Corporation Performing dynamic power control of platform devices
US9842082B2 (en) 2015-02-27 2017-12-12 Intel Corporation Dynamically updating logical identifiers of cores of a processor
US9710054B2 (en) 2015-02-28 2017-07-18 Intel Corporation Programmable power management agent
JP6276212B2 (ja) 2015-03-25 2018-02-07 株式会社東芝 半導体装置、電力制御方法及びプログラム
US9760160B2 (en) 2015-05-27 2017-09-12 Intel Corporation Controlling performance states of processing engines of a processor
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9983644B2 (en) 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US9910470B2 (en) 2015-12-16 2018-03-06 Intel Corporation Controlling telemetry data communication in a processor
US10146286B2 (en) 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
US10289188B2 (en) 2016-06-21 2019-05-14 Intel Corporation Processor having concurrent core and fabric exit from a low power state
US10281975B2 (en) 2016-06-23 2019-05-07 Intel Corporation Processor having accelerated user responsiveness in constrained environment
US10324519B2 (en) 2016-06-23 2019-06-18 Intel Corporation Controlling forced idle state operation in a processor
US10379596B2 (en) 2016-08-03 2019-08-13 Intel Corporation Providing an interface for demotion control information in a processor
US10234920B2 (en) 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US10379904B2 (en) 2016-08-31 2019-08-13 Intel Corporation Controlling a performance state of a processor using a combination of package and thread hint information
US10423206B2 (en) 2016-08-31 2019-09-24 Intel Corporation Processor to pre-empt voltage ramps for exit latency reductions
US10168758B2 (en) 2016-09-29 2019-01-01 Intel Corporation Techniques to enable communication between a processor and voltage regulator
CN109144680A (zh) 2017-06-27 2019-01-04 阿里巴巴集团控股有限公司 一种时钟滴答中断设置方法及装置
US10429919B2 (en) 2017-06-28 2019-10-01 Intel Corporation System, apparatus and method for loose lock-step redundancy power management
CN110998487A (zh) 2017-08-23 2020-04-10 英特尔公司 现场可编程门阵列（fpga）中的自适应操作电压的***、装置和方法
US10620266B2 (en) 2017-11-29 2020-04-14 Intel Corporation System, apparatus and method for in-field self testing in a diagnostic sleep state
KR102453689B1 (ko) * 2017-12-13 2022-10-11 삼성전자주식회사 주기적 프로세스 처리 시스템 및 시스템 온 칩
US10620682B2 (en) 2017-12-21 2020-04-14 Intel Corporation System, apparatus and method for processor-external override of hardware performance state control of a processor
US10620969B2 (en) 2018-03-27 2020-04-14 Intel Corporation System, apparatus and method for providing hardware feedback information in a processor
US10739844B2 (en) 2018-05-02 2020-08-11 Intel Corporation System, apparatus and method for optimized throttling of a processor
US10955899B2 (en) 2018-06-20 2021-03-23 Intel Corporation System, apparatus and method for responsive autonomous hardware performance state control of a processor
US10976801B2 (en) 2018-09-20 2021-04-13 Intel Corporation System, apparatus and method for power budget distribution for a plurality of virtual machines to execute on a processor
US10860083B2 (en) 2018-09-26 2020-12-08 Intel Corporation System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US11656676B2 (en) 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
CN109885328B (zh) * 2019-02-28 2022-05-24 苏州浪潮智能科技有限公司 一种bios的更新方法、***及相关组件
US11256657B2 (en) 2019-03-26 2022-02-22 Intel Corporation System, apparatus and method for adaptive interconnect routing
US11442529B2 (en) 2019-05-15 2022-09-13 Intel Corporation System, apparatus and method for dynamically controlling current consumption of processing circuits of a processor
US11698812B2 (en) 2019-08-29 2023-07-11 Intel Corporation System, apparatus and method for providing hardware state feedback to an operating system in a heterogeneous processor
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11132201B2 (en) 2019-12-23 2021-09-28 Intel Corporation System, apparatus and method for dynamic pipeline stage control of data path dominant circuitry of an integrated circuit
US11921564B2 (en) 2022-02-28 2024-03-05 Intel Corporation Saving and restoring configuration and status information with reduced latency

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6079025A (en) * 1990-06-01 2000-06-20 Vadem System and method of computer operating mode control for power consumption reduction
CN1804761A (zh) * 2005-01-11 2006-07-19 国际商业机器公司 用于功率管理的方法和***
CN1900881A (zh) * 2005-02-22 2007-01-24 罗技欧洲公司 控制功率的方法和具有功率控制能力的计算机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347379B1 (en) * 1998-09-25 2002-02-12 Intel Corporation Reducing power consumption of an electronic device
US6658532B1 (en) * 1999-12-15 2003-12-02 Intel Corporation Cache flushing
US6816977B2 (en) * 2001-12-03 2004-11-09 Hewlett-Packard Development Company, L.P. Power reduction in computing devices using micro-sleep intervals
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
KR100661851B1 (ko) 2004-12-08 2006-12-27 한국전자통신연구원 플랫폼의 소비 전력 관리 방법 및 그 플랫폼
US7797523B2 (en) 2006-09-25 2010-09-14 Hewlett-Packard Development Company, L.P. Method and system of executing stack-based memory reference code

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6079025A (en) * 1990-06-01 2000-06-20 Vadem System and method of computer operating mode control for power consumption reduction
CN1804761A (zh) * 2005-01-11 2006-07-19 国际商业机器公司 用于功率管理的方法和***
CN1900881A (zh) * 2005-02-22 2007-01-24 罗技欧洲公司 控制功率的方法和具有功率控制能力的计算机

Also Published As

Publication number Publication date
KR20090069618A (ko) 2009-07-01
US8181047B2 (en) 2012-05-15
KR101459140B1 (ko) 2014-11-07
CN101470519A (zh) 2009-07-01
US20090172428A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
CN101470519B (zh) 用于控制功率管理的装置和方法
CN101379453B (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
US10310588B2 (en) Forcing core low power states in a processor
US10649935B2 (en) Deferred inter-processor interrupts
JP5406149B2 (ja) イベント処理のためのターボ性能を向上させる方法および装置
US8010822B2 (en) Power-aware thread scheduling and dynamic use of processors
JP5410109B2 (ja) 電力制御システム及び電力制御方法
TWI537821B (zh) 對每一核心提供電壓及頻率控制之技術
DE102014003704B4 (de) Plattform-agnostisches Powermanagement
Sridharan et al. Holistic run-time parallelism management for time and energy efficiency
Völp et al. Has energy surpassed timeliness? Scheduling energy-constrained mixed-criticality systems
JP2008257578A (ja) 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
CN105183128A (zh) 强制处理器进入低功率状态
CN1938671A (zh) 通过请求调整处理器的工作点来管理功耗
KR102222752B1 (ko) 프로세서의 동적 전압 주파수 스케일링 방법
CN110795238B (zh) 负载计算方法、装置、存储介质及电子设备
JP5958395B2 (ja) コンピュータシステム
EP3323045B1 (en) Modulating processor core operations
Kim et al. An adaptive DVS checkpointing scheme for fixed-priority tasks with reliability constraints in dependable real-time embedded systems
Islam et al. Learning based power management for periodic real-time tasks
CN111176409B (zh) 一种通用可在线编程的功耗控制电路、***与方法
Jang et al. A lightweight pseudo cpu hotplug mechanism for mobile devices
Jiang et al. A parallel algorithm based on CPU/GPU dynamic coordination control and scheduling1
Li et al. The Design and Implementation of Power Management Module for Satellite Service System Based on Self-Awareness Technology
Chandrashekar Reduction of cache related preemption delay using DVS in real time systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant