CN104204825B - 动态测量处理器中的功耗 - Google Patents

动态测量处理器中的功耗 Download PDF

Info

Publication number
CN104204825B
CN104204825B CN201280072149.XA CN201280072149A CN104204825B CN 104204825 B CN104204825 B CN 104204825B CN 201280072149 A CN201280072149 A CN 201280072149A CN 104204825 B CN104204825 B CN 104204825B
Authority
CN
China
Prior art keywords
power consumption
processor
consumption levels
power
levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280072149.XA
Other languages
English (en)
Other versions
CN104204825A (zh
Inventor
A·万玛
K·V·西斯特拉
M·T·罗兰德
V·加吉
J·S·波恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104204825A publication Critical patent/CN104204825A/zh
Application granted granted Critical
Publication of CN104204825B publication Critical patent/CN104204825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

在一个实施例中，本发明包括具有多个独立执行指令的核的处理器，至少部分地基于在核上发生的事件来测量处理器的第一功耗水平的第一传感器，以及将第一功耗水平和第二功耗水平组合的混合逻辑。描述并且要求保护其他实施例。

Description

动态测量处理器中的功耗
技术领域
本领域涉及在各种***中使用的半导体器件。
背景
半导体加工和逻辑设计的发展已允许可存在于集成电路器件上的逻辑的量增加。因此，计算机***配置已经从***中的单个或多个集成电路进化至各个集成电路上的多个硬件线程、多个核、多个设备和/或完整的***。此外，随着集成电路密度增长，计算***(从嵌入式***到服务器)的功率需求也逐步提高。此外，软件低效率及其对硬件的要求也已造成了计算设备能耗的提高。事实上，一些研究表明计算设备消耗了国家(诸如美国)的整个电力供应中的显著百分比。因此，存在对与集成电路相关联的能效和节能的关键需求。当服务器、桌面型计算机、笔记本、超级本、平板电脑、移动电话、处理器、嵌入式***等变得甚至更为盛行(从包括在典型计算机、汽车和电视机中到包括在生物技术中)，这些需要将增加。
用于诸如处理器(同时在服务器和客户机***中使用)之类的集成电路的功率管理取决于对当前处理器功耗估计的准确测量。处理器的各组件可具有被调制以保持在特定功率极限内的电压和频率。由于超出功率约束是不合需要的，因此调整处理器总是保持在功率极限内。功率测量中的误差可以被说明为安全带，从而导致处理器性能可用的功率降低。
考虑具有100瓦特(W)功率极限的处理器，也被称为热设计功耗(TDP)，以及+/-5％的功率测量误差。由于处理器必须保持在其功率极限以下，因此在测量到功耗为95W时处理器限制功率，使得5W不可用，因为要将其预留为安全带。这一安全带的大小直接与误差量成正比。因此这些安全带降低了可用功率。此外，不同类型的功率监控的不准确性可在低和高负载时变化。
附图简述
图1是根据本发明一个实施例的***框图。
图2是根据本发明实施例的方法流程图。
图3是根据本发明一个实施例的结合多个功耗水平计算的流程图。
图4是根据本发明实施例的用于执行基于相关性结合多个功率传感器的方法流程图。
图5是根据本发明另一实施例的执行功率测量的方法流程图。
图6是根据本发明实施例的处理器框图。
图7是根据本发明另一实施例的多域处理器的框图。
图8是根据本发明实施例的***框图。
图9是根据本发明一个实施例的具有点到点(PtP)互联的多处理器***框图。
图10是根据本发明一个实施例的部分连接的四核处理器***框图。
详细描述
各实施例可用于提供对处理器的功率测量，该功率测量在处理器的所有负载水平是高度准确的。为此，各实施例可同时通过数字功率表和基于电压调节器的电流传感器来获得信息，以通过这些传感器信息确定功耗水平。具体而言，各实施例可基于通过这些多个功率传感器获得的传感器信息生成组合的或混合的功率测量。以这一方式，可获得更准确的功率测量。然后基于这一准确的功率测量，实现更大的功率余量。因此基于这一功率信息，可控制处理器在较高操作频率和/或电压上操作以实现在给定功率预算内更好的性能。
现在参考图1，示出了根据本发明的实施例的一部分***的框图。如图1所示，***100可包括各组件，包括示出为多核处理器的处理器110。处理器110可以通过外部电压调节器160被耦合至电源150，该电压调节器可执行第一电压转换以向处理器110提供初级经调节的电压。
可以看到，处理器110可以是包括多个核120a–120n的单管芯处理器。此外，每个核可与独立的电压调节器125a–125n相关联。相应地，可提供完全集成的电压调节器(FIVR)实现以允许对每个独立核的电压以及因此对其功率和性能的细粒度控制。由此，每个核可以以独立的电压和频率操作，使得更大的灵活性成为可能，并且提供了用于将功耗与性能平衡的广泛机会。可以进一步看到，每个核120可包括至少一个事件计数器1220-122n以对核上发生的特定事件计数，该特定事件诸如使用特定核电路(例如，高功率电路)的指令等。根据本发明的实施例，这一事件信息可用于为数字功率表提供传感器信息。注意到在某些实施例中，核自己可能包含数字功率表以使用这一信息生成该核的功耗水平，并且将这一信息通信至以下描述的功率控制单元。
还有，尽管为了便于示例仅为每个核示出单个事件计数器，但是可理解到本发明的范围不限于这一点。例如，在其他实现中每个核可以存在多个事件计数器。每个计数器可被配置为计数在相应的核中执行给定类型指令的次数。例如，指令集体系结构(ISA)的所有指令可与这些计数器中的一个相关联，其中基本相同功耗水平(例如，由于用于这一指令的执行的核的单元)的指令可与同一计数器相关联或相扣。以这一方式，可实现基于正在核中执行的指令的对实际功耗相对准确的测量。在一个实施例中，这些计数器中的每一个可与通常对应于其相对功耗水平的给定权重值相关联。因此在一个实施例中，数字功率表(DM)可基于对事件的计数，分配能量权重给每个事件，并且随着温度缩放而操作。各事件发生的速率是处理器动态功耗的指示符。
还理解到代替具有内部(核内部)数字功率表，可将来自(每个核的)每个事件计数器的加权计数信息提供给功率控制单元的逻辑，该功率控制单元可基于这一信息执行数字功率测量。此外，这一基于功率控制器的数字功率表可进一步从诸如非核或***代理电路、接口电路、互联接电路等处理器的其他部分接收信息。基于所有这些信息，这一数字功率表可生成对功耗相对准确的测量。注意到对于***代理或非核电路，这些信息可与高速缓存访问相关联。对于互连电路，有关的带宽可用作功耗的指示。类似地，对于接口电路，对发送和接收的数据分组数量的测量可以是功耗的良好代替物。尽管这一数字功率表可以是跨处理器的整个负载线相对准确的，但是为处理器中发生的各种操作和事件恰当地调整该表是非常困难的。相应地，根据本发明的实施例的混合功率表可提高准确性而不需要对数字功率表进行更复杂的调整。
仍然参考图1，处理器内可存在额外的组件，包括输入/输出接口132、另一接口134以及集成存储器控制器136。可以看到，这些组件中的每一个可由另一集成电压调节器125x供电。在一个实施例中，接口132可根据快速通道互连(QPI)协议，该协议提供了包含包括物理层、链路层和协议层的多个层的高速缓存一致协议中的点到点(PtP)链路。进而，接口134可根据快速***设备组件互连(PEIeTM)规范，例如PCI ExpressTM规范基础规范版本2.0(发布于2007年1月17日)。
还示出可包括执行关于处理器110的功率管理操作的硬件、软件和固件的功率控制单元(PCU)138。在各实施例中，PCU 138可包括执行上文所述的数字功率测量的逻辑。此外，PCU 138可包括执行根据本发明的实施例的混合功率测量的逻辑。此外，PCU 138可通过专用接口被耦合至外部电压调节器160。以这一方式，PCU 138可指令电压调压器向处理器提供请求的经调节的电压。此外，电压调节器160可提供关于其电流传递至处理器的信息。在不同的实现中，电压调节器160可将这一信息存储在PCU访问的电压调节器的寄存器中。或者，位于电压调节器160中或在电压调节器160和PCU 138之间的路径上的电流传感器可提供这一信息。这一电流信息可由PCU 138的功率表逻辑使用以基于这一电流传递生成功耗水平。因此，基于电压调节器的电流传感器可直接测量由电压调节器160供应给处理器的电流。乘以供应电压，则可提供对处理器功耗的测量。
如将在下文所述，PCU 138中的逻辑可用于以包括上文所述以及其它方式中可能的多种方式，然后使用根据本发明的实施例的混合功率测量逻辑来计算功耗水平，基于这些单独的功耗水平的组合来确定混合功耗水平。
尽管为了示例的简单没有示出，但是可理解到可在处理器110内存在额外的组件，诸如非核逻辑以及其它诸如内部存储器之类的组件等，例如一层或多层的高速缓存存储器层级结构等。此外，尽管在图1的实现中用集成电压调节器示出，但是各实施例不受此限制。
尽管下面的实施例是参照例如计算平台或处理器的特定集成电路中的节能和能效来描述的，然而其它实施例适用于其它类型的集成电路和逻辑器件。在此描述的实施例的相似的技术和教导可适用于也可受益于更好能效和节能的其它类型的电路或半导体器件。例如，所披露的实施例不限于任何具体类型的计算机***，并也可用于其它设备，例如手持设备、芯片上***(SoC)以及嵌入式应用。手持设备的一些例子包括蜂窝电话、互联网协议设备、数字相机、个人数字助理(PDA)和手持PC。嵌入式应用一般包括微控制器、数字信号处理器(DSP)、网络计算机(上网本)、机顶盒、网络集线器、广域网(WAN)交换机或能执行下面教示的功能和操作的任何其它***。此外，本申请中描述的装置、方法和***不限于物理计算设备，而是也涉及用于节能和能效的软件优化。如将在以下描述中变得显而易见的，本文描述的方法、装置和***的实施例(无论是关于硬件、固件、软件还是它们的组合)对于“绿色技术”未来是至关重要的，诸如对于包含US经济大部分的产品的节能和能量效率。现参照图2，示出根据本发明实施例的方法流程图。如图2所示，方法200可由PCU的逻辑实现。具体而言，方法200可由能够接收和处理来自多个功率传感器的信息的PCU的混合功率测量逻辑实现。
在图2中可看到，方法200可由从数字功率表接收传感器信息开始(块210)。如上文所述，在某些实施例中，这一数字功率表的至少部分可在PCU内实现。通过这一传感器信息，可计算处理器的第一功耗水平(块220)。例如，逻辑可基于传感器信息计算功耗水平。作为示例，这一数字功率表可提供各种信息，诸如指示在各个核上发生的事件(例如，指令被放入不同的计数器，各计数器根据它们相关的功耗被加权)以及处理器的其它电路(例如，由高速缓存活动、互连带宽、接***动等确定的)。可由此计算第一功耗水平。注意到，在其它实施例中，第一功耗水平可从数字功率表本身接收。
仍然参考图2，类似地可从电流传感器处获得传感器信息，传感器诸如测量由电压调节器向处理器供应的电流的传感器(块230)。从向处理器提供功率的外部电压调节器的内部硬件，到位于从电压调节器到处理器的路径上的电流感应电路(并且有可能在处理器本身的内部)，可存在这一电流传感器的不同实现。通过这一传感器信息，控制传递到块240，其中可使用这一电流传感器信息计算第二功耗水平。在一个实施例中，计算可通过将测量的电流乘以供应电压实现，并且可因此确定功耗水平对应于：P＝IV。
如在图2中进一步所示，控制接着传递到块250，其中可组合第一和第二功耗水平以获得混合功耗水平。如将在下文进一步描述的，可出现组合这些不同的功耗水平的不同方式。该不同方式的范围可以是从例如根据缩放的值来使用两个功率水平，到基于处理器的负载水平选择具体一个功耗水平，或者其它这些组合。
最终，控制传递到块260，其中可基于这一混合功耗水平以及处理器的功耗极限来控制处理器的操作频率和/或电压。作为示例，一般的处理器可具有热设计功率(TDP)，其与处理器能够输出的最大功耗对应(可由冷却***处理)。使用其作为最大值并且理解处理器的当前负载以及由此的当前功耗水平(即这一混合功耗水平)，除了在不考虑处理器正在负载线上何处执行的情况下获得更准确的功率测量，还可能增加操作频率和/或电压从而获得更好的性能而同时维持在功率预算内，即TDP。尽管在图2的实施例中以这一高水平示出，但是可理解到本发明的范围不限于这一点。
如所讨论的，在不同的实施例中可出现不同的方式结合由不同传感器确定的功耗水平。现在参考图3，示出根据本发明实施例的组合多个功耗水平计算的一个实施例的流程图。如在图3中所看到的，方法300可由确定第一功耗水平(如上文所述第一功耗水平通过从数字功率表接收的传感器信息生成)是否小于第一阈值开始。如果是，则这指示处理器正处于低负载操作，意味着正在进行相对较低的处理器使用(例如，如正在执行每周期相对较低数量的指令)。在这一低负载，数字功率表可提供比其它技术更准确的处理器功耗测量。相应地，控制在图3中传递到块315，其中这一第一功耗水平可用于控制操作频率和/或电压。
如果替代地这一第一功耗水平大于阈值，则控制传递到块320，其中由于在较高负载水平基于电流的传感器更为准确，因此可替代地使用第二功耗水平来控制操作频率和/或电压。尽管本发明的范围不限于这一点，但是在某些实施例中，这一阈值水平可对应于在约为40％到60％的处理器使用之间的处理器负载水平，例如，对应于大约一半的处理器TDP值。
同样可出现组合由多个功率传感器确定的功耗水平的其它方式。作为示例，可出现基于相关性的组合。采用这一方式，一个功耗水平可用于将相关性因子应用于其它功耗水平。例如假设给出DPM在低负载准确以及电流传感器方法在较高负载更为准确，可通过执行低功率负载并获得传感器信息，且然后执行高功率负载并获得传感器信息来计算相关性因子。
现在参考图4，示出根据本发明实施例的用于执行多个功率传感器的基于相关性的组合的方法流程图。如图4所示，方法330可由控制处理器以用于低功率负载开始(块335)。在一个实施例中，这一控制操作可在预定负载在处理器上执行的引导过程期间进行。在执行这一负载期间，控制传递到块340，其中可使用来自数字功率表和电流传感器的传感器信息来计算第一和第二功耗水平。在其它实现中，不用执行可以是引导过程期间预定负载的低功率负载，替代地PCU可控制处理器处于预定的低功率状态，例如通过相应地控制核和处理器的其它电路，从而获得处理器在这一低负载状态时的传感器信息。在一个实施例中，在任何事件中可如上文在图2中所讨论的进行计算。接着可确定并且基于这些功耗水平存储偏置(块345)。在一个实施例中，这一偏置可确定如下：
偏置＝第一功耗水平–第二功耗水平。
在一个实施例中，对应于功耗水平之间差值的偏置可被存储在例如PCU中存在的功率管理存储中。尽管被描述为存储在PCU的存储内，但是可理解到本发明的范围不限于这一点。例如，在其它实现中，这一偏置值(在下文中进一步讨论的其它校准值)可被存储在非易失性存储中，例如与基本输入/输出***(BIOS)相关联的非易失性存储。
仍然参考图4，控制接着传递到块350，其中处理器可被控制为用于高功率负载。在执行同样可在引导过程期间进行并且可对应于预定负载的这一高功率负载期间，至少可使用来自电流传感器的传感器信息来计算第二功耗水平(块355)。控制接着传递到块360，其中斜率可基于偏置和第二功耗水平(即从电流传感器获得的功耗水平)确定和存储。在一个实施例中，这一斜率可根据以下确定：
斜率＝(第二功耗水平–偏置)/第二功耗水平。注意到这一斜率可被存储在功率管理存储中。
如上文在图4中所讨论的这些操作可在引导过程期间执行。或者，例如当达到不同的处理器温度水平时(例如当处理器温度超过先前温度的阈值数量时)或者在另一间隔，它们可在PCU的控制下执行，以响应用户请求。在获得这些斜率和偏置值之后，这些值可在正常操作期间使用。
现在参考图5，示出根据本发明另一实施例的执行动态功率测量的方法流程图。如图5所示，方法370可用于使用这些存储的值在正常操作期间测量功耗。如示，方法370可由从电流传感器接收传感器信息开始(块375)。控制接着传递到块380，其中可使用这一电流传感器信息计算第二功耗水平。控制然后传递到块385，其中可使用这一第二功耗水平以及斜率和偏置确定混合功耗水平。在一个实施例中，这一混合功耗水平可根据以下确定：
混合＝第二功耗水平x斜率+偏置。
相应地，混合功耗水平可被确定并且可在块390处被使用以控制处理器的操作频率和/或电压。尽管在图4和图5的实施例中以这一高水平示出，但是可理解到本发明的范围不限于这一点。例如，在另一实现中，可执行计算以能够将校正因子应用于根据数字功率表确定的功耗水平，其中校正因子使用来自数字功率表和电流传感器的功耗水平获得。并且可进一步理解到用于生成校正值和混合功水平的不同公式可在其它实施例中出现。
各实施例可在用于各种市场的处理器中实现，包括服务器处理器、台式处理器、移动处理器等等。现在参照图6，示出根据本发明实施例的处理器框图。如图6所示，处理器400可以是包括多个核410a–410n的多核处理器。在一个实施例中，每一个这种核可具有独立的功率域并且可被配置为基于工作负载进入和离开活动状态和/或最大性能状态。各种核可通过互连415被耦合至包括各组件的***代理或非核420。如示，非核420可包括可以是末级高速缓存的分享高速缓存430。此外，非核可包括集成存储器控制器440、各种接口450以及功率控制单元455。
在各实施例中，功率控制单元455可包括根据本发明实施例的混合功率表逻辑459。如上文所述，这一功率表可从包括数字功率表和基于模拟或电流的传感器的不同功率传感器接收传感器信息。注意到可能有不同的实现，诸如从多对这类传感器中的每一对接收传感器信息的混合功率表，例如其中每一对都与给定的核相关联。。或者，数字功率表可存在于单独的核(以及其它处理器电路)中，并且替代地基于单电流传感器的功率表可存在于处理器中。当然还可能有这些实现的各变种。
基于从这些各类传感器接收的信息，混合功率表逻辑459可用选定的方式组合传感器信息以获得处理器中非常准确的功耗测量。采用这一方式，处理器400可被配置为以距最大功耗水平非常小的安全带操作，例如处理器的TDP水平。
进一步参考图6，处理器400可通过存储器总线与***存储器460通信。此外，通过接口450，连接可以被建立至诸如各***设备、大容量存储等离片组件。尽管在图6的实施例中以这一具体实现示出，但是本发明的范围不限于这一点。
现在参照图7，示出根据本发明另一实施例的多域处理器框图。如图7的实施例所示，处理器500包括多个域。具体而言，核域510可包括多个核5100–510n，图形域520可包括一个或多个图形引擎，且***代理域550也可存在。在某些实施例中，***代理域550可以以与核域独立的频率执行，并且在所有时间保持开启以处理功率控制事件和功率管理，以便于控制域510和520以动态地进入和离开低功率状态。域510和520中的每一个都可以以不同的电压和/或功率执行。注意到尽管仅以三个域示出，但是可理解到本发明的范围不限于这一点并且额外的域可存在于其它实施例中。例如，可存在多个核域，每个核域包括至少一个核。
一般地，除了各执行单元和附加处理元件外每个核510还可包括低级高速缓存。进而，各个核可互相耦合并且被耦合至由末级高速缓存(LLC)5400–540n的多个单元形成的共享高速缓存存储器。在各实施例中，LLC 540可在多个核及图形引擎、以及各介质处理电路之间共享。如示，环形互连530从而将这些核耦合在一起，并且提供核、图形域520以及***代理电路550之间的互连。在一个实施例中，互连530可以是核域的一部分。但是在其它实施例中，环形互连可以是本身的域。
如进一步所示，***代理域550可包括可向相关联显示提供控制以及接口的显示控制器552。如进一步所示，***代理域550可包括功率控制单元555，该功率控制单元可包括根据本发明实施例的混合功率表逻辑559以动态和准确地测量处理器中的功耗从而使得能够在更高可用处理功率角度上实现更好的处理器性能。在各实施例中，这一逻辑可执行在上文图2-5的一幅或多幅中所述的算法。
如图7中进一步所见的，处理器500可进一步包括集成的存储器控制器(IMC)570，它可向例如动态随机存取存储器(DRAM)之类的***存储器提供接口。可存在多个接口5800–580n以启用处理器和其它电路间的互连。例如，在一个实施例中可提供至少一个直接媒体接口(DMI)接口以及一个或多个快速***设备组件互连(PCI ExpressTM(PCIeTM))接口。仍进一步，还可提供根据的快速通道互连(QPI)协议的一个或多个接口以提供诸如额外处理器或其它电路等其它代理之间的通信。尽管在图7的实施例中以这一高水平示出，但是可理解到本发明的范围不限于这一点。
各实施例可在许多不同的***类型中实现。现在参照图8，示出根据本发明实施例的***框图。如图8所示，多处理器***600是点对点互连***，且包括经由点对点互连650耦合的第一处理器670和第二处理器680。如图8所示，处理器670和680中的每一个都可以是多核处理器，包括第一和第二处理器核(即，处理器核674a和674b以及和处理器核684a和684b)，虽然潜在地更多核可以存在于处理器中。每个处理器可包括PCU或其它逻辑以执行本文所述的混合功率测量以及相应的操作频率和/或电压控制。仍参考图8，第一处理器670还包括存储器控制器中枢(MCH)672和点对点(P-P)接口676和678。类似地，第二处理器680包括MCH 682和P-P接口686和688。如图8所示，MCH 672和682将处理器耦合到相应的存储器，即存储器632和存储器634，这些存储器可以是本地附连到相应处理器的***存储器(诸如，DRAM)的诸个部分。第一处理器670和第二处理器680可分别经由P-P互连652和654耦合至芯片组690。如图8中所示，芯片组690包括P-P接口694和698。
此外，芯片组690包括用于通过P-P互连639将芯片组690与高性能图形引擎638进行耦合的接口692。芯片组690又可以通过接口696耦合到第一总线616。如图8所示，各种输入/输出(I/O)设备614以及总线桥接器618可以耦合到第一总线616，总线桥接器将第一总线616耦合到第二总线620。在一个实施例中，各种设备可耦合到第二总线620，包括例如键盘/鼠标622、通信设备626以及数据存储单元628，如可包括代码630的盘驱动器或其他大容量存储设备。进一步地，音频I/O 624可以耦合到第二总线620。各实施例可被并入其它类型的***，包括诸如智能蜂窝电话之类的移动设备、平板计算、上网本、超极本计算机等。
图9是根据使用QPI链路作为***互连的给定高速缓存一致协议，与点对点(PtP)***互连耦合的***框图。在所示实施例中，每个处理器710被耦合至两个PtP链路725并且包括集成存储器控制器715的一个实例，集成存储器控制器715被进而耦合至***存储器720相应的本地部分。每个处理器可执行本文所述的混合功率测量以及相应的功率管理策略。使用一条链路将处理器耦合至输入/输出中枢(IOH)730，并且剩余的链路用于连接两个处理器。
现在参照图10，示出根据本发明另一实施例的***框图。如图10所示，***800可以是部分连接的四核处理器***，其中每个处理器810(每个处理器都可以是多核多域处理器)经由PtP链路被耦合至每个另外的处理器，并且经由存储器互连被耦合至存储器(例如动态随机存取存储器(DRAM))820的本地部分，该存储器互连被耦合至相应处理器的集成存储器控制器815。在图10的部分连接***中，注意到存在两个IOHs 830和840，以便于处理器8100和8101被直接耦合至IOH 830以及类似地处理器8102和8103被直接耦合至IOH840。
在一方面，处理器包括多个独立执行指令的核，至少部分地基于在核上发生的事件来测量处理器的第一功耗水平的第一传感器，以及基于向处理器提供的动态电流将第一功耗水平和第二功耗水平组合的混合逻辑。为此，在处理器中包括或耦合至处理器的功率控制器可基于这一组合的功耗水平以及处理器的功率极限控制处理器的操作频率和电压中的至少一个。
在另一方面，方法包括在处理器的第一逻辑中从处理器的数字功率表接收传感器信息，并且使用这一传感器信息计算处理器的第一功耗水平；在该逻辑中从被配置为测量由耦合至处理器的电压调节器传递的电流的电流传感器接收传感器信息，并使用来自电流传感器的传感器信息计算处理器的第二功耗水平；以及在第一逻辑中组合第一和第二功耗水平以获得处理器的混合功耗水平。根据这一信息和处理器的功率极限，可控制处理器的操作频率和/或电压。
还有另一方面包括具有多核处理器和***存储器的***。各个核中的每一个核都可包括对核上发生的事件计数的一个或多个事件计数器、基于计数信息计算第一功耗水平的数字功率表、基于从电压调节器传递至处理器的电流计算第二功耗水平的第二功率表、以及包括使用第一和第二功耗水平生成处理器的组合的功耗水平的逻辑的功率控制器。
在另一方面，处理器装置包括执行装置，每个执行装置用于独立执行指令、用于至少部分地基于执行装置上发生的事件测量处理器装置的第一功耗水平的传感器装置、以及用于将基于向处理器装置提供的动态电流确定的处理器装置的第一功耗水平和第二功耗水平组合的装置。进而，可基于组合的第一和第二功耗水平以及处理器装置的功率限制通过控制器装置控制处理器装置的操作频率和/或电压。
各实施例可在许多不同类型的***中使用。例如，在一个实施例中，通信设备可以被安排为执行在此所述的各个方法和技术。当然，本发明的范围不限于通信设备，而是其他实施例可以针对用于处理指令的其他类型的装置或者包括指令的一个或多个机器可读介质，所述指令响应于在计算设备上被执行而致使该设备执行在此所述的方法和技术中一个或多个。
实施例可以代码的形式实现，而且可存储在其上存储有可用于对***编程以执行这些指令的非临时存储介质上。存储介质可包括但不限于：包括软盘、光盘、固态驱动器(SSD)、压缩盘只读存储器(CD-ROM)、可重写压缩盘(CD-RW)以及磁光盘的任何类型的磁盘；诸如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、闪存、电可擦写可编程只读存储器(EEPROM)之类的半导体器件；磁卡或光卡，或适合于存储电子指令的任何其他类型的介质。
虽然已经针对有限个实施例描述了本发明，但本领域技术人员将会理解从中得出的多种修改和变化。所附权利要求旨在覆盖落入本发明的真实精神和范围中的所有这些修改和变化。

Claims (21)

1.一种处理器，其特征在于包括：
多个核，适于独立执行指令；
第一传感器，适于至少部分地基于在多个核上发生的多个事件测量处理器的第一功耗水平；
混合逻辑单元，适于组合基于向处理器提供的动态电流所确定的处理器的第一功耗水平和第二功耗水平，
所述混合逻辑单元进一步适于在处理器上执行低功率负载且使用来自第一传感器的传感器信息和动态电流分别计算第一和第二功耗水平，并且确定和存储基于第一和第二功耗水平的偏置。
2.如权利要求1所述的处理器，其特征在于，所述功率控制器适于基于所组合的第一和第二功耗水平以及处理器的功率极限，控制处理器的操作频率和电压中的至少一个。
3.如权利要求2所述的处理器，其特征在于，所述功率控制器还适于在第一功耗水平小于阈值时使用第一功耗水平控制操作频率和电压中的至少一个，否则使用第二功耗水平控制操作频率和电压中的至少一个。
4.如权利要求1所述的处理器，其特征在于，所述第一传感器包括适于从与多个核中每一个相关联的多个事件计数器接收计数器信息并且基于计数器信息测量第一功耗水平的逻辑单元。
5.如权利要求1所述的处理器，其特征在于，所述混合逻辑单元适于通过以下方式组合第一功耗水平和第二功耗水平：
使用第一功耗水平和第二功耗水平生成第一校正因子；以及
使用第二功耗水平和第一校正因子生成第二校正因子。
6.如权利要求5所述的处理器，其特征在于，所述混合逻辑单元进一步适于使用第二功耗水平以及第一和第二校正因子确定混合功耗水平。
7.如权利要求1所述的处理器，其特征在于，所述混合逻辑单元进一步适于在处理器上执行高功率负载且使用动态电流计算第二功耗水平，并且确定和存储基于偏置和第二功耗水平的斜率。
8.如权利要求7所述的处理器，其特征在于，所述混合逻辑单元进一步适于接收动态电流且使用动态电流计算第二功耗水平，并且使用第二功耗水平、斜率和偏置确定混合功耗水平。
9.一种用于动态测量处理器功耗的方法，其特征在于包括：
在处理器的第一逻辑单元中，接收来自处理器的数字功率表的传感器信息，并且使用来自数字功率表的传感器信息计算处理器的第一功耗水平；
在第一逻辑单元中，接收来自适于测量由耦合至处理器的电压调节器传递的电流的电流传感器的传感器信息，并且使用来自电流传感器的传感器信息计算处理器的第二功耗水平；以及
在第一逻辑单元中，组合第一和第二功耗水平以获得处理器的混合功耗水平，其中用于组合第一和第二功耗水平的所述步骤包括：在处理器上执行低功率负载且使用来自第一传感器的传感器信息和动态电流分别计算第一和第二功耗水平，并且确定和存储基于第一和第二功耗水平的偏置。
10.如权利要求9所述的方法，其特征在于，还包括基于所述混合功耗水平和处理器的功率极限，控制处理器的操作频率和电压中的至少一个。
11.如权利要求10所述的方法，其特征在于，用于组合第一和第二功耗水平的所述步骤包括：
如果第一功耗水平小于阈值，则使用第一功耗水平控制操作频率和电压中的至少一个；以及
否则，使用第二功耗水平控制操作频率和电压中的至少一个。
12.如权利要求10所述的方法，其特征在于，用于组合第一和第二功耗水平的所述步骤包括：
使用第一功耗水平和第二功耗水平生成第一校正因子；以及
使用第二功耗水平和第一校正因子生成第二校正因子。
13.如权利要求12所述的方法，其特征在于，还包括使用所述第二功耗水平以及第一和第二校正因子确定混合功耗水平。
14.如权利要求13所述的方法，其特征在于，还包括基于所述混合功耗水平控制处理器的操作频率和电压中的至少一个。
15.一种用于动态测量处理器功耗的***，其特征在于包括：
多核处理器，所述多核处理器包括多个适于独立执行指令的核，所述多个核中的每一个核都包括：
对核上发生的事件计数的至少一个事件计数器；
基于来自事件计数的信息计算第一功耗水平的数字功率表；
基于从电压调节器传递至多核处理器的电流计算第二功耗水平的第二功率表；以及
包括第一逻辑单元的功率控制器，其中所述第一逻辑单元适于使用第一和第二功耗水平生成多核处理器组合的功耗水平，其中，所述功率控制器还适于在处理器上执行低功率负载且使用来自第一传感器的传感器信息和动态电流分别计算第一和第二功耗水平，并且确定和存储基于第一和第二功耗水平的偏置；
电压调节器，其耦合至多核处理器以向多核处理器提供经调节的电压；以及
动态随机存取存储器(DRAM)，其耦合至所述多核处理器。
16.如权利要求15所述的***，其特征在于，所述第一逻辑单元进一步适于：
导致低功率负载水平在多核处理器上发生以及在低功率负载水平期间计算第一和第二功耗水平；以及
确定和存储基于第一和第二功耗水平的偏置。
17.如权利要求16所述的***，其特征在于，所述第一逻辑单元进一步适于：
导致高功率负载水平在多核处理器上发生以及在高功率负载水平期间计算第二功耗水平；以及
确定和存储基于偏置和第二功耗水平的斜率。
18.如权利要求17所述的***，其特征在于，所述第一逻辑单元进一步适于在***正常操作期间接收第二功耗水平并且使用第二功耗水平、斜率和偏置确定混合功耗水平。
19.一种处理器装置，其特征在于包括：
多个执行装置，每一个执行装置适于独立执行指令；
第一传感器装置，适于至少部分地基于在多个执行装置上发生的多个事件测量处理器装置的第一功耗水平；
功耗水平组合装置，适于组合基于向处理器装置提供的动态电流所确定的处理器装置的第一功耗水平和第二功耗水平，其中，所述功耗水平组合装置还适于在处理器装置上执行低功率负载且使用来自第一传感器的传感器信息和动态电流分别计算第一和第二功耗水平，并且确定和存储基于第一和第二功耗水平的偏置。
20.如权利要求19所述的处理器装置，其特征在于，还包括控制器装置，适于基于所组合的第一和第二功耗水平以及处理器装置的功率极限，控制处理器装置的操作频率和电压中的至少一个。
21.如权利要求19所述的处理器装置，其特征在于，还包括调节器装置，所述调节器装置适于向处理器装置提供经调节的电压，所述调节器装置进一步适于向处理器装置提供动态电流水平。
CN201280072149.XA 2012-03-30 2012-03-30 动态测量处理器中的功耗 Active CN104204825B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031464 WO2013147849A1 (en) 2012-03-30 2012-03-30 Dynamically measuring power consumption in a processor

Publications (2)

Publication Number Publication Date
CN104204825A CN104204825A (zh) 2014-12-10
CN104204825B true CN104204825B (zh) 2017-06-27

Family

ID=49260904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280072149.XA Active CN104204825B (zh) 2012-03-30 2012-03-30 动态测量处理器中的功耗

Country Status (3)

Country Link
US (1) US9547027B2 (zh)
CN (1) CN104204825B (zh)
WO (1) WO2013147849A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766678B2 (en) 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9552034B2 (en) * 2014-04-29 2017-01-24 Qualcomm Incorporated Systems and methods for providing local hardware limit management and enforcement
US10229027B2 (en) * 2016-04-15 2019-03-12 Dell Products L.P. Voltage regulator power reporting offset system
US10345883B2 (en) * 2016-05-31 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Power estimation
US11188682B2 (en) * 2016-06-17 2021-11-30 Arm Limited Apparatus and method for masking power consumption of a processor
KR102253781B1 (ko) * 2017-04-28 2021-05-20 주식회사 엘지화학 방전 제어 장치 및 방법
US10708142B2 (en) 2018-01-24 2020-07-07 Keysight Technologies, Inc. Methods, systems, and computer readable media for providing cloud visibility
CN113009999A (zh) * 2019-12-20 2021-06-22 华为技术有限公司 一种处理器的功率调整方法及装置
WO2021128084A1 (zh) * 2019-12-25 2021-07-01 阿里巴巴集团控股有限公司 数据处理、获取、模型训练及功耗控制方法、***及设备
US12008398B2 (en) * 2019-12-28 2024-06-11 Intel Corporation Performance monitoring in heterogeneous systems
US11435426B2 (en) 2020-01-09 2022-09-06 International Business Machines Corporation Current measurement in power-gated microprocessors
CN111736059B (zh) * 2020-07-02 2022-08-26 深圳比特微电子科技有限公司 芯片测试方法、测试设备和测试***
US11392303B2 (en) 2020-09-11 2022-07-19 International Business Machines Corporation Metering computing power in memory subsystems
KR20220037280A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 전력 제공 방법 및 이를 이용하는 전자 장치
US20230079292A1 (en) * 2021-09-10 2023-03-16 Ampere Computing Llc Method, apparatus, and system for calibrating a processor power level estimate
CN117093065A (zh) * 2023-08-15 2023-11-21 上海合芯数字科技有限公司 多核处理器的功率调控方法、装置、计算机设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器***功耗最小的方法和装置
WO2008083906A2 (en) * 2007-01-10 2008-07-17 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101901033A (zh) * 2008-10-31 2010-12-01 英特尔公司 处理器的动态热响应的确定性管理
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US6564328B1 (en) * 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
KR20050115227A (ko) 2003-01-23 2005-12-07 유니버시티 오브 로체스터 다중 클록 도메인 마이크로프로세서
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7062933B2 (en) * 2004-03-24 2006-06-20 Intel Corporation Separate thermal and electrical throttling limits in processors
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7430672B2 (en) * 2004-10-27 2008-09-30 Intel Corporation Method and apparatus to monitor power consumption of processor
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7681054B2 (en) * 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US8510581B2 (en) 2007-03-26 2013-08-13 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8386807B2 (en) * 2008-09-30 2013-02-26 Intel Corporation Power management for processing unit
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8949637B2 (en) 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US9098261B2 (en) 2011-12-15 2015-08-04 Intel Corporation User level control of power management policies
US9372524B2 (en) 2011-12-15 2016-06-21 Intel Corporation Dynamically modifying a power/performance tradeoff based on processor utilization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器***功耗最小的方法和装置
WO2008083906A2 (en) * 2007-01-10 2008-07-17 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101901033A (zh) * 2008-10-31 2010-12-01 英特尔公司 处理器的动态热响应的确定性管理
CN101937265A (zh) * 2009-06-30 2011-01-05 英特尔公司 用于减小功耗的方法和装置

Also Published As

Publication number Publication date
CN104204825A (zh) 2014-12-10
US20140195828A1 (en) 2014-07-10
US9547027B2 (en) 2017-01-17
WO2013147849A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
CN104204825B (zh) 动态测量处理器中的功耗
CN104798004B (zh) 根据功率平衡控制偏置，跨多个处理器域的动态功率平衡
CN104508594B (zh) 在处理器中配置功率管理功能
CN103069359B (zh) 管理计算***中的电流和功耗
CN104169832B (zh) 提供处理器的能源高效的超频操作
CN103946765B (zh) 协同处理器以及***性能和功率管理
CN103995577B (zh) 动态控制处理器的最大工作电压
CN103440028B (zh) 多处理器核心的功率管理
US8782456B2 (en) Dynamic and idle power reduction sequence using recombinant clock and power gating
CN104798034B (zh) 用于协调频率的方法、处理器以及***
CN103999016B (zh) 基于处理器使用率动态地修正功率/性能权衡
CN102224474B (zh) 用于评估和管理数据中心气流和功率使用的***和方法
CN105912303B (zh) 避免无效核跳跃的设备
Hu et al. Data allocation optimization for hybrid scratch pad memory with SRAM and nonvolatile memory
CN104798008B (zh) 控制处理器的可配置的峰值性能极限
TW201447549A (zh) 完全平台電力控制
US10007314B2 (en) Power signal interface
CN107003685A (zh) ***最大电流保护
CN107646106A (zh) 具有每个活动加权和多个节流下降阈值的功率管理电路
US20160179156A1 (en) Hybrid power management approach
CN108399505A (zh) 分布式光伏电源接入容量规划方法及终端设备
CN104798002B (zh) 在处理器中实施功率消耗占空比
CN104956345B (zh) 基于响应定时优化在多处理器***中执行频率协调
Moore et al. Consil: Low-cost thermal mapping of data centers
McIntire et al. Energy-efficient sensing with the low power, energy aware processing (LEAP) architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant