CN109343652A - 一种提供两个输出电压的基准电压源 - Google Patents

一种提供两个输出电压的基准电压源 Download PDF

Info

Publication number
CN109343652A
CN109343652A CN201811192080.XA CN201811192080A CN109343652A CN 109343652 A CN109343652 A CN 109343652A CN 201811192080 A CN201811192080 A CN 201811192080A CN 109343652 A CN109343652 A CN 109343652A
Authority
CN
China
Prior art keywords
circuit
nmos tube
sub
output
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811192080.XA
Other languages
English (en)
Inventor
张景
范宏宇
唐建春
温文坤
刘为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 7 Research Institute
Original Assignee
CETC 7 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 7 Research Institute filed Critical CETC 7 Research Institute
Priority to CN201811192080.XA priority Critical patent/CN109343652A/zh
Publication of CN109343652A publication Critical patent/CN109343652A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种提供两个输出电压的基准电压源，包括电流源子电路、自启动子电路和电压输出子电路，电流源子电路、自启动子电路和电压输出子电都由NMOS管和PMOS管组成，其中，电流源子电路向电压输出子电路提供稳定的电流，电流源子电路的输出端与电压输出子电路的输入端电连接，自启动子电路能保证电流源子电路正常启动，其与电流源子电路电连接，电压输出子电路提供两个输出电压输出。本发明克服了现有技术的不足，利用CMOS工艺制作的MOS管取代双极型晶体管，从而减少工艺成本，且由于无需用到电阻，因此，没有电阻的温度漂移问题存在，在输出电路的重新设计，实现拥有两个电压输出的基准电压源。

Description

一种提供两个输出电压的基准电压源
技术领域
本发明涉及基准电压源领域，更具体地，涉及一种提供两个输出电压的基准电压源。
背景技术
在有源天线的TR组件集成电路设计过程中，基准电压源电路被广泛应用于集成电路的偏置电压，例如一个差分对的偏置电流就必须根据基准电压源产生，因为它会影响到电路的电压增益和噪声，而在A/D和D/A转换电路中也需要基准来确定其输入或输出的范围。因此，基准电压源是有源天线TR组件集成电路***中重要的部分之一。
现有技术中，典型的带隙基准电压结构，如图1所示，该电路需要将双极型工艺与CMOS工艺集成在一起，增加了工艺的成本；另一方面，该电路对电阻的温漂要求较高，电阻温漂会直接影响基准源的性能。另一电路结构如图2，基于传统带隙基准源的改进型基准源电路，该电路避免了双极型工艺带来的成本增加，但电阻的温度漂移直接影响了基准源电路的性能，另一方面，该电路只能提供一个输出电压，这在集成电路设计应用中有一定的局限性。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷，提供一种提供两个输出电压的基准电压源。
本发明旨在至少在一定程度上解决上述技术问题。
本发明的首要目的是提供两个输出电压的电压基准源，并采用CMOS工艺取代双极型晶体管所带来的工艺成本。
为解决上述技术问题，本发明的技术方案如下：
一种提供两个输出电压的基准电压源，包括电流源子电路、自启动子电路和电压输出子电路，电流源子电路、自启动子电路和电压输出子电都由NMOS管和PMOS管组成，其中：电流源子电路向电压输出子电路提供稳定的电流，电流源子电路的输出端与电压输出子电路的输入端电连接；
自启动子电路能保证电流源子电路正常启动，其与电流源子电路电连接；
电压输出子电路提供两个输出电压输出；
上述方案中，由于电路采用CMOS工艺取代双极型工艺带来的工艺成本，且不含电阻，因此不会出现电阻的温度漂移效果，且电压输出子电路能输出两个输出电压。
优选地，电流源子电路包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6和NMOS管M7，其中：
PMOS管M1的源极与电源VDD电连接，其栅极分别与PMOS管M2、PMOS管M3的栅极电连接，其漏极与NMOS管M6的漏极电连接，PMOS管M1的栅极作为电流源子电路的输出端与电压输出子电路的输入端电连接；
PMOS管M2的源极与电源VDD电连接，其漏极与NMOS管M7的漏极电连接；
PMOS管M3的源极与电源VDD电连接，其漏极分别与NMOS管M4的漏极和栅极、NMOS管M5的栅极电连接；
NMOS管M4的源极分别与NMOS管M5的漏极、NMOS管M7的源极电连接；
NMOS管M5的源极接地；
NMOS管M7的栅极与NMOS管M6的栅极电连接；
NMOS管M6的源极接地。
其中M1-M7管组成了电流源结构，利用M4、M5两个NMOS管来替换电阻以降低偏差，调节抑制比，从而获得更稳定的电流源，NMOS管M6和M7以及PMOS管M1和M2各形成一对电流镜，使其尺寸一致从而得到相同的漏极电流。
优选地，自启动子电路包括PMOS管M8、NMOS管M9和NMOS管M10，其中：
PMOS管M8的源极接地，其栅极分别与NMOS管M6的漏极与栅极、 NMOS管M9的栅极电连接，其漏极分别与NMOS管M9的漏极、NMOS管M10的栅极电连接；
NMOS管M9的源极接地；
NMOS管M10的源极接地，其漏极分别与PMOS管M2的栅极和漏极电连接；
如果偏置电流源电路中没有偏置电流流过时，自启动电路就开始启动，而一旦有偏置电流，则自启动电路关闭从而不影响偏置电路的工作。
优选地，电压输出子电路包括第一输出电压子电路，第二输出电压子电路，其中：
第一输出电压子电路的输入端为电压输出子电路的输入端与电流源子电路的输出端电连接，输出第一输出电压V1；
第二输出电压子电路的输入端与第一输出电压子电路的输出端电连接输出第二输出电压V2。
优选地，第一输出电压子电路包括PMOS管M11、PMOS管M15、NMOS管M12和NMOS管M13，其中：
PMOS管M11的栅极为第一输出电压子电路的输入端，其源极与电源VDD电连接，其漏极分别与NMOS管M12的漏极、NMOS管M12的栅极和NMOS管M13的栅极电连接；
NMOS管M12的源极接地；
NMOS管M13的源极接地，其漏极分别与NMOS管M15的漏极和栅极电连接，其源极接地，NMOS管M13的漏极输出第一输出电压V1 ；
PMOS管M15的源极与电源VDD电连接，其栅极为第一输出电压子电路的输出端；
要得到合适的输出电压就要各NMOS、PMOS管的尺寸， NMOS管M12和M13组成一对电流镜，使M12和M13尺寸相等，以获得所需电流，进而获得所需第一个输出电压V1。
优选地，第二输出电压子电路包括PMOS管M16、NMOS管M14,其中：
PMOS管M16的栅极为第二输出电压子电路的输入端，其源极与电源VDD电连接，其漏极分别与NMOS管M14的漏极和栅极电连接，其漏极输出第二输出电压V2；
NMOS管M14的源极接地；
PMOS管M15和M16组成另一对电流镜，调整它们的尺寸使其相等，进而获得所需电流，进而获得第二个输出电压由V2。
与现有技术相比，本发明技术方案的有益效果是：
本发明利用CMOS工艺制作的MOS管取代双极型晶体管，从而减少工艺成本，且由于无需用到电阻，因此，没有电阻的温度漂移问题存在，在输出电路的重新设计，实现拥有两个电压输出的基准电压源。
附图说明
图1为背景技术中提供的典型的带隙基准电压结构基准源电路。
图2为背景技术中提供的基于传统带隙基准源的改进型基准源电路。
图3为本发明提供的一种提供两个输出电压的基准电压源电路。
图中1表示电流源子电路，2表示自启动子电路，3表示电压输出子电路。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；
为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；
对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
一种提供两个输出电压的基准电压源，包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、NMOS管M10 、PMOS管M11、PMOS管M15、NMOS管M12、NMOS管M13 、PMOS管M16和NMOS管M14其中：
PMOS管M1的源极与电源VDD电连接，其栅极分别与PMOS管M2、PMOS管M3的栅极电连接，其漏极与NMOS管M6的漏极电连接，PMOS管M1的栅极作为电流源子电路的输出端与电压输出子电路的输入端电连接；
PMOS管M2的源极与电源VDD电连接，其漏极与NMOS管M7的漏极电连接；
PMOS管M3的源极与电源VDD电连接，其漏极分别与NMOS管M4的漏极和栅极、NMOS管M5的栅极电连接；
NMOS管M4的源极分别与NMOS管M5的漏极、NMOS管M7的源极电连接；
NMOS管M5的源极接地；
NMOS管M7的栅极与NMOS管M6的栅极电连接；
NMOS管M6的源极接地；
PMOS管M8的源极接地，其栅极分别与NMOS管M6的漏极与栅极、 NMOS管M9的栅极电连接，其漏极分别与NMOS管M9的漏极、NMOS管M10的栅极电连接；
NMOS管M9的源极接地；
NMOS管M10的源极接地，其漏极分别与PMOS管M2的栅极和漏极电连接；
PMOS管M11的源极与电源VDD电连接，其漏极分别与NMOS管M12的漏极、NMOS管M12的栅极和NMOS管M13的栅极电连接；
NMOS管M12的源极接地；
NMOS管M13的源极接地，其漏极分别与NMOS管M15的漏极和栅极电连接，其源极接地，NMOS管M13的漏极输出第一输出电压V1 ；
PMOS管M15的源极与电源VDD电连接，其栅极为第一输出电压子电路的输出端；
PMOS管M16的栅极与PMOS管M15得栅极电连接，其源极与电源VDD电连接，其漏极分别与NMOS管M14的漏极和栅极电连接，其漏极输出第二输出电压V2；
NMOS管M14的源极接地；
PMOS管M15和M16组成另一对电流镜，调整它们的尺寸使其相等，进而获得所需电流，进而获得第二个输出电压由V2。
在具体实施过程中，M1-M7管组成了电流源结构，其中M4、M5替换电阻降低偏差，调节抑制比，从而获得更稳定的电流源，M8-M10管组成自启动电路，如果偏置电流源电路中没有偏置电流流过时，自启动电路就开始启动，而一旦有偏置电流，则自启动电路关闭从而不影响偏置电路的工作。NMOS管M6和M7以及PMOS管M1和M2各形成一对电流镜，使其尺寸一致从而得到相同的漏极电流，NMOS管M12和M13组成一对电流镜，使M12和M13尺寸相等，以获得所需电流，PMOS管M15和M16组成另一对电流镜，调整它们的尺寸使其相等，获得所需第一个输出电压V1、第二个输出电压V2。
相同或相似的标号对应相同或相似的部件；
附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种提供两个输出电压的基准电压源，其特征在于，包括电流源子电路、自启动子电路和电压输出子电路，所述电流源子电路、自启动子电路和电压输出子电都由NMOS管和PMOS管组成，其中：所述电流源子电路向所述电压输出子电路提供稳定的电流，所述电流源子电路的输出端与所述电压输出子电路的输入端电连接；
所述自启动子电路能保证所述电流源子电路正常启动，其与所述电流源子电路电连接；
所述电压输出子电路提供两个输出电压输出。
2.根据权利要求1所述的提供两个输出电压的基准电压源，其特征在于，所述电流源子电路包括PMOS管M1、PMOS管M2、PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6和NMOS管M7，其中：
所述PMOS管M1的源极与电源VDD电连接，其栅极分别与所述PMOS管M2、PMOS管M3的栅极电连接，其漏极与所述NMOS管M6的漏极电连接，所述PMOS管M1的栅极作为所述电流源子电路的输出端与所述电压输出子电路的输入端电连接；
所述PMOS管M2的源极与电源VDD电连接，其漏极与所述NMOS管M7的漏极电连接；
所述PMOS管M3的源极与电源VDD电连接，其漏极分别与所述NMOS管M4的漏极和栅极、NMOS管M5的栅极电连接；
所述NMOS管M4的源极分别与所述NMOS管M5的漏极、所述NMOS管M7的源极电连接；
所述NMOS管M5的源极接地；
所述NMOS管M7的栅极与所述NMOS管M6的栅极电连接；
所述NMOS管M6的源极接地。
3.根据权利要求2所述的提供两个输出电压的基准电压源，其特征在于，所述自启动子电路包括PMOS管M8、NMOS管M9和NMOS管M10，其中，
所述PMOS管M8的源极接地，其栅极分别与所述NMOS管M6的漏极与栅极、NMOS管M9的栅极电连接，其漏极分别与所述NMOS管M9的漏极、NMOS管M10的栅极电连接；
所述NMOS管M9的源极接地；
所述NMOS管M10的源极接地，其漏极分别与所述PMOS管M2的栅极和漏极电连接。
4.根据权利要求1所述的提供两个输出电压的基准电压源，其特征在于，所述电压输出子电路包括第一输出电压子电路，第二输出电压子电路，其中：
所述第一输出电压子电路的输入端为所述电压输出子电路的输入端与所述电流源子电路的输出端电连接，输出第一输出电压V1；
所述第二输出电压子电路的输入端与所述第一输出电压子电路的输出端电连接输出第二输出电压V2。
5.根据权利要求4所述的提供两个输出电压的基准电压源，其特征在于，所述第一输出电压子电路包括PMOS管M11、PMOS管M15、NMOS管M12和NMOS管M13，其中：
所述PMOS管M11的栅极为所述第一输出电压子电路的输入端，其源极与电源VDD电连接，其漏极分别与所述NMOS管M12的漏极、NMOS管M12的栅极和NMOS管M13的栅极电连接；
所述NMOS管M12的源极接地；
所述NMOS管M13的源极接地，其漏极分别与所述NMOS管M15的漏极和栅极电连接，其源极接地，所述NMOS管M13的漏极输出第一输出电压V1；
所述PMOS管M15的源极与电源VDD电连接，其栅极为所述第一输出电压子电路的输出端。
6.根据权利要求5所述的提供两个输出电压的基准电压源，其特征在于，所述第二输出电压子电路包括PMOS管M16、NMOS管M14,其中：
所述PMOS管M16的栅极为所述第二输出电压子电路的输入端，其源极与电源VDD电连接，其漏极分别与所述NMOS管M14的漏极和栅极电连接，其漏极输出第二输出电压V2；
所述NMOS管M14的源极接地。
7.根据权利要求2所述的提供两个输出电压的基准电压源，其特征在于，所述PMOS管M1和PMOS管M2、NMOS管M6和NMOS管M7 各形成一对电流镜，其尺寸相等。
8.根据权利要求5所述的提供两个输出电压的基准电压源，其特征在于，所述NMOS管M12和NMOS管M13组成一对电流镜，其尺寸相等。
9.根据权利要求6所述的提供两个输出电压的基准电压源，其特征在于，所述PMOS管M15和PMOS管M16组成一对电流镜，其尺寸相等。
CN201811192080.XA 2018-10-12 2018-10-12 一种提供两个输出电压的基准电压源 Pending CN109343652A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811192080.XA CN109343652A (zh) 2018-10-12 2018-10-12 一种提供两个输出电压的基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811192080.XA CN109343652A (zh) 2018-10-12 2018-10-12 一种提供两个输出电压的基准电压源

Publications (1)

Publication Number Publication Date
CN109343652A true CN109343652A (zh) 2019-02-15

Family

ID=65309683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811192080.XA Pending CN109343652A (zh) 2018-10-12 2018-10-12 一种提供两个输出电压的基准电压源

Country Status (1)

Country Link
CN (1) CN109343652A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN103455075A (zh) * 2013-08-30 2013-12-18 江苏物联网研究发展中心 基于mems传感器的电压基准通用启动电路
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN107102672A (zh) * 2017-06-12 2017-08-29 许昌学院 一种抗强电磁干扰的基准电压源
CN207742590U (zh) * 2018-01-19 2018-08-17 桂林电子科技大学 一种三输出低温漂低功耗基准电压源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN103455075A (zh) * 2013-08-30 2013-12-18 江苏物联网研究发展中心 基于mems传感器的电压基准通用启动电路
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN107102672A (zh) * 2017-06-12 2017-08-29 许昌学院 一种抗强电磁干扰的基准电压源
CN207742590U (zh) * 2018-01-19 2018-08-17 桂林电子科技大学 一种三输出低温漂低功耗基准电压源

Similar Documents

Publication Publication Date Title
CN101930248B (zh) 可调负电压基准电路
CN102981546B (zh) 指数补偿带隙基准电压源
CN104460799B (zh) Cmos基准电压源电路
CN205983278U (zh) 一种高精度低温漂带隙基准电压源
CN109062310A (zh) 一种带高阶曲率补偿的低功耗带隙基准电路
CN102385412A (zh) 一种低电压带隙基准源产生电路
CN101464700A (zh) 电流镜电路
CN102096435B (zh) 改进型带隙基准电压源及带隙基准电压产生电路
CN104977963A (zh) 一种无运放低功耗高电源抑制比的带隙基准电路
CN106055007B (zh) 一种具有失调抑制与温度补偿的亚阈值cmos基准电压源电路
CN106774572B (zh) 米勒补偿电路及电子电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN204808098U (zh) 一种低压低功耗的带隙基准电路
CN109947172A (zh) 一种低压降高输出电阻镜像电流源电路
CN209297190U (zh) 一种低压降镜像电流源电路
CN105978568A (zh) 用于模数转换器输入信号驱动的高线性度源极跟随器
CN109343652A (zh) 一种提供两个输出电压的基准电压源
CN106843350A (zh) 带隙基准电路
CN110362149A (zh) 电压产生电路
CN110262622A (zh) 一种具有快速启动和高psrr的带隙基准源
CN106209029B (zh) 环形振荡器
CN210895158U (zh) E/d nmos基准电压源及低压差电压调整器
CN108233691A (zh) 一种电荷泵启动完成标志信号产生电路
CN208636736U (zh) 带隙电路及电子设备
CN207742591U (zh) 一种双输出低温漂基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215