CN101465290A - 一种半导体功率器件用衬底硅片及其制造工艺 - Google Patents

一种半导体功率器件用衬底硅片及其制造工艺 Download PDF

Info

Publication number
CN101465290A
CN101465290A CNA2008102052128A CN200810205212A CN101465290A CN 101465290 A CN101465290 A CN 101465290A CN A2008102052128 A CNA2008102052128 A CN A2008102052128A CN 200810205212 A CN200810205212 A CN 200810205212A CN 101465290 A CN101465290 A CN 101465290A
Authority
CN
China
Prior art keywords
layer
substrate
depth
district
junction depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102052128A
Other languages
English (en)
Other versions
CN101465290B (zh
Inventor
王新
张华群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2008102052128A priority Critical patent/CN101465290B/zh
Publication of CN101465290A publication Critical patent/CN101465290A/zh
Application granted granted Critical
Publication of CN101465290B publication Critical patent/CN101465290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明涉及一种功率半导体器件用衬底硅片的制造工艺,特征在于在原始单晶片N-基片A的背面上刻蚀设置有深度为需要扩散的N+结深的二分之一、宽度及间距与需要扩散的N+结深相符的凹槽,由于凹槽的原因,在背面上实施扩散达到N+结深设计要求厚度N+层所需的时间比不带凹槽时的时间相比可减少二分之一,相应地在正面上形成的N+层厚度可以减薄二分之一,因而可以相应地缩短扩散生成N+层的时间,节约去除正面N+层的加工时间,减薄所用原始单晶片的厚度,生产周期短且用料少,有利于降低生产成本、材料成本和提高生产率。

Description

一种半导体功率器件用衬底硅片及其制造工艺
技术领域
本发明涉及微电子技术领域,特别是一种功率半导体器件用衬底硅片及其制造工艺。
背景技术
现有的功率器件用衬底硅片由N+层和N-层构成,制造时先在原始单晶片N-基片双面上先预扩散一层磷或硼,形成两侧近表面较浅N+层和位于中间的过渡性N-层,然后再通过长时间的杂质再分布扩散,使磷或硼进一步扩散,使所述的较浅N+层进一步加厚,形成达到N+结深设计要求的N+层,制成衬底基础片,最后采用减薄工艺去除正面的N+层,并按设计要求减薄过渡性N-层制造出由正面N-层和背面N+层构成的功率器件用衬底硅片。按照现有技术中的常规加工方法,磷或硼的再分布的时间通常需要7天左右,过长的加工时间同时也导致生产效率低下、制造成本较高。此外,由于在制成衬底基础片之后还需要进行去除正面一侧N+层的多次减薄加工,所以要求原始单晶片N-基片的厚度不能太薄,否则在以后的加工过程中容易造成碎片,影响整个工序的成品率。例如对于常规4寸片,通常要求成品厚度在200um以上,由于通常要求中间没有被磷或硼扩散到的耐压N-层的厚度确保60um左右,所以要求成品的N+层厚度在140um以上,同时,由于制造衬底基础片时磷或硼的扩散是从原始单晶片N-基片的双面扩入N-层的,而功率器件用衬底硅片的正面是要求做在N-层的,因此需要将正面扩散进入形成的N+层通过减薄工艺去除掉,这样就相应要求原始单晶片N-基片厚度要求达到500um左右,因而致使原始衬底硅片的材料成本也较高。所以,现有结构形式的功率器件用衬底硅片及其加工工艺总体上存在制造工艺太复杂、生产周期长及生产成本过高的弊端,从经济性和实用性角度考虑,均欠理想。
发明内容
本发明的目的是要克服现有技术中制造功率器件用衬底硅片的工艺复杂、生产周期长及原材料成本和加工成本均高的弊端,提供一种有利于简化生产工艺、减少衬底硅片的原材料用量、降低生产加工成本和提高生产效率的半导体功率器件用衬底硅片及其制造工艺。
本发明的功率半导体器件用衬底硅片的制造工艺是这样的:首先选用厚度相当于现用原始单晶片N-基片厚度减去二分之一N+结深设计厚度的原始单晶片N-基片A;并在所述的原始单晶片N-基片A的背面上通过干法或湿法刻蚀深度为需要扩散的N+结深的二分之一、宽度及间距与需要扩散的N+结深相符的凹槽;然后对刻蚀有凹槽的基片双面先用磷或硼扩散设置预扩N+层,再按N+结深要求用磷或硼对预扩N+层进行再扩,制成由符合N+结深设计要求厚度的双面N+层和中间过渡性N-层构成的衬底基础片;最后采用减薄工艺去除掉由正面扩散进入形成的N+层,并按设计要求减薄过渡性N-层,制造出由符合设计要求的正面N-层和背面N+层构成的功率器件用衬底硅片。
依据本发明的半导体功率器件用衬底硅片制造工艺制成的半导体功率器件用衬底硅片主体由位于正面一侧的N-层和位于背面一侧的N+层构成,特征在于所述的N+层的外表面上设置有深度为需要扩散的N+结深设计要求的二分之一、宽度和间距与需要扩散的N+结深设计要求相符的凹槽,所述的N+层由紧靠N-层、深度为二分之一N+结深的全扩散区和深度为二分之一N+结深的间隔凹槽区构成。此外,所述的凹槽的宽度及间距可以相同或不相同。
基于上述构思的本发明功率半导体器件用衬底硅片及其制造工艺,由于在衬底硅片背面上设置了深度为需要扩散的N+结深设计要求的二分之一、宽度和间距与需要扩散的N+结深设计要求相符的凹槽,当以扩散磷或硼的方法设置双面N+层时,只要确保衬底硅片带凹槽背面一侧的N+层的厚度达到N+结深设计要求即可,由于存在凹槽的原因,在背面上实施扩散达到N+结深设计要求厚度N+层所需的时间比不带凹槽时的时间相比可减少二分之一,相应地在正面上形成的N+层厚度可以减薄二分之一,因而不仅可以相应地节约去除正面N+层的作业时间,而且还可以允许所用原始单晶片总厚度也可以减薄N+结深设计要求的二分之一左右。所以采用本发明制造功率半导体器件用衬底硅片的制造工艺,明显具有工艺简单且可行,生产周期短且用料少,不仅有利于降低生产成本和材料成本,还极大地有利于提高生产率,因而明显具有技术先进性、很强的实用性和可贵的经济性。
附图说明
图1是与本发明实施例的工艺流程示意图;
图2是本发明实施例的产品结构示意图。
图中:
1.原始单晶片N-基片A   2.凹槽        3.基片        4.预扩N+层A
5.预扩N+层B           6.正面N+层A   7.背面N+层B   8.过渡性N-层
9.衬底基础片          10.N-层       11.全扩散区   12.间隔凹槽区
具体实施方式
下面结合附图及典型实施例对本发明作进一步说明。
在图1中,本发明的功率半导体器件用衬底硅片的制造工艺如下:首先选用厚度相当于现用原始单晶片N-基片厚度减去二分之一N+结深设计厚度的原始单晶片N-基片A1;并在所述的原始单晶片N-基片A1的背面上通过干法或湿法刻蚀深度为需要扩散的N+结深的二分之一、宽度和间距与需要扩散的N+结深相符的凹槽2;然后对刻蚀有凹槽2的基片3双面先用磷或硼扩散设置预扩N+层A4和B5,再按N+结深设计要求用磷或硼对预扩N+层A4和B5进行再扩,制成由符合N+结深设计要求厚度的正面N+层6和背面N+层7和中间过渡性N-层8构成的衬底基础片9;最后采用减薄工艺去除掉正面N+层6,并按设计要求减薄过渡性N-层8,制造出由符合设计要求的正面N-层10和背面N+层7构成的功率器件用衬底硅片。
依据本发明的半导体功率器件用衬底硅片制造工艺制成的半导体功率器件用衬底硅片主体由位于正面一侧的N-层10和位于背面一侧的N+层7构成,特征在于所述的N+层7的外表面上设置有深度为需要扩散的N+结深设计要求的二分之一、宽度及间距均与需要扩散的N+结深设计要求相符的凹槽2,所述的N+层7由紧靠N-层10、深度为二分之一N+结深的全扩散区11和深度为二分之一N+结深的间隔凹槽区12构成。此外,所述的凹槽2的宽度及间距可以相同,也可以不相同。

Claims (3)

1.一种功率半导体器件用衬底硅片的制造工艺,其特征在于工艺流程如下:
a.选用厚度相当于现用原始单晶片N-基片厚度减去二分之一N+结深设计厚度的原始单晶片N-基片A(1);
b.在原始单晶片N-基片A(1)的背面上刻蚀深度为需要扩散的N+结深的二分之一、宽度及间距与需要扩散的N+结深相符的凹槽(2);
c.对刻蚀有凹槽(2)的基片(3)双面先用磷或硼扩散设置预扩N+区A(4)和B(5),再按N+结深设计要求用磷或硼对预扩N+区A(4)和B(5)进行再扩,制成由符合N+结深设计要求厚度的正面N+区(6)、背面N+区(7)和中间过渡性N-区(8)构成的衬底基础片(9);
d.采用减薄工艺去除掉正面N+区(6),并按设计要求减薄过渡性N-层(8),制造出由符合设计要求的正面N-层(10)和背面N+层(7)构成的功率器件用衬底硅片。
2.根据权利要求1所述的功率半导体器件用衬底硅片的制造工艺制造的功率半导体器件用衬底硅片,主体由位于正面一侧的N-层(10)和位于背面一侧的N+层(7)构成,其特征在于所述的N+层(7)的外表面上设置有深度为需要扩散的N+结深设计要求的二分之一、宽度和间距与需要扩散的N+结深设计要求相符的凹槽(2),所述的N+层(7)由紧靠N-层(10)、深度为二分之一N+结深的全扩散区(11)和深度为二分之一N+结深的间隔凹槽区(12)构成。
3.根据权利要求1或2所述的功率半导体器件用衬底硅片,其特征在于所述的凹槽(2)的宽度和间距相同或不相同。
CN2008102052128A 2008-12-31 2008-12-31 一种半导体功率器件用衬底硅片及其制造工艺 Active CN101465290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102052128A CN101465290B (zh) 2008-12-31 2008-12-31 一种半导体功率器件用衬底硅片及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102052128A CN101465290B (zh) 2008-12-31 2008-12-31 一种半导体功率器件用衬底硅片及其制造工艺

Publications (2)

Publication Number Publication Date
CN101465290A true CN101465290A (zh) 2009-06-24
CN101465290B CN101465290B (zh) 2010-11-17

Family

ID=40805788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102052128A Active CN101465290B (zh) 2008-12-31 2008-12-31 一种半导体功率器件用衬底硅片及其制造工艺

Country Status (1)

Country Link
CN (1) CN101465290B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014075633A1 (zh) * 2012-11-16 2014-05-22 无锡华润上华半导体有限公司 一种压力传感器用晶片结构及该晶片结构的加工方法
CN108054200A (zh) * 2017-12-21 2018-05-18 深圳市麦思浦半导体有限公司 一种功率器件的衬底的制造方法和控制器
CN118099198A (zh) * 2024-04-23 2024-05-28 洛阳鸿泰半导体有限公司 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法
CN118099198B (zh) * 2024-04-23 2024-07-26 洛阳鸿泰半导体有限公司 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014075633A1 (zh) * 2012-11-16 2014-05-22 无锡华润上华半导体有限公司 一种压力传感器用晶片结构及该晶片结构的加工方法
CN108054200A (zh) * 2017-12-21 2018-05-18 深圳市麦思浦半导体有限公司 一种功率器件的衬底的制造方法和控制器
CN118099198A (zh) * 2024-04-23 2024-05-28 洛阳鸿泰半导体有限公司 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法
CN118099198B (zh) * 2024-04-23 2024-07-26 洛阳鸿泰半导体有限公司 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法

Also Published As

Publication number Publication date
CN101465290B (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
US9595622B2 (en) Structures and methods for high-efficiency pyramidal three-dimensional solar cells
TW200635058A (en) Back junction solar cell and process for producing the same
WO2009052511A3 (en) Mono-silicon solar cells
CN100576580C (zh) 太阳能电池的后制绒生产工艺
EP4358155A3 (en) Trench process and structure for backside contact solar cells with polysilicon doped regions
EP1094521A3 (en) Solar cell with bypass function and multi-junction stacked type solar cell with bypass function, and method for manufacturing these devices
JP2011523231A5 (zh)
EP2568511A3 (en) Selective emitter solar cell and manufacturing method thereof
WO2009140117A3 (en) Solar cell having a high quality rear surface spin-on dielectric layer
TW201432923A (zh) 混成放射器之全背側接觸式太陽能電池
WO2008070266A3 (en) Methods for manufacturing three-dimensional thin-film solar cells
CN106409649B (zh) 一种多层soi材料及其制备方法
KR20160134650A (ko) 배면 접촉 솔라 셀을 위한 불연속적인 에미터 및 베이스 아일랜드
TW200635057A (en) Back junction solar cell and process for producing the same
WO2009140116A3 (en) Solar cell spin-on based process for simultaneous diffusion and passivation
CN103456837A (zh) 局部背场钝化太阳能电池的制造方法
WO2010118687A1 (zh) 用于半导体器件制造的基板结构及其制造方法
TW201312779A (zh) 太陽能電池之製造方法及太陽能電池
CN101465290B (zh) 一种半导体功率器件用衬底硅片及其制造工艺
CN201332099Y (zh) 一种半导体功率器件用衬底硅片
CN201845784U (zh) 一种大功率高电流密度整流二极管芯片
CN103296076B (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
CN101350373A (zh) 具有多重蚀刻结构的太阳能电池晶片及其制造方法
CN202167494U (zh) 台面工艺可控硅芯片结构
CN101872789A (zh) 一种大功率高电流密度整流二极管芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI FUHUA MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: ZHANG HUAQUN

Effective date: 20100604

Free format text: FORMER OWNER: WANG XIN

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100604

Address after: 200122, H, building 14, Qianjiang building, No. 971 Dongfang Road, Shanghai, Pudong New Area

Applicant after: Shanghai Fuwa Micro-electronics Co., Ltd.

Address before: 200122, H, building 14, Qianjiang building, No. 971 Dongfang Road, Shanghai, Pudong New Area

Applicant before: Zhang Huaqun

Co-applicant before: Wang Xin

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAWEI TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SHANGHAI FUWA MICRO-ELECTRONICS CO., LTD.

Effective date: 20110214

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200122 TOWER H, 14/F, QIANJIANG BUILDING, NO.971, DONGFANG ROAD, PUDONG NEW DISTRICT, SHANGHAI TO: 200135 ROOM 607, JINTAO BUILDING, NO.1900, SHANGCHENG ROAD, PUDONG NEW DISTRICT, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20110214

Address after: 200135, room 607, golden peach mansion, 1900 Shangcheng Road, Shanghai, Pudong New Area

Patentee after: Shanghai Huawei Technology Co., Ltd.

Address before: 200122, H, building 14, Qianjiang building, No. 971 Dongfang Road, Shanghai, Pudong New Area

Patentee before: Shanghai Fuwa Micro-electronics Co., Ltd.

ASS Succession or assignment of patent right

Effective date: 20110826

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200135 PUDONG NEW AREA, SHANGHAI TO: 132013 JILIN, JILIN PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110826

Address after: 132013 No. 99, Shenzhen street, hi tech Zone, Jilin, Jilin

Patentee after: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Address before: 200135, room 607, golden peach mansion, 1900 Shangcheng Road, Shanghai, Pudong New Area

Patentee before: Shanghai Huawei Technology Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090624

Assignee: Shenzhen Jihua Micro Electronics Co. Ltd.

Assignor: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Contract record no.: 2016990000372

Denomination of invention: Substrate silicon chip for semiconductor power device and manufacturing technology thereof

Granted publication date: 20101117

License type: Common License

Record date: 20160902

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Shenzhen Jihua Micro Electronics Co. Ltd.

Assignor: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Contract record no.: 2016990000372

Date of cancellation: 20180920